双通道单刀双掷模拟开关的设计

西安电子科技大学硕士学位论文双通道单刀双掷模拟开关的 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 姓名：黄丽芳申请学位级别：硕士专业：微电子学与固体电子学指导教师：贾护军20090101摘要本论文选 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 来源于公司的一个研发项目，设计的是一款低压、单电源供电的双通道单刀双掷模拟开关。主要应用于通信系统和便携式电池供电设备中，如音频／视频信号切换、电池供电应用等。单刀双掷模拟开关电路的设计包括四个模块：MOS开关电路、驱动电路、缓冲电路和ESD保护电路。在MOS开关的设计上，设计了一款开关时间不同的双通道MOS开关，并对传统的衬底偏置进行了改进，更好的满足了设计的要求；设计了一款高效的开关驱动，该驱动电路能产生两路互补信号控制开关电路的通断，且实现了先断后通的切换方式；提出了几种缓冲电路的设计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 ，有效地消除了噪声；提出了几种静电保护方案，能有效的防止静电放电对工作电路造成的损害。仿真结果表明，本设计实现的芯片开关速度快(toN：43ns；tow：3ns)，切换时间短(5ns)，电荷注入低(QNo：310C；QNc：110C)，导通电阻低(RNo：0．91fl；RNC：O．65Q)，都达到了相应的设计要求。关键词：模拟开关单刀双掷双通道ESD保护AbstractThedesignoflow·-voltagesingle·-supplydualSPDTanalogswitchispresentedinthisthesiswhichcomesfromanengineeringpracticeproject．Thechipismainlyappliedincommunicationsystemsandportableproducts．Forexample，audioandvideosignalrouting，battery-poweredsystemsandSOon．FourmodulesaleincludedintheSPDTanalogswitch，forexample，MOSswitchcircuit，drivercircuit，buffercircuit，andESDprotectioncircuit．ThedesignofadualchannelMOSswitch，oneNOswitchandoneNCswitchwithdifferentswitchingtime，ispresentedinthethesis．Andthesubstratebiasisdevelopedbasedonthetraditionalmeansinordertoachievetherelevantdesignindexes．Thenthedesignofahighefficiencyswitchdriverisfinished．ThisdrivergeneratesapairofcomplementarysignalstodrivetheMOSswitchandmakesthebreak--before··makeswitchingisavailable．Severalschemesofinput／outputbufferdesignaleputforward，andtheycalleffectivelyeliminateinputnoise．ThenseveralsolutionsoftheESDprotectionareadvanced,andthecircuitiswellprotectedfromthedamagecausedbyESDbyinsertingESDprotectionmodulesbetweenpads．ThesimulationresultSshowthattherelevantdesignindexesofthisdevicehavebeensuccessfullyachieved，suchasfastswitchingspeed(tON：43ns、toFF：3ns)，shortbreak-before-makeinterval(tD：5ns)，lowchargeinjection(Qso：310C，QNC：llOC)，andlowon—resistance(Rso：0．9lQ，RNc：O．65n)．Keywords：AnalogSwitchSPDTDualChannelESD西安电子科技大学学位论文创新性声明秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证 书 关于书的成语关于读书的排比句社区图书漂流公约怎么写关于读书的小报汉书pdf 而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切的法律责任。本人签名：亟～殛豸日期．趁出!舅西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属于西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。本人签名：垒∑孟蓥日期：望丝2。主，罗‘导师签名：日期：第一章绪论第一章绪论本选题来源于公司的一个研发项目，具有明确的应用需求背景和工程实用价值，设计了一款低导通电阻、低压、单电源供电的双通道单刀双掷模拟开关。它采用TSMC0．359mCMOS工艺进行设计，利用CadenceEDA的HSPICE对电路进行模拟仿真。在分析MOS管电学特性和MOS开关原理的基础上，分析并设计了MOS开关电路、驱动电路、静电保护电路和缓冲电路。HSPICE仿真结果表明，该器件具有良好的开关特性：开关速度快(toN=43ns、toFF=3ns)、电荷注入I'氐(QNo=310C，QNc=110c)、切换时间短(tD=5ns)、导通电阻低(RNo=0．9lQ，RNc=0．65f2)。它与国产的同类型模拟开关相比，速度更快、导通电阻更低。1．1微电子技术发展现状及趋势自从1947年发明半导体晶体管，1958年第一块半导体集成电路诞生，微电子技术经过半个世纪的高速发展，向人们显示出微电子无所不在，无所不能。微电子已成为国民经济和人类不可短缺的“粮食”。美国半导体协会把半导体技术(主要是集成电路——．IC)称为美国经济发展的驱动器。过去30年世界上有多少产品销售价格每年降低30％?只有一种——半导体。微电子技术既是基础，又是高科技。进入21世纪，微电子技术仍将飞快地向前发展。1．1．1微电子技术发展水平自从IC诞生以来，IC芯片的发展基本上遵循了Intel公司创始人之一的GordonE．Moore1965年预言的摩尔定律。该定律说：芯片上可以容纳的晶体管数目每18个月便可以增加一倍，芯片集成度18月翻一番。这被视为半导体技术前进的经验法则。换句话说，工艺技术的进展对IC集成度的提高起到乘积的效果，使得每个芯片可以集成的晶体管数目急剧增加，其CAGR(累计平均增长率)达到了每年58％，即三年四番(1．583=4)。1978年时，人们认为光学光刻的极限是1微米。而发展到20世纪末，人们认为光刻的极限推进到O．05微米，即50纳米。可以这样说，摩尔定律的尽头就是光学光刻的尽头。2000年，摩尔博士在回答提问时说，摩尔定律10年不会变，最高可以突破O．0359m，即35rim，预计到2010年到2012年之间技术会达到成熟。表1．1是从1995年到2010年世界超大规模集成电路技术发展趋势。2双通道单刀双掷模拟开关的设计表1．1超大规模集成电路技术发展趋势(1995年一2010年)年份199519982001200420072010最小线宽／LLmO．35O．25O．18O．130．10．07逻辑晶体管数／cm24×1067×10613×10625×10650×10690×106(成本／晶体管)／毫美分1O．50．2O．1O．050．02最多互联线层数4—555—666～77～8点穴缺陷数／m224016014012010025最少掩膜数182020222224ASIC芯片尺寸／删n245066075090011001400年份19951998200l200420072010电源电压(台式机)3．32．51．81．51．2O．9芯片I／O数90013502000260036004800从表1．1看出，预计到2010年最小线宽将达到O．07p,m。技术代发展为：O．35岬一÷0．18岬叶O．13IJm"-*0．10岬一0．079in。经过几年的实际进展，美国半导体协会(SIA)又重新修订了半导体技术发展规划，从1997年至2010年，对技术代又补充了两代，一是在0．18ttm和0．13哪之间加了一代O．15岬，另是在O．07I_tm之后又增加了一代O．05岍，基本上都是提前了一年。目前集成电路的主流技术为8英寸0．251．tm，而12英寸O．18rtm技术也已经成熟，0．15Ⅲ'n、O．131am产品已经开始投产，正在向0．101ma前进，并且发展速度总是比预计的还要快。1．1．2微电子技术发展方向21世纪初微电子技术仍将以尺寸不断缩小的硅基CMOS工艺技术为主流。随着IC设计与工艺水平的不断提高，系统集成芯片将称为发展的重点，并且微电子技术与其他学科的结合将会产生新的技术和新的产业增长点。主流工艺——硅基COMS电路硅半导体集成电路的发展。一方面是硅圆片的尺寸愈来愈大，另一方面是光刻加工线条(特征尺寸)愈来愈细。从硅片尺寸来看，从最初的2英寸，经过3英寸、4英寸、5英寸、6英寸发展到当今主流的8英寸。据统计，目前世界上有252条8英寸生产线，月产片总数量高达440万片，现在还在继续建线。近几年又在兴建12英寸生产线，硅原片直径达300ram，它的面积为8英寸片(①200mm)的2．25倍。1999年11月下旬，有摩托罗拉与InfineonTechchnologies联合开发的全球首批300mm原片产品面市。该产品是64M位DRAM，采用的是0．25I．tm工艺技术，为标准的TSOP封装。据第一章绪论介绍，300mm圆片与200mm圆片相比，每个芯片成本降低了30％～40％。到目前，已经达到了12英寸生产线已有六条，它们是：(1)Semiconductor300公司，位于德国德累斯顿，开始月产1500片，由0．25I-tm进到O．18岬。(2)Infineon公司，位于德国德累斯顿，O．149m，开始月产4000片。(3)TSMC(台积电)公司，位于我国台湾新竹，Fabl2工厂生产线，由O．189m进到O．151am以至O．13岫，开始月产4500片。(4)三星公司位于韩国，Linell上产线，O．159m／O．139m，开始月产1500片。(5)Tercenti公司，位于日本那珂N3厂，月产能7000片，0．159m／O．139m。(6)英特尔公司，D1C厂，开始月产4000片，0．139m。此外，已经建厂，开始试投的也已有9条线；正在建的有4条线。采用12英寸圆片生产的IC产品，据报道已有：韩国三星电子批量生产512M位内存(DRAM)；美国Altera公司在台湾TSMC公司(台积电)加工生产可编程逻辑器件(PPD)，采用0．189m技术；美国Intel公司在2001年3月份宣布，在当年采用0．131ma技术建立12英寸生产线量产CPU。其余各线主要做存储器电路、DRAM、SRAM或FLASH。在光刻加工线条(特征尺寸)方面，如前所述，在主流0．251am技术之后，已有O．189m、0．15“rn以至O．13p,m技术连续开发出来投入使用。据报道，韩国nyrix半导体公司在2001年底前，将其下属的4家工厂的工艺技术由O．18岬提升到O．151am，生产存储芯片。其竞争对手三星电子公司和美光科技公司目前已有半数芯片采用O．151am。威盛率先在2001年采用0．131ma工艺生产微处理器产品，但其C3系列仍属于P3世代产品。英特尔和AMD公司市面上产品普遍仍采用0．189m的产品，但英特尔在2002年1月7日发出了采用0．139m工艺生产出运算频率特破2GHz的Northwood核心P4处理器产品，4月又公布了2．4GHz产品。这样，英特尔仍然稳坐技术领先地位。在日本，NEC和日本合作于2000年8月率先推出全球第一块采用0．131xm的256M位的DRAM。2001年日本东芝和富士通与台湾华邦合作，推出0．131xm堆叠式1G位DRAM，2002年将升到0．1l}tm。日本五大半导体厂商正联合开发0。11．tm以下工艺制造条件。2001年8月，美国应用材料公司(AM)的设备已经可以制造出技术水平为O．101xrn的电路，在制造工艺技术上也有新的特破。美国德州仪器公N(TI)t采用0．109m工艺制造模拟和数字电路。总之，0．109m乃至0．049m的器件已在实验室中制备成功，研究工作已进入亚0．109rn阶段。4双通道单刀双掷模拟开关的设计美国英特尔公司将加速新一代O．09“m处理器技术的开发工作，在2003年上半年发布其0．09“m处理技术。而且该公司又开发成功一种新型晶体管技术，将使CPU集成度达到目前的25倍，可以集成10亿只晶体管，使运行速度达到目前的10倍，工作频率达到20GHz。这种CMOS晶体管结构称为DepletedSubstrateTransistor，采用的栅极长度为15nm，其栅极绝缘膜采用了高介电常数的新型材料，将通常的Si02换为A1203等新材料，通过在绝缘层上的超薄硅层内制作晶体管来提高开关速度，称它为IntelTeraHertz晶体管。英特尔的这项技术具有“革命性意义"。在提高晶体管响应速度和降低耗电量以及发热两方面，这项技术的开发成功在此打破阻碍摩尔法则继续存在的颈瓶【l】。1．2模拟开关的应用和发展趋势首先来区别一下模拟开关和数字开关。所谓模拟开关，实际上就是MOS管构成的传输门。模拟开关的电压电流关系具有电阻的性质，即电流趋于零时压降也趋于零f21。它类似于实际的开关，信号电流一定是从输入端流到输出端，信号是穿过去的，而且模拟开关的的信号传送方向可以是双向的。所谓数字开关，是指数据选择器、译码器等数字电路。其电压电流关系在电流趋于零时压降并不趋于零。换句话说，数字开关就是门，信号电流一般是不会到达输出端的，信号是决定输出信号高低的一个条件。模拟开关和数字开关两者的信号回路不同，数字开关的输出电压与输入电压可能相同也可能不相同，而模拟开关则必须是最大可能的相同。开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器，当给驱动继电器的驱动电路加高电平或低电平时，继电器就会吸收或释放，其触点接通或断开电路。COMS模拟开关是一种可控开关，它不像继电器那样可以用在大电流、高电压场合，只适于处理幅度不超过其工作电压、电流较小的模拟或数字信号。集成模拟开关常常用于模拟信号与数字控制器的接口。近年来，便携式产品越来越多采用多电源设计，因此开关功能是视频、音频传输及处理过程中的一个很重要组成部分。早期采用的机械开关具有可靠性低、体积大、功耗大等缺点，所以模拟开关已经引起了越来越多人的重视，并己被广泛应用于各种电子产品中。1．2．1模拟开关的应用在手机中的应用，模拟开关在手机中的应用中主要有三大应用方向，分别为：(1)常用；(2)声音；(3)为I／O共享端m(USB和DSP接口等)提供低阻抗高带宽‘31。见图1．1所示。第一章绪论图1．1模拟开关在手机中的主要应用ExernalIntemalSDCHeadsetHeadfrer在共享端口中的应用，模拟开关可以在共享端口中实现：(1)高速数据流／视频、高保真音频信号开关(在300MHz内，3db带宽)；(2)在2．7V时(音频开关能力)，阻抗3欧姆，为线形平阻抗【41。在机顶盒中的应用，数字电视逐渐进入家庭，机顶盒的需求量越来越大。机顶盒中I／O端口应用模拟开关的比例增大。见图1．2。厂珊of、Switch／MUX．．n甄ii矿TV．I／O∞R．G—BFB④Encoderl，OCVBS，YRF，lodulator④Chrama④匾I＼广]／圆VCR．I／(3l∞SlowBlank矧A挚S／OControl＼／图1．2模拟开关在机项盒中的应用在XDSL中的应用。在XDSL中，模拟开关可以用在前段衰减区及DSr,AM(CO)I／O等部分。6双通道单刀双掷模拟开关的设计1．2．2模拟开关的前景展望近年来，随着开关产品纷纷进入PC、服务器、笔记本电脑和卡底座应用等领域，令许多芯片供应商推出各式总线开关产品。总线开关能够在卡板或器件插拔期间方便地隔离总线电容，通过隔离对数据(高速缓存和内存)经行多路复用／分解操作或进行电压变换。典型的总线开关设计为一个单独的NMOS器件，其缺点是：随着源电压接近VCC，栅极的源漏区被夹断，会限制电流的驱动能力和输出电压。近几年来，开关功能已经成为视频、图形及音频传输或处理领域的重要组成部分。为此，除了简单的RoN和RFw特性外，对于开关的串扰、THD(总谐波失真)、衰减以及带宽等特性要求显著提高。这使得业界专用模拟开关的系列产品，随着手机和其它超便携产品进入主流产品行列，要求加入更多功能，如图像、电子邮件、短信以及互联网接入，这需要对多重数据通路进行控制【5】。而高集成度基带处理器、多处理器结构、定制ASIC和功率管理芯片组也已集成在产品中，迫使电源电压降低，因而需要模拟开关在整个电源电压范围内工作，同时要求开关的关键特性，如IoN(平坦度)、串扰、带宽和THD等衰减最小。现在的开关发展趋势是低RON值(小于1Q，并在不同电压下保持适合的低I／O电容、低衰减和良好平坦度。模拟开关发展趋势主要有以下几个方向：(1)输入电压要求越来越低；(2)功能越来越多；(3)导通阻抗越来越低；(4)高带宽。1．3本论文的主要工作本论文课题设计的双通道单刀双掷模拟开关是来源于公司研发的一个项目。它采用CMOS工艺进行设计，通过对MOS开关电路、驱动电路、静电保护电路、缓冲电路的分析和设计，给出了合理的电路数据，然后利用HSPICE对电路进行了模拟仿真，包括开关时间、电荷注入、切换时间、以及导通电阻等参数。结果表明该单刀双掷模拟开关的开关性能均满足实际应用的要求。本论文具体工作安排如下：第一章，阐述了微电子集成电路的发展状况、模拟开关的应用和发展趋势；阐述了本论文的选题来源和背景，以及概述自己做的一些工作。第二章，阐述了MOS管的特性和CMOS模拟开关电路的理论基础，分析了几种对电路指标产生影响的因素。第三章，分析并设计了单刀双掷模拟开关电路中的几个主要模块，包括：MOS第一章绪论7开关电路、驱动电路、ESD保护电路、缓冲器电路等。第四章，利用CadenceEDA软件中的HSPICE仿真软件对整体电路进行了仿真，分析了仿真结果。阐述了该单刀双掷模拟开关的版图设计。第五章，总结和展望。第二章MOS晶体管和MOS开关9第二章MOS晶体管和MOS开关本章首先研究MOS晶体管的结构并推导出其W特性。其次阐述体效应、沟道长度调制效应和亚阈值导电性等二级效应，接着研究MOS开关电路及其相应的一些参数，如导通电阻、沟道电荷注入等。2．1MOS管的结构和特性在研究MOSFET的实际工作原理前，先来考虑这种器件的一个简化模型，以便对晶体管有一个感性认识：预期它有什么样的特性以及特性的哪些方面是重要的。图2．1是一个n型MOSFET的符号，图中表示三个端口：栅极G，源极s和漏极D。这种器件是对称Y的，因为源极和漏极可以互换。作为开关工作时，如上果栅极电压VG是高电平，晶体管把源极和漏极连接S一-D在一起；如果栅极电压为低电平，则源极和漏极是断图2,1MOS器件简图开的【6】o即使是面对这样简单的描述，VG取多大值时器件导通?换句话说，阈值电压是多少?当器件导通或断开时，源极和漏极之间的电阻有多大?这个电阻与端电压的关系是怎么样的?总是可以用简单的线性电阻来模拟源极和漏极之间的通道吗?是什么因素限制了器件的速度?这些问题可以通过分析晶体管的结构和物理特性来做出回答。2．1．1MOSFET的结构11型MOS器件的简化结构图如图2．2所示。器件制作在P型衬底上，两个重掺杂n区形成源端和漏端，重掺杂(导电的)多晶硅区作为栅，一层薄Si02使栅与衬底隔离。器件的有效作用就发生在栅氧下的衬底区。注意，这种结构中的源极和漏极是对称的。源漏方向的栅的尺寸叫栅长L，与之垂直方向的栅的尺寸叫做栅宽W。由于在制造过程中，源／漏结的横向扩散，使源漏之间实际的距离略小于L。为了避免混淆，这里定义LefF=Ld一-2LD，式中Lcfr为有效沟道长度，b住啪是沟道总长度。而LD是横向扩散的长度。Lefr和to。对MOS电路的性能起着非常重要的作用。因此，MOS技术发展中的主要推动力就是不使器件的其它参数退化而一代一代地减小这两个尺寸。本章节以后将用L来表示有效长度。lO双通道单刀双掷模拟开关的设计图2．2MOS器件的结构现在将源定义为提供载流子的终端，而漏定义为收集载流子的终端。MOS结构是对称的，当器件三个端子的电压变化时，源和漏的作用可以互换。衬底的电位对器件特性有很大的影响。也就是说，MOSFET是一个四端器件。由于在典型的MOS工作中，源／漏结二极管都必须反偏，所以认为NMOS晶体管的衬底被连接到系统的最低电压。例如，如果一个电路在0,--3V工作，则‰．NM。。=O。实际的连接如图2．3所示，通常通过一个p+欧姆区来实现。．_|．．_J．．■●_Lp+八n+JLn+√P型衬底2．1．2阈值电压图2．3衬底连接考虑如图2．4(a)所示NMOS。令栅压VG从0V开始上升，由于栅和衬底形成一个电容器，所以当vG逐渐升高时，P衬底中的空穴被赶离栅区而留下负离子镜像栅上的电荷。换句话说，就是形成了一个耗尽层，如图2．4(b)。在这种情况下，由于没有载流子而无电流流动。随着vG的增加，耗尽层宽度和氧化物与硅界面处的电势也增加。从某种意义上讲，这样的结构类似于两个电容的串联：栅氧化层电容和耗尽区电容，如图2．4(c)所示。当界面电势达到足够高时，电子便从源流向界面并最终流到漏端。这样源和漏之间的栅氧下就形成了载流子“沟道”，同时晶体管“导通”，也称之为界面“反型”。形成沟道所对应的vG称为“阈值电压”，VTH。如果VG进一步升高，则耗尽区的电荷保持相对恒定，而沟道电荷密度继续增加【7】，导致源漏电流增加。第二章MOS晶体管和MOS开关E型挝塞(a)(c)(d)图2．4(a)栅压控制的MOSFET；(b)耗尽区的形成；(c)反型层形成的开始；(d)反型层的形成实际上，导通现象是栅压的增函数，这就使得明确的定义VTN变得比较困难。在半导体物理学中，NMOS的VTH通常定义为：当界面的电子浓度等于P型衬底的多子浓度时的栅压。vTH的值由下式给出【8】：V讯=‰+2卟导(2-1)式中①Ms是多晶硅栅和硅衬底的功函数之差的电压值，①F=(kT／q)ln(N妯ni)，q是电子电荷，N。ub是衬底的掺杂浓度，Qd叩是耗尽区的电荷，c。。是单位面积的栅氧化层电容。其中Qd印值为Qdep=√=面i阢，％表示硅的介电常数。在实际中，由上式得到的“本征”阈值电压可能不适用于电路设计，举例来说，V★=0，因而Ⅵ≥0时器件不会关断。因此，在器件制造过程中通常通过向沟道区注入杂质来调整阈值电压，其实就是改变氧化层界面附近衬底的掺杂浓度。例如，如图2．5所示，如果形成p+薄层，那么就需要增加栅压使此区域耗尽‘91。PMOS器件导通现象类似于NMOS，但是其所有的极性都是相反的。如图2．6所示，如果栅．源电压足够“负"，在氧化层．硅界面就会形成一个由空穴组成的反型层，从而为源和漏之间提供了一个导电通道。州●-]，lll上．—II．一逍酏12双通道单刀双掷模拟开关的设计2．1．3线性区图2．6PMOS反型层的形成下面推导MOSFET的漏电流与其端电压之间的关系。考虑一个源漏都接地的NMOS，如图2．7(a)所示，计算反型层中的电荷密度。因为假设VG=VTH时开始反型，那么由栅氧化层电容引起的反型层点和密度正比于vGs—VTH。当vo≥Vm时，栅电荷必定会被沟道电荷所镜像，从而产生一个均匀的沟道电荷密度(单位长度电荷)，其值等于Qd=wc。。(V&一VnI)(2-2)式中，Co。与W相乘表示单位长度的总电容。vG工图2．7(a)源和漏等电势时的沟道电荷；Co)源和漏不等电势时的沟道电荷如图2．7(b)，假设漏极电压大于0，由于沟道电势从源极的OV变化到漏极的VD，所以栅与沟道之间的局部电压差从VG变化到VG—V0因此，沿沟道X点处的电荷密度可以表示为主n第二章MOS晶体管和MOS开关Q。(x)=WC。。(VGS—V(x)一VTH)(2·3)式中，V(x)为X点的沟道电势所以通过沟道的电流由下式给出：ID=一WC弧[VGs—V(x)一V珊]V(2—4)其中，负号是因为载流子电荷为负而引入的，v表示沟道电子的漂移速度。对于半导体，V=pE，其中p是载流子的迁移率，E为电场。注意到E(x)=-dV／dx，电子迁移率用‰表示，于是得到I。=一wc。[VGS—V(x)一vm]p。idV(x)(2．5)对应边界条件为v(o)=o和V(L)=VD。。虽然V(x)也很容易从上式得出，但实质上所关心的值是ID。上式两边都乘以dx并积分，可得亡。I。dx=￡WC傩p。[vG。一V(x)一vmp(2-6)由于ID沿沟道方向是常数，所以I。=斗。c戗{三l(VG。一‰)V。。一圭V言。l(2-7)图2．8给出了在不同的VGS时根据式(2—7)得出的抛物线，表示了器件的“电流能力”随VGs的增大It)而增加。其中每条抛物线的极值发生在VDS=VG。一‰，且峰值电流为ID．一=弘lC。罟(VGS‰)2(2-8)称VG。一Vm为“过驱动电压"，称W／L为“宽长比”。库／／、f＼V璐3f＼，＼＼。-—’、≮善堇墨图2．8线性区漏电流与漏源电压的关系如果V蕊≤VG。一Vm，则称器件工作在线性区。如果式(2．7)中vDs《2(V＆一V瑚)，则有ID≈¨。c戗二T(VGs—V瑚)VDs(2-9)L也就是说，漏极电流是VDS的线性函数。这一点从图2．8所示的特性曲线中可以很明显的看出：如图2．9所示，每一条抛物线可以由一条直线来近似。这种线性关系表明源漏之间可以用一个线性电阻表示，该电阻等于14双通道单刀双掷模拟开关的设计Ron2忑东丙“。c。。÷(vGs—vm)图2．9深线性区的线性工作(2-10)这样，当V击≤2(VG。一vm)时，MOSFET就可以作为一个阻值由过驱动电压控制的电阻，当VD。《2(V＆一Vm)时，器件工作在深线性区。2．I．4饱和区当于‰≥VG。一V蠢时，称器件工作在饱和区。在图2．8中，实际上，当V击>VGs—Vn{时，漏极1D电流并不遵循抛物线特性。事实上，如图2．10所示，这时ID相对恒定，称器件工作在饱和区。为了理解这一现象，回顾式(2．3)可知，反型层局部的电荷密度正比于VGs—V(x)-V瑚。因此，如果V(x)接近VG。一Vm，则Qd(X)将下降为O，换句话说，如图2．11所示，如吾蓉舀>>>图2．10漏电流的饱和果VDS略大于VG。一V蠢，则反型层将在x≤L处终止，这时认为沟道被夹蝌101。＼竺卢弓歹＼、．．．．．．．．．√央断点0XIV(x1)=Vos—V11I【!±房≯7I!J夹断点图2．11夹断特性V(xz)=Vos—VTH第二章MOS晶体管和MOS开关随着VDs的进一步升高，Qa等于0的点将逐渐向源移动。因此，在沟道长度方向的某些点处，栅和氧化层．硅界面之间的电势差不足以支持反型层。在以上分析的基础上，对于饱和器件，再看式(2．6)。由于Qd是运动电荷的密度，式(2．6)左边的积分必须取从x=0到x=L，其中L’是下降到0的点，而等式右边则从V(x)=0到V(x)=VG。一Vm积分，结果如下ID=丢肛。c能．WT、VGS—Vm)2(2-11)该式表明，如果L’近似等于L，则In与VGs无关。对于PMOS器件，等式(2．7)和(2．11)分别表示为ID_71&孚卜吨)VDs_三吒。I㈣和-。=一扣似詈(VGs“)2(2—13)这里出现负号是由于假设ID从漏流向源，而空穴沿着相反的方向移动，由于空穴的迁移率是电子的1／2到1／4，所以PMOS器件具有较低的“电流驱动"能力。2．1．5沟道长度调制在上面的分析中可以注意到，当栅和漏之间的电压差增大时，实际的反型沟道长度逐渐减小。也就是说，在式(2．11)中，L7实际上是VDs的函数。这一效应称为“沟道长度调制”。定义L=L一△L，即1／L≈(1+△L／L)，并且假设△L／L和VDs之间的函数关系是线性的，如△L／L=九VD。，在饱和区，可以得到：ID≈告‰C脒一w．、VGs—Vm)2(1+批s)V略图2．12沟道长度调制效应所引起的饱和区有限斜率(2。14)式中九是沟道长度调制系数。如图2．12所示，这种现象使ID／VD。特性曲线在饱和区中出现非零斜率，因而使D和S之间电流源非理想。参数九表示给定的VDs增量所引起的沟道长度的相对变化量。因此，对于较长的沟道，九值较小。在短沟道晶体管中，线性近似△L／L芘V二。的精确度变得较低，导致饱和区ID／VD。特性曲线的斜率变化。16双通道单刀双掷模拟开关的设计2．1．6体效应在图2．7的分析中，假设晶体管的衬底和源是接地的。如果NFET的衬底电压减小到低于源电压时隋况将会发生变化。如图2．13所示。由于源和漏结维持反型偏置，现在假设器件仍能正常工作，但是某些特性可能会改变。为了理解这种影响，假设u=vD=0，而且VG略小于Vru以使栅下形成耗尽层但没有反型层存在。当VB变得更负时，将有更多的空穴被吸引到衬底电极，而同时留下大量的负电荷，如图2．14所示，耗尽层变得更宽了。从公式(2．1)可以知道，阈值电压是耗尽层电荷总数的函数，因为在反型层形成之前，栅极电荷必定镜像Qd。因此，随着VB的下降，Qd增加，Vra也增加。这称为“体效应”或“背栅效应"。图2．14耗尽区电荷随衬底电压的变化可以证明，在考虑体效应后，VTH值为，P—————-——--——'f?。’—●、V蠢=V蠢o+丫l,／12-F+VjBI一√12①1)(2-15)式中VTHo由式(2．1)给出，丫=42qgsiN,。b／c傩，称为体效应系数，VsB是源衬电势差，其典型值在O．3Vv2到0．4Vv2之间。产生体效应，不一定是因为衬底电势V。。b产生了变化，当源电压相对于V。。b发生改时也会产体效应现象。例如。考虑图2．IS(a)所示的电路，开始先忽略体效应。可以看到，当Vi。变化时，由于漏电流恒等于11，因此Vom会紧随输入电压的变化而变化。实从而有如]lⅦ％．_．]卜]上II第二章MOS晶体管和MOS开关17I。=扩1。。罟(VVom‰)2(2-16)由此式可得，如果Il恒定，则Vi。一Vou。'dz恒定，如图2．15(b)。V-·——J‘=(a)(b)(c)图2．15(a)源衬电压输入电平变化；(b)不考虑体效应的输入输出电压；(c)考虑体效应的输入输出电压现在假设衬底接地而且体效应很显著。那么当Vin增加时，Vo。。会变得更正，源和衬底之间的电压差将增大，导致VTH的值增大。等式(2．16)表明为了保持ID恒定，U一‰必须增加，如图2．15(c)。2．1．7亚阈值导电性前面的分析中，一直假设当VGs下降到低于VTH时器件会突然关断。实际上，vG。≈V矗时，一个“弱”的反型层仍然存在，并有一些源漏电流。甚至当VG。<‰，ID也并非是无限小的，而是随着VGS呈现指数关系。这种效应称作“亚阈值导电"。当VDs大于200mY时，这一效应可以用公式表示为【11】、厂lD=Ioexp·导(2—17)式中<>1，是一个非理想因子，vT=kT／q。也称器件工作在弱反型区。除了‘，式(2．17)类似于双极型晶体管中Ic／VBE的指数关系。这里的关键是当VGs下降到低于VTH值时，漏电流以有限的速率下降。对于(的典型值，在室温时，要使ID下降一个数量级，VGs必须下降约80mV，如图2．16所示。例如，如果在低压工艺中选择0．3V为阈值电压，那么当图2．16MOS亚阈值特性VosTI绛．N0时，漏电流仅下降到1／103‘75。亚阈值导电会导致较大的功率损耗(或模拟信息的丢失)，这在大型电路中，例如内存中，是一个使人困惑的难题。指／一一哪双通道单刀双掷模拟开关的设计2．2．1MOSFETs开关2．2MOS开关图2．17(a)是一个简单的采样电路，它包括一个开关和一个电容。可用MOS器件作为一个开关，如图2．17(b)，这是因为：(a)当通过的电流为零时，MOS可以是导通的；(b)其源极和漏极电压不接受它的栅极电压“牵制’’，也就是说，如果栅电压发生变化，源极或漏极的电压不会随之变化。Vb√工⋯h』T‰∞丁。"T图2．17(a)简单采样电路；(b)采用MOS器件作开关现在描述图2．17(b)是如何对输入信号进行采样的。首先考虑如图2．18所示的简单情况，其中栅极信号CKt=t。时刻变为高电平。在图2．18(a)qb，假设在t≥t。CK●M，vh=+IVJ—Mt—■_LF广‰。+l肼o=；cH一上V=m既0V∞Vo图2．18不同输入电平和初始条件下的采样电路响应时，V。=0，并且电容的初始电压等于VDD。这样，在t=t。时，Ml的栅源电压等于VDD，并且它的漏极电压也等于VDD。因此Ml工作在饱和态，电容放电电流为ID。=(g．C诹／2)(W／L)(VDD—VrH)2。当V。ut电压降低到vom=VDD—VrH时，Ml进入线性区，直到V。。。接近零。对于Vout《2(V品一V硼)时，MOS管可以看成阻值为R如=lp。C。。(W／L)(VDD—v眦)l-l的导通电阻。现在考虑图2．18(b)的情况，其中Zn=+IV，Vou。(t=to)=0V，VDD=3V。第二章MOS品体管和MOS开关19此时，M1与CH相接的一端作为源极，由于VGs=+3V，MOS管导通，但vDs=+IV。这样，M1工作在线性区，对CH充电使V。。。接近+1V。对于vom≈+IV，Ml等效为导通电阻，其阻值为。忑阿1(2—18)从上面可以得到以下两点结论。第一，MOS开关在传输电流时可以双向传输，只需对它的源极和漏极互换角色。第二，当开关导通时，V。。。随Vj。的变化而变化，当开关断开后，Vou。保持为常数【12】。这样，当CK为高电平时，电路可以“跟踪"信号；而当CK为低电平时，电路通过CH可以“冻结"vin的瞬时值。在图2．18(b)fl勺电路中，假设vm=+lV如图2．19所示。现在假设vm=vDD，那么Vo。。如何随时间变化呢?由于这时Ml的栅极和漏极电位相同，MOS管处于饱和区，因此可以得到cH等-ID。=三1小慨W／v。o_v叫．v豫)2(2-19)式中忽略了沟道长度调制效应。于是瓦瓦dVjout丁2弘1百CoxiWdt(2-20)因此丽1I卜=j1“鲁詈tIo㈣忽略体效应，并且在t=O时，假设‰=O，得到‰砘。‰一翼受扛(2-22)一U．o—t+——2一CHLVDD—Vn|从式(2-22)可以看出，当t一∞，v叫一vDD—V毛。这是因为当V。。t接近V品一Vm时，M1的过驱动电压趋近于零，使得对CH的充电电流减小到可以忽略不计。当然，即使当v叫=V品一‰时，MOS管还是会传输亚阈值电流，如果时间足够长，最终会使Vout的值达到VDDU3]。2．2．2沟道导通电阻这里先定义速度的概念。如图2．19所示，简单而通用的速度度量标准是当开关导通后，输出电压从零上升到最大输入电平所需的时间。由于Vo。。上升到等于Vino的值需要无限时间，因此可以认为输出电压在最终值Vjno附近的某一范围△V内，输出值达到稳定。比如说，在ts秒后输出稳定在0．1％的精度，就是指在图双通道单刀双掷模拟开关的设计2．19中，Av／v,。。=o．1％。因此，速度的性能要求必定也伴随精度的性能指标‘141。这样，在t=t。后，可以认为源极的电压近似相等。图2．19开关电路速度的定义从图2．19电路可以推测，速度由两个因素确定：开关的导通电阻以及采样电容的大小。因此，为了获得较高的采样速度，需要采用大宽长比的器件以及小的采样电容值。但是，如式(2．18)所示，由于导通电阻还与输入电平有关，所以更大的正的输入会产生更大的时间常数(NMOS开关的情况)。根据式(2．18)，可以绘制开关导通电阻与输入电压的关系图(见图2．20(a))，要注意，当Vin接近V|nn一‰时，导通电阻会迅速地增大。举例来说，如果限定＆。的变化范围为4比1，那么输入电压最大值可以由下式得出：小似詈(VDD叱，‰)p。Cox罟(VDD‰)(2—23)即u，一=≯3V叻一vm)(2-24)这个值下降到vDD／2附近，严重限制了摆幅。需要注意的是，器件的阈值电压也直接限制了电压摆幅。o‰一‰(a)Vm图2．20(a)NMOS导通电阻；(b)PMOS导通电阻作为了提高速度和提供较大的电压摆幅，PMOS开关在输入很大的正电压时，导通电阻会明显减小(如图2．20(b))。因此采用“互补’’开关可以减小沟道的导通第二章MOS晶体管和MOS开关2l电阻。如图2．21(a)所示，这种组合需要互补时钟控制PMOS管和NMOS管的同时导通或关断。产生的等效电阻Ron，cq为[15】R。，eq=R∞，NIIR∞，Pl习舸1(2．25)(2—26)一p。c。(罟)N(‰一v硎，一[肛。c戗(罟)N—p，c。(罟)P]V二一p，c佩(罟)Pl‰l(2-27)如果“。C。(W／L)N=It，C。(W／L)P，那么Ro．。eq与输入电平无关。图2．2l(b)描述在一般情下k，eq的特性，相对于单管开关，其导通电阻阻值的变化要小得多。图2．21(a)ri'卒b开关；(b)互补开关的沟道导通电阻图2．22由于互补开关不同时图2．23产生互补时钟的简单电路断开所引起的失真对于高速输入信号，为了避免采样值的不确定性，如图2．21(a)电路中NMOS和PMOS开关同时断开是十分关键的。举例来说，如果NMOS器件比PMOS器件早断开出秒，如图2．22所示。这种影响会增大采样值的失真。对于普通精度，=双通道单刀双掷模拟开关的设计可以采用图2．23所示的简单电路，它以信号通过传输门G2的时间来等效反相器Il的延时时间，以提供互补时钟信号。2．2．3沟道电荷注入在MOS开关断开的瞬间，在MOS器件工作时有三种机制会产生误差：沟道电荷注入、时钟馈通、噪声。现在分别来研究每一种效应。考虑图2．24所示的电路，因为MOSFET处于导通状态的时候，二氧化硅与硅的界面必然存在沟道。假设K≈Vout，则反型层中的总电荷可以表示为Qcll=WLC“(VDD—Vi。一V瑚)(2-28)式中L为有效沟道长度。当开关断开后，Q。h一会通过源端与漏端流出，这种现象就称为“沟道电。；＼荷注入”。v血高M‘v。在图2．24中，注入到左边的电荷被输入信号源一叶上c。吸收，不会产生误差。但是，注入到右边的电荷被上沉积在CH上，这样就给存储在采样电容上的电压图2．24开关断开后的带来误差‘161。例如，假设Qch的一半电荷注入到了电荷注入CH上，产生的误差就等于△v：翌竺坚!坠二∑二选!(2-2912CH如图2．25所示，NMOS开关的误差在输出端以一个负的“台阶"出现，此误差正比于WLCox，并且反比于CH。图2．25电荷注入效应实际上，通过源端和漏端流出的电荷的比值是一个比较复杂的函数，它由许多参数决定，比如每端对地的阻抗，以及时钟的跳变时间等。关于这些参数如何影响的研究还未得到任何可以预测电荷分配的经验。而且，在很多情况下，这些参数，如时钟跳变时间是很难控制的。并且大多数的电路模拟软件对电荷注入效应的模拟也不是很精确的。以最坏情况估计，可以假设全部的沟道电荷注入到了采样电容上。第二二章MOS晶体管和MOS开关注入电荷是如何影响精度的呢?假设所有电荷都注入到采样电容上，可以得到输出电压为Vom叱一些业掣乙H(2-30)式中忽略了输入和输出相移，于是得到‰叱(，+等]-等(voo一‰)㈣上式认为，输入是通过两方面的影响使其偏离理想值：非单位增益，1+WLC。／cH(因为当输入电压上升时，时钟脉冲变矮，因此电压增益比单位增益大)；固定的偏移gg压,,-WLC。。(V品一Vm)／cH(如图2．26)。换句话说，由于假设沟道电荷是输入电压的线性函数，因此电路只表现出增益误差和直流失调。在前面讨论中默认V-m为常数，但是，对于NMOS开关(在11阱工艺中)，体效应是必须考虑的(ao使对于PMOS开关，因为开关的源极和漏极在采样期间可以互换，所以n阱是接在最正的电源VJⅫ∥?}电性图2．26存在电荷注入的电路的输入偷出特性上)。由于Vm=V珊。+y(f甄了瓦一厩)，并且vB。≈一vn，可以得到‰叱一等(VDD—K‰一丫厮可+丫厢)(2-32)=K(，+等]+Y等瓜～WL．Cox(％D一‰一厢)(2．33)由此得出：VTH与Vin的非线性关系在输入／输出特性中产生了非线性。综上所述，在MOS采样电路中电荷注入产生三种误差：增益误差，直流失调和非线性误差。在许多应用中，前两项误差可以允许或修正，但最后一项则不能。考虑由电荷注入所引起的速度与精度的折衷是十分有益的。用简单的时间常数t表示速度，用由电荷注入引起的误差△V表示精度，并且定义性能指标F=fvw)～。可以得到T=RoNCH(2—34)双通道单刀双掷模拟开关的设计2砾———瓦1了丽cH(2-35)Cox(W／L)(p。V品一u—V矗)“并且△v：挚(VDD—u一‰)(2-36)oH于是有F=告(2-37)所以，对一级近似而言，速度精度的折衷与开关的宽度和采样电容无关。2．2．4时钟惴诵除了沟道电荷注入，MOS开关还会通过其栅极或漏极交叠电容将时钟跳变耦合到采样电容上。如图2．27所描述的，这种效应会给输出电压引入误差。假设交叠电容固定不变，误差可以表V示为△v：u，型竺丛(，2．381一“WC。+CH、。图2．27采样电路中时钟馈通式中Cov为单位的交叠电容。误差AV与输入电压无关，在输入／输出特性中表现为固定的失调。和电荷注入一样，时钟馈通效应也产生速度和精度之间的折衷问题。2．2．5KT／C噪音对电容充电的电阻会产生撕西瓦的均方根值噪声电压。如图2．28所示的采∥一化DVq八八厂一—十上化图2．28采样电路的热噪声样电路也有相似的效果。开关的导通电阻在输出端引入了热噪声，并且当开关断开时，这个噪声随同输入电压的瞬时值保存在电容上了。可以证明，这种情况下采样噪声的均方根值电压仍近似等于0西瓦【17】【1引。在许多高精度应用中KT／C噪声问题限制了SC电路的性能。为了达到低噪声，第二章MOS晶体管和MOS开关采样电容必须足够大，但这样会增加电路负载并降低速度。2．2．6电荷注入抵消电荷注入对输入电平的依赖关系由式(2．37)所表示的折衷方案，要求寻找抵消电荷注入效应的 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 以提高F值。这里就研究这样的几种方法。为了得到第一种方法，现在假定由主晶体管注入的电荷能够通过另一个晶体管消除。如图2．29所示，电路中增加了由CK驱动的“虚拟”开关M2，=图2．29增加虚拟器件以减小电荷注入和时钟馈通当M1断开后，M2导通，前者沉积在CH上的沟道电荷被后者吸收以建立后者的沟道。请注意，M2的源极和漏极都接在输出接点上。那么如何保证由M1注入的电荷△q，正好等于被M2吸收的电荷△q：呢?假设M1沟道的一半电荷注入到了CH上，那么Aql：．WIL,Co,(VcK—Vm—v蠢1)(2-39)因为Aq2=w；L2C。(V&一K—Vnl2)，所以如果选择w；=o．5W，L：=L。，那么Aq，=Aq，。但源极和漏极等分电荷的假设一般来说是不成立的，从而减小了这种方法的吸引力。VⅨ弋L三厂2．30虚拟开关对时钟馈通的抑制作用W有意思的是，在选择Wj=0．5W，L：=L。后，时钟馈通效应被抑制住了。如图2．30所示，V叫的总电荷等于零，这是因为一Vexw。L。，+W乙lCH。丽。+Vexw。乙w2+WL2CHzo。丽=。(2删)另一种降低电荷注入效应的方法是将PMOS和NMOS器件结合起来，如图2．31所示，这就使得相反的电荷量被两个沟道互相注入。为了使△q，正好抵消Aq2，双通道单刀双掷模拟开关的设计必须保证W1L，C。(V&一vi。一VTHN)=W2L：C髓(、l。一lV卿I)。这样，抵消仅仅对一种输入电平起作用。但是对于时钟馈通效应，由于NMOS的栅漏交叠电容与PMOS的不相等，此电路并不能完全消除。图2．3l运用互补开关减小电