计算机组成原理课后答案(白中英主编-第五版-立体化教材)-2

第二章1．（1）−35−100011）[−35]原10100011[−35]补11011100[−35]反11011101（2）[127]原＝01111111[127]反＝01111111[127]补＝01111111（3）−127−1111111）[−127]原11111111[−127]补10000001（2（2（2[−127]反10000000（4）−1−00000001）[−1]原10000001[−1]补11111111[−1]反111111102．[x]补=a0.a1a2…a6解法一、（1）若a0=0,则x>0,也满足x>-0.5此时a1→a6可任意（2）若a0=1,则x<=0,要满足x>-0.5,需a1=1即a0=1,a1=1,a2→a6有一个不为0解法二、-0.5=-0.1(2)=-0.100000=1,100000（1）若x>=0,则a0=0,a1→a6任意即可；（2）[x]补=x=a0.a1a2…a6（2）若x<0,则x>-0.5只需-x<0.5,-x>0[x]补=-x,[0.5]补=01000000即[-x]补<01000000a0*a1*a2a6101000000a0*a1*a2a600111111a0a1a2a611000000即a0a1=11,a2→a6不全为0或至少有一个为1（但不是“其余取0”）3．字长32位浮点数，阶码8位，用移码表示，尾数23位，用补码表示，基为2EsE1→E8MsM21M0（1）最大的数的二进制表示E=11111111Ms=0,M=11…1（全1）11111111101111111111111111111111（2）最小的二进制数E=11111111Ms=1,M=00…0（全0）1111111111000000000000000000000（3）规格化范围正最大E=11…1，M=11…1，Ms=08个22个即：227−1−22正最小E=00…0，M=100…0，Ms=08个7−121个负最大E=00…0，M=011…1，Ms=18个21个负最小7−1E=11…1，M=00…0，Ms=18个22个−22)即：227−1(−1)规格化所表示的范围用集合表示为：7−1(1−2)即：2−22（最接近0的负数）即：−2−2(22[2−22(1−2)][22−1(−1),−2−2(2−12)],227−1−2277−224计算机组成原理第五版习题 答案 八年级地理上册填图题岩土工程勘察试题省略号的作用及举例应急救援安全知识车间5s试题及答案 4．在IEEE754标准中，一个规格化的32位浮点数x的真值表示为：X=(−1)s×（1.M）×2E−127（1）27/64=0.011011=1.1011×2−2E=-2+127=125=01111101S=0M=10110000000000000000000最后表示为：00111110110110000000000000000000（2）-27/64=-0.011011=1.1011×2−2E=-2+127=125=01111101S=1M=10110000000000000000000最后表示为：101111101101100000000000000000005．（1）用变形补码进行计算：[x]补=0011011[y]补=0000011[x]补=[y]补=[x+y]补=0011011+00000110011110结果没有溢出，x+y=11110(2)[x]补=0011011[y]补=1101011[x]补=[y]补=[x+y]补=0011011+11010110000110结果没有溢出，x+y=00110（3）[x]补=1101010[y]补=11111111[x]补=[y]补=[x+y]补=0001010+00111111101001结果没有溢出，x+y=−101116．[x-y]补=[x]补+[-y]补（1）[x]补=0011011[-y]补=0011111[x]补=0011011[-y]补=+0011111[x-y]补=0111010结果有正溢出，x−y=11010（2）[x]补=0010111[-y]补=1100101[x]补=0010111[-y]补=+1100101[x-y]补=1111100结果没有溢出，x−y=−001005计算机组成原理第五版习题答案（3）[x]补=0011011[-y]补=0010011[x]补=0011011[-y]补=+0010011[x-y]补=0101110结果有正溢出，x−y=100107．（1）用原码阵列乘法器：[x]原=011011[y]原=111111因符号位单独考虑，|x|=11011|y|=1111111011×)11111——————————————————————————11011110111101111011110111101000101[x×y]原=11101000101用补码阵列乘法器：[x]补=011011[y]补=100001乘积符号位为：1|x|=11011|y|=1111111011×)11111——————————————————————————110111101111011110116计算机组成原理第五版习题答案110111101000101[x×y]补=10010111011(2)用原码阵列乘法器：[x]原=111111[y]原=111011因符号位单独考虑，|x|=11111|y|=1101111111×)11011——————————————————————————11111111110000011111111111101000101[x×y]原=01101000101用补码阵列乘法器：[x]补=100001[y]补=100101乘积符号位为：1|x|=11111|y|=1101111111×)11011——————————————————————————111111111100000111117计算机组成原理第五版习题答案111111101000101[x×y]补=011010001018．(1)[x]原=[x]补=011000[-∣y∣]补=100001被除数X011000+[-|y|]补100001----------------------------------------------------余数为负111001→q0=0左移110010+[|y|]补011111----------------------------------------------------余数为正010001→q1=1左移100010+[-|y|]补100001----------------------------------------------------余数为正000011→q2=1左移000110+[-|y|]补100001----------------------------------------------------余数为负100111→q3=0左移001110+[|y|]补011111----------------------------------------------------余数为负101101→q4=0左移011010+[|y|]补011111----------------------------------------------------余数为负111001→q5=0+[|y|]补011111----------------------------------------------------余数011000故[x÷y]原=1.11000即x÷y=−0.11000余数为011000(2)[∣x∣]补=001011[-∣y∣]补=100111被除数X001011+[-|y|]补100111----------------------------------------------------余数为负110010→q0=08计算机组成原理第五版习题答案左移100100+[|y|]补011001----------------------------------------------------余数为负111101→q1=0左移111010+[|y|]补011001----------------------------------------------------余数为正010011→q2=1左移100110+[-|y|]补100111----------------------------------------------------余数为正001101→q3=1左移011010+[-|y|]补100111----------------------------------------------------余数为正000001→q4=1左移000010+[-|y|]补100111----------------------------------------------------余数为负101001→q5=0+[|y|]补011001----------------------------------------------------余数000010x÷y=−0.01110余数为0000109．(1)x=2-011*0.100101,y=2-010*(-0.011110)[x]浮=11101,0.100101[y]浮=11110,-0.011110Ex-Ey=11101+00010=11111[x]浮=11110,0.010010(1)x+y00.010010(1)+11.10001011.110100(1)规格化处理:1.010010阶码11100-4-4x+y=1.010010*2=2*-0.101110x-y00.010010(1)+00.01111000110000(1)规格化处理:0.110000阶码11110x-y=2-2*0.110001(2)x=2-101*(-0.010110),y=2-100*0.010110[x]浮=11011,-0.010110[y]浮=11100,0.0101109计算机组成原理第五版习题答案Ex-Ey=11011+00100=11111[x]浮=11100,1.110101(0)x+y11.110101+00.01011000.001011规格化处理:0.101100x+y=0.101100*2阶码-611010x-y11.110101+11.10101011.011111规格化处理:1.011111阶码11100x-y=-0.100001*2-410．(1)Ex=0011,Mx=0.110100Ey=0100,My=0.100100Ez=Ex+Ey=0111Mx*My0.1101*0.10010110100000000000110100000001110101规格化：26*0.111011(2)Ex=1110,Mx=0.011010Ey=0011,My=0.111100Ez=Ex-Ey=1110+1101=1011[Mx]补=00.011010[My]补=00.111100,[-My]补=11.00010010计算机组成原理第五版习题答案00011010+[-My]1100010011011110101111000+[My]0011110011111000111100000.0+[My]0011110000101100010110000.01+[-My]1100010000011100001110000.011+[-My]1100010011111100111110000.0110+[My]0011110000110100011010000.01101+[-My]11000100001011000.01101商=0.110110*2-6,11．4位加法器如上图，CiAiBiAiCi−1BiCi−1AiBi(AiBi)Ci−1AiBi(Ai⊕Bi)Ci−1(1)串行进位方式余数=0.101100*2-6C1=G1+P1C0C2=G2+P2C1C3=G3+P3C2C4=G4+P4C3其中：G1=A1B1G2=A2B2G3=A3B3G4=A4B4P1=A1⊕B1（A1＋B1也对）P2=A2⊕B2P3=A3⊕B3P4=A4⊕B4(2)并行进位方式C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C011计算机组成原理第五版习题答案12．(1)组成最低四位的74181进位输出为：C4=Cn+4=G+PCn=G+PC0，C0为向第0位进位其中，G=y3+y2x3+y1x2x3+y0x1x2x3，P=x0x1x2x3，所以C5=y4+x4C4C6=y5+x5C5=y5+x5y4+x5x4C4(2)设标准门延迟时间为T，与或非”门延迟时间为1.5T，则进位信号C0，由最低位传送至C6需经一个反相器、两级“与或非”门，故产生C0的最长延迟时间为T+2*1.5T=4T(3)最长求和时间应从施加操作数到ALU算起：第一片74181有3级“与或非”门（产生控制参数x0,y0,Cn+4），第二、三片74181共2级反相器和2级“与或非”门（进位链），第四片74181求和逻辑（1级与或非门和1级半加器，设其延迟时间为3T），故总的加法时间为：t0=3*1.5T+2T+2*1.5T+1.5T+3T=14T13．设余三码编码的两个运算数为Xi和Yi，第一次用二进制加法求和运算的和数为Si’，进位为Ci+1’，校正后所得的余三码和数为Si，进位为Ci+1，则有：Xi=Xi3Xi2Xi1Xi0Yi=Yi3Yi2Yi1Yi0Si’=Si3’Si2’Si1’Si0’si3si2si1si0Ci+1FAFAFAFA十进校正+3VFAsi3'FAsi2'FAsi1'FAsi0'二进加法Xi3Yi3Xi2Yi2Xi1Yi1Xi0Yi0当Ci+1’=1时，Si=Si’+0011并产生Ci+1当Ci+1’=0时，Si=Si’+1101“根据以上分析，可画出余三码编码的十进制加法器单元电路如图所示。14．Si=AiBiCi+AiBiCi+AiBiCi+AiBiCi图如下：12计算机组成原理第五版习题答案SiAiBiCi15．设计思想：电路由三部分构成：ALU完成定点加减法运算和逻辑运算，专用的阵列乘法器完成乘法运算，专用的阵列除法器完成除法操作。逻辑图可参考主教材图2.7和图2.9。16．设计思想：因为有八种运算，所以控制信号采用三位，S0,S1,S2。加法和减法操作利用4位补码加减法器完成；加1操作可以单独设计电路实现，也可以将被加数强制为＋1利用加减法器实现；传送操作可以利用加减法器实现，第二加数强制为0；逻辑乘和取反操作可设计单独的逻辑运算电路，用与门和反相器实现；取补电路单独设计，参见主教材图2.6；乘法操作可单独设计高速乘法器，电路参见主教材图2.7。17.设计思想：将74181的S3～S0及M等五个控制信号缩减为S2～S0三根信号，主教材表2.5（功能表中的算术运算和逻辑运算相应进行简化，去除冗余操作和可替代操作：000:逻辑0001:AB010:A+B011:A⊕B100:A加B101:A减B减1110:A加A111:A其中，000～011为四种逻辑运算，100～111为四种算术运算。根据功能表可以很容易地设计出简化的函数发生器。≥1&13计算机组成原理第五版习题答案第三章1.(1)220*3284M字节(2)1024K*32512K*82*48片(3)1位地址作芯片选择26242422(3)主存共需DRAM芯片为：4×32=128(片)每个内存条有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成内存条内存储单元寻址。一共有4块内存条，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。3.(1)根据题意，存储总容量为64KB，故地址总线需16位。现使用16K*8位DRAM芯片，共需16片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片2：4译码器。(2)根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行如果采用分散刷新，则每1us只能访存一次，也不行所以采用异步式刷新方式。假定16K*1位的DRAM芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128=15.6us，可取刷新信号周期15us。刷新一遍所用时间＝15us×128＝1.92msCS3CS2CS1CS0A13~A02.(1)2/2=4（块）(2)(2/2)×(64位/8位)=32（片）D0~D72：4译码器A14A154.(1)1024K*32128K*832片(2)14计算机组成原理第五版习题答案A0−A16CPUD0−D31Y1Y2Y3Y4Y5Y6Y7Y8A17−A193:8译码器(3)如果选择一个行地址进行刷新，刷新地址为A0-A8，因此这一行上的2048个存储元同时进行刷新，即在8ms内进行512个周期。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，或按8ms/512=15.5us刷新一次的异步刷新方式。5.所设计的存储器单元数为1M，字长为32，故地址长度为20位（A19~A0），所用芯片存储单元数为256K，字长为16位，故占用的地址长度为18位（A17~A0）。由此可用位并联方式与地址串联方式相结合的方法组成组成整个存储器，共8片RAM芯片，并使用一片2：4译码器。其存储器结构如图所示。A19A18Y0Y1Y2Y3CS0~CS3D31−D16(高16位)CS0CS1CS2CS3CPU256k*16256k*16W/RW/RA17−A16CS0CS1CS2CS3D15−D0(低16位)W/R6.（1）系统16位数据，所以数据寄存器16位（2）系统地址128K＝217，所以地址寄存器17位（3）共需要8片（4）组成框图如下15计算机组成原理第五版习题答案CPU32K*832K*832K*832K*8地址寄存器32K*832K*832K*832K*8数据CS3CS2CS1CS0寄存器A162:4译码器A157.(1)组内地址用A12~A0(2)小组译码器使用3：8译码器(3)RAM1~RAM5各用两片8K*8的芯片位并联连接CS0~CS30000H4000H6000H8000HA000HC000HE000HROMRAM1RAM2RAM3RAM4RAM516计算机组成原理第五版习题答案A0−A12ROMRAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8D0−D15CPURAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*83:8译码器A13−A158.顺序存储器和交叉存储器连续读出m=8个字的信息总量都是：q=64位*8=512位顺序存储器和交叉存储器连续读出8个字所需的时间分别是：t1=mT=8*100ns=8*10-7st2T(m−1)100ns7*50ns450ns4.5*10−7ns顺序存储器和交叉存储器的带宽分别是：W1q/t1512(8*10−7)64107[位/s]W2q/t2512(4.5*10−7)113.8107[位/s]9.cache的命中率HNcNcNm24202420800.968rTmTc240406cache/主存系统效率e为e1r(1−r)H*100%16(1−6)*0.968*100%86.2%平均访问时间Ta为TaTce40ns0.862ns46.4ns10.h*tc+(1-h)*tm=tahta−tmtc−tm50−20040−20093.75%17计算机组成原理第五版习题答案11.设取指周期为T，总线传送周期为τ，指令执行时间为t0(1)t=(T+5τ+6t0)*80=80T+400τ+480t0(2)t=(T+7τ+8t0)*60=60T+420τ+480t0故不相等。20计算机组成原理第五版习题答案第五章1.（1）IR、(2)AR、(3)DR、通用寄存器2.STOR1，(R2)PC->ARM->DRDR->IRR2->ARR1->DRDR->MPC0,G,ARiR/W=RDR0,G,ARiR20,G,ARiR10,G,DRiR/W=W3.LAD(R3),R0PC->ARM->DRDR->IRR3->ARM->DRDR->R0R30,G,ARiR/W=RDR0,G,R0i4.21计算机组成原理第五版习题答案T1T2T3T4T5C1C2C3C4R+5V23CLRSC5脉冲时钟源5.节拍脉冲T1，T2，T3的宽度实际上等于时钟脉冲的周期或是它的倍数。此处T1=T2=200ns,T3=400ns，所以主脉冲源的频率应为f1T5MHz。为了消除节拍脉冲上的毛刺，环形脉冲发生器采用移位寄存器形式。图中画出了题目要求的逻辑电路图与时序信号关系图。根据时序信号关系，T1，T2，T3三个节拍脉冲的逻辑表达式如下：T1C1*C2T2C2T3T1T1用与门实现，T2和T3则用C2的Q端和C1的Q端加非门实现，其目的在于保持信号输出时延时间的一致性并与环形脉冲发生器隔离。T3T2T1C1C2C3RQQQQQQQQSETCLRSETCLRSETSETDDCLRSETCLRQDQQQDQQQQSETCLRSETCLRSETDDSETCLRQDQDCLRDCLR+5V23CLRSC4脉冲时钟源22计算机组成原理第五版习题答案123456C4C1C2C3T1T2T36.(80*31)*328964字节7.M=GS3=H+D+FS2=A+B+H+D+E+F+GS1=A+B+F+GC=H+D+Ey+Fy+Gφ8.经分析，（d,i,j）和（e,f,h）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a,b,c,g四个微命令信号可进行直接控制，其整个控制字段组成如下：****abcg**01d10i11j**01e10f11h9.P1=1，按IR6、IR5转移P2=1，按进位C转移微地址转移逻辑图：μA8μA7μA6QC1QSQC2QQC3QT2T4P(1)DμAR8IR6DμAR7IR5DμAR6P(2)IR423计算机组成原理第五版习题答案10.(1)将C，D两个暂存器直接接到ALU的A，B两个输入端上。与此同时，除C，D外，其余7个寄存器都双向接到单总线上。移位器IRR0MDRAALUB+1PC+1R1MCR2(2)取指取源操作数取目的操作数加存回修改送回继指令地址DM−>MDR−>IR,PC+1测试R1−>MDRM−>MDR−>CR2−>MDRM−>MDR−>DC+D−>MDRMDR−>M,R2−>DD+1−>R2PC−>MARR3MAR11.(1)假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位。下地址字段为9位，因为控存容量为512单元。微命令字段则是（48-4-9）=35位。(2)对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。24计算机组成原理第五版习题答案指令寄存器IROP状态条件…地址译码微地址寄存器地址转移逻辑微命令信号控制存储器P字段…控制字段12.(1)流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性max{i}100ns(2)遇到数据相关时，就停顿第2条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟2个时钟周期。(3)如果在硬件设计上加以改进，如采用专用通路技术，就可使流水线不发生停顿。13.(1)空间S12345151617181920WB1234520MEMEXIDIF12345123451234512345…20202020时间T0t1t2t3t4t5t6t7t8t9t19t20(2)Hn(Kn−1)20(520−1)*100*10−98.33*106条/秒(3)STsTpnK(Kn−1)20*5205−14.1714.空间S非WBEXIDIF空间SWBI1I1I2I1I2I1I2I212345678I1I2I3I4I5流水线时时间T间图流水EXI1I2I3I4I5线IDIFI1I2I3I4I512345678时时间T间图如上两图所示，执行相同的指令，在8个单位时间内，流水计算机完成5条指令，而非I1I2I3I4I525计算机组成原理第五版习题答案流水计算机只完成2条，显然，流水计算机比非流水计算机有更高的吞吐量。15.证：设n条指令，K级流水，每次流水时间τ则用流水实现Tp=Kτ+(n−1)τHpnTp非流水实现Ts=KτnHsnTsnHpHsTpnTsTsTpKnK(n-1)KnKn−1KK−1n1n->∞时，HpHs−∞n=1时，HpHs1，则可见n>1时Ts>Tp，故流水线有更高吞吐量16.(1)写后读(2)读后写(3)写后写RAWWARWAW17.(1)执行段I1I2II24I3I5I4I3I6I3I6译码段I1I2I2I3I4I5I6I6写回段I1I2I3I4I5I6取/存加法器乘法器(2)I1FDEWI2FDEEWI3I4FFI5I6DDFFEEDDEEEEEWEWWW26计算机组成原理第五版习题答案第六章1.单总线结构：它是一组总线连接整个计算机系统的各大功能部件，各大部件之间的所有的信息传送都通过这组总线。其结构如图所示。单总线的优点是允许I/O设备之间或I/O设备与内存之间直接交换信息，只需CPU分配总线使用权，不需要CPU干预信息的交换。所以总线资源是由各大功能部件分时共享的。单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞量达到饱和甚至不能胜任的程度。故多为小型机和微型机采用。系统总线CPU内存设备接口…设备接口多总线结构：多总线系统结构是通过桥，CPU总线，系统总线和高速总线彼此相连，各大部件的信息传送不是只通过系统总线；体现了高速，中速，低速设备连接到不同的总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。2.(1)简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的I/O接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O设备和CPU如何挂在总线上都作了具体的规定，所以，面向总线的微型计算机设计只要按照这些规定制作CPU插件、存储器插件以及I/O插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。(2)简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。(3)系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。(4)系统更新性能好。因为CPU、存储器、I/O接口等都是按总线规约挂到总线上的，因而只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，新的插件插到底板上对系统进行更新，而这种更新只需更新需要更新的插件，其他插件27计算机组成原理第五版习题答案和底板连线一般不需更改。3.“A”的ASCII码为41H=01000001B，1的个数为偶数，故校验位为0；“8”的ASCII码为38H=00111000B，1的个数为奇数，故校验位为1。停起数数数数数数数数校停起数数数数数数数数校停止始据据据据据据据据验止始据据据据据据据据验止位位位位位位位位位位位位位位位位位位位位位位位01234567012345674.逻辑图如下：总线Rout设备一设备二说明：两个设备共用总线，每个设备的总线接口部分如右图所示。通过锁存器保存接收数据，并通过三态Q5.门向总线发送数据。每个设备的Rin控制端有效时，锁存器保存接收数据；每个设备的Rout信号有效时，锁存器保存的数据被送上总线。当Rout信号无效时，设备与总线在电气上断开。RinDCPD中央仲裁BSBRA器设备接口0设备接口1…设备接口nBG6.中央仲裁器BGnBRnBG1BR1BG0BR0…………设备接口0设备接口1…设备接口n7.28计算机组成原理第五版习题答案仲裁总线AB7ABiAB0竞争CN7W7CNi设备竞争号WiCN0W0设备竞争号接其它设备8.C9.B、A、C10.A11.D12.A13.存储总线周期用于对内存读写，I/O总线周期对接口中的端口进行读写。14.D、C、A、B15.B、A、E、D、C16.A、B、C、D17.PCI总线上有HOST桥、PCI/LAGACY总线桥、PCI/PCI桥。桥在PCI总线体系结构中起着重要作用，它连接两条总线，使彼此间相互通信。桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥可以实现总线间的猝发式传送，可使所有的存取都按CPU的需要出现在总线上。由上可见，以桥连接实现的PCI总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。18.分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上，分布式仲裁是以优先级仲裁策略为基础。29计算机组成原理第五版习题答案仲裁总线AB7ABiAB0竞争CN7W7CNi设备竞争号WiCN0W0设备竞争号接其它设备19.总线的一次信息传送过程，大致可分为：请求总线，总线仲裁，寻址，信息传送，状态返回。总线时钟启动信号读命令地址线数据线地址数据认可20.设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得：Dr＝T/D=D×1/ｆ＝8B×70=560MHz/s21.PCI总线：是一种不依附于某个具体处理器的局部总线，支持10种外设，并能在高时钟频率下保持高性能。总线时钟频率为33.3MHz/66MHz，最大数据传输速率133MB/s，采用时钟同步方式，与CPU及时钟频率无关，总线宽度32位（5V）/64位（3.3V），能自动识别外设。总线具有与处理器和存储器子系统完全并行操作的能力，具有隐含的中央仲裁系统，采用多路复用方式（地址线和数据线）减少了引脚数，支持64位寻址，具有完全的多总线主控能力。InfiniBand标准：针对处理器和智能I/O设备之间数据流而提出的一种新体系结构，用于在服务器中取代PCI总线，采用InfiniBand结构将允许服务器提供更高的带宽和可扩展能力，并增强了存储设备扩充的灵活性。InfiniBand允许服务器，远程存储器，其他网络设备接入到一个由开关和链路组成的中央开关网带，可连接多达64000个服务器，存储系统和网络设备。30计算机组成原理第五版习题答案第八章1.A、B、C2.B3.A4.C5.组织外围设备和内存进行数据传输；控制外围设备；选择；数组多路；字节多路6.能响应，因为设备A的优先级比设备B高。若要设备B总能立即得到服务，可将设备B从第二级取出来，单独放在第三级上，使第三级的优先级最高，即令IM3=0。7.依次处理设备A，设备D，设备G的时间为：T1=t1+t2+t3+t4+tAT2=t1+t2+t3+t4+tDT3=t1+t2+t3+t4+tG总时间为T=T1+T2+T3=3*(t1+t2+t3+t4)+tA+tD+tG8.(1)中断处理程序L0级中断处理级屏蔽位L1级L2级L3级L4级L0中断处理程序L1中断处理程序L2中断处理程序L3中断处理程序L4中断处理程序0111100111000110000100000(2)主程序L1L2L3L4L59.要将通用寄存器内容保存到主存中去。只需保存中断处理程序用到的那2个寄存器内容。10.设计思想：二维中断判优结构如主教材图8.9（b）所示。其中，主优先级独立请求方式的判优电路在主教材图8.10的基础上进行改进：将PSW中的5～7三位经译码器输出IR4～IR7共四个请求信号，参与排队器排队。11.(1)IM2IM1IM0=011(2)IM2IM1IM0=00134计算机组成原理第五版习题答案(3)若要设备B总能立即得到服务，可将设备B从第二级取出来，单独放在第三级上，使第三级的优先级最高，即令IM3=0。12.D13.中断、蔽中断、中断、异常、异常、执行软件中断指令14.B、A、C、D、E15.B、A、16.(1)通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。(2)DMA方式：数据传送速度很高，传送速率仅受到内存访问时间的限制。需要更多硬件，，适用于内存和高速外设之间大批数据交换的场合。(3)中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间开销，但硬件结构稍复杂一些。17.光盘软盘打印机20us90us180usDMA控制器18.主端口是1394树形配置结构的根节点。一个主端口最多可连接63台设备每个设备称为一个节点，它们构成亲子关系。其中右侧按菊花链式配置，左侧按亲子关系连接。CPU系统总线主端口图像，立体声接口硬盘CD-ROM数字相机扫描仪打印机35