首页 VHDL与数字集成电路设计VHDL2-3

VHDL与数字集成电路设计VHDL2-3

举报
开通vip

VHDL与数字集成电路设计VHDL2-32.1数字系统的基本运算单元2.2开关电路与CMOS结构2.3静态分析:最大集成设计2.4动态分析:延迟时间及缓冲处理第二章数字集成电路的基本单元VHDL与数字集成电路设计MOS器件的静态分析栅极电压吸引载流子形成导电沟道;沟道导电能力与栅极电压有关。2.3静态分析:最大集成设计2.3静态分析:最大集成设计PolysiliconInOutGNDPMOS2lMetal1NMOSContactsNWell2.3静态分析:最大集成设计ConnectinMetalSharepowerandgroundAbutcellsCM...

VHDL与数字集成电路设计VHDL2-3
2.1数字系统的基本运算单元2.2开关电路与CMOS结构2.3静态 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 :最大集成设计2.4动态分析:延迟时间及缓冲处理第二章数字集成电路的基本单元VHDL与数字集成电路设计MOS器件的静态分析栅极电压吸引载流子形成导电沟道;沟道导电能力与栅极电压有关。2.3静态分析:最大集成设计2.3静态分析:最大集成设计PolysiliconInOutGNDPMOS2lMetal1NMOSContactsNWell2.3静态分析:最大集成设计ConnectinMetalSharepowerandgroundAbutcellsCMOS器件的静态分析2.3静态分析:最大集成设计逻辑电平容限:以放大区为隔离CMOS器件电压转移特性2.3静态分析:最大集成设计输入与输出的容限差别:噪声容限2.3静态分析:最大集成设计输出电流与驱动能力2.3静态分析:最大集成设计器件面积扩大,则驱动能力随之扩大。驱动能力与集成度的关系2.3静态分析:最大集成设计对驱动能力的不同需求:片内CMOS负载:~uA片外模拟器件负载:~mA2.3静态分析:最大集成设计最小反相器设计:1X器件使用2个最小晶体管,逻辑面积2,驱动能力1。2.3静态分析:最大集成设计21最小1X与非门设计当N个晶体管串联时,每个晶体管的面积需要扩大为N倍:2.3静态分析:最大集成设计222NNN采用2输入器件实现比整体设计集成度更大。最小1X与非门设计2.3静态分析:最大集成设计最大集成设计的基本单元INVNAND2NOR22.3静态分析:最大集成设计
本文档为【VHDL与数字集成电路设计VHDL2-3】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑, 图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
下载需要: 免费 已有0 人下载
最新资料
资料动态
专题动态
个人认证用户
潮起潮落
一线信息技术教师,具有丰富教学经验和管理经验,多次被评为地级优秀教师
格式:ppt
大小:849KB
软件:PowerPoint
页数:0
分类:高中语文
上传时间:2020-04-05
浏览量:3