一种1024级灰度大电容负载的LCD驱动芯片设计

一种1024级灰度大电容负载的LCD驱动芯片设计 一种1024级灰度大电容负载的LCD驱动芯 片设计 第26卷第1期 2011年2月 液晶与显 ChineseJournalofLiquidCrystals 示 andDisplays Vo1.26.No.1 Feb.,2011 文章编号:1007—2780(2011)01—0078—05 一 种1024级灰度大电容负载的LCD驱动芯片设计 尹东辉,任彦楠,岳 (清华大学微电子学研究所,北京 超,李福乐,池保勇,陈志良 100084,E-mail:yindh03@mails.tsinghua.edu.on) 摘要:设计了一种基于动态扫描原理的液晶显示(LCD)驱动芯片.该芯片为高压CMOS数模混合集成电 路并支持输出频率可选功能.芯片输入数据频率为13.5MHz,输出1024级256列模拟电压信号直接驱动 LCD,输出电压幅度可达l2V以上.负载为200pF时,最大摆幅上升/下降时间小于5s.芯片采用新加坡 特许半导体(Chartered)0.35m,18V高压工艺设计,并进行了仔细的版图设计以减小匹配误差,仿真结果 显示电路性能完全满足设计指标要求. 关键词:LCD;显示驱动;CM0S;高压数模混合 中图分类号:TN27;TN702.2文献标识码:ADOI:10.3788/YJYXS20112601.0078 DesignofLCDDriverChipwith1024一Level GrayScaleandLargeCapacitorLoad YINDong-hui,RENYan-nan,YUEChao, (InstituteofMicroelectronics,TsinghuaUniversity,Beijing LIFu—le,CHIBao—yong,CHENZhiliang 100084,China,E-mail:yindh03@mails.tsinghua.edu.cn) Abstract:AsingledriverchipbasedondynamicscanningisdevelopedforLiquidCrystalDis — play(LCD).ThechipisahighvoltageCMOSICwithmixedsignalsandoffersoptionalout— putfrequencies.Theinputdatafrequencyofthechipis13.5MHz,andthe256columns' outputvoltagesignalsdirectlydrivetheLCD.Theoutputsignalrangeofeverycolumnis over12V.whichisdividedinto1024levels.Themax-rangerising/fallingtimeoftheout— putsignalcanbelessthan5/,swhenloadcapacitoris200pF.Thechiphasbeenrealizedin Chartered0.35"m18Vhighvoltageprocessandthelayoutisdesignedcarefullytominimize themismatcherror.Postlayoutsimulationre. sultsillustratethatthedesigncanwellaccord withthespecification. Keywords:LCD;displaydriver;CMOS;highvoltagemixed-signal 引言 随着人类进人信息时代,平板显示技术被广 泛应用于人们的日常生活中.近年来,液晶显示 器件(LCD)以体积小,重量轻,电压低,功耗小,无 辐射等优势在平板显示产业中占据了主导 地位?. 无源LCD采用直接驱动法,即驱动电压直接 施加于像素电极上,使显示状态直接对应于所施 加的驱动电压信号.按寻址方式的不同,直接驱 动法可以分为静态驱动和动态驱动两种.静态驱 动适用于总引线数较少的情况,动态驱动则可以 满足较高分辨率显示的需要.目前LCD驱动技 术研究应用已经较为成熟,但在实用性或兼容性 方面仍有不足.文献[23中的驱动电路选用电阻 型数模转换器和开关阵列实现,集成电路实现过 收稿日期:2010—04—12;修订日期:2010—05—11 作者简介:尹东辉(1984--),男,辽宁朝阳人,硕士研究生,研究方向为LCD/OLED显 示驱动电路设计. 第1期尹东辉,等:一种1024级灰度大电容负载的LCD驱动芯片设计79 程中误差与偏差较大.文献[3]中电路使用5V 电压设计,布线复杂,芯片面积较大. 本文所介绍的用于新式装备的LCD驱动芯 片,是一种CMOS高压数模混合驱动电路.芯片 支持输出频率可选功能,输人13.5MHz的10 bit数字信号,输出1024级256列模拟电压信号 直接驱动LCD,最大幅度为12V,输出最大摆幅 上升/下降时间小于5s.芯片采用0.35m, 18V高压工艺,数字部分采用标准单元库综合工 具和自动布局布线工具实现,模拟部分采用全定 制设计,后仿真结果显示电路性能良好,具有较高 的实用性. 2LCD显示驱动芯片的设计指标 根据新装备系统的要求,确定芯片的主要功 能和性能指标如下: (1)256列输出驱动管脚,每列输出等效负载 电容200pF; (2)最大l2V摆幅,最大上升/下降时间 5s; (3)串行输入10bit显示数据,对应1024级 灰度显示,数据频率为13.5MHz; (4)帧频率为256Hz,2.8kHz,每列输出 占空比为509/6的方波; (5)多片(4片)串联使用,数据串行输入,数 据输入完成后同步转换; (6)片间共享IObit数据总线; (7)每片中包含一个数模转换器(DigitaltO analogconverter,DAC),时分复用. 3LCD显示驱动芯片的实现 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 3.1芯片设计难点 本芯片设计的难点在于: (1)芯片要求每列输出的驱动能力是市场现 有芯片驱动能力的10倍以上; (2)现有的液晶材料不能满足新装备的要求, 所需的液晶材料还在研制过程中,其材料特性有 待以后测试,因此使用的帧频在256Hz,2.8 kHz不能确定,芯片必须在以上频率范围内可以 灵活选取; (3)芯片每一列输出的灰度为l024级,远高 于现有的每一列64级(彩屏26万色为R64级, G64级,B64级); (4)256列输出电路时分复用芯片内的一个 DAC,因此芯片内必须增加256个采样保持 电路. 3.2芯片基本结构 根据以上设计指标要求和需要解决的难点, 可以确定芯片基本结构如图1所示.整个芯片主 要分为5个部分:数字控制电路,带隙基准源,数 模转换器(DAC),采样保持电路和AB类输出驱 动级. LCD显示驱动芯片是一种数模混合的 CMOS电路,采用0.35/zm,18V高压工艺设计. 芯片需要提供3组电源:低压3.3V,高压12V和 高压15V. 图1整体电路结构框图 Fig.1Thewholecircuitstructure 芯片可以分为3个工作状态:写数据,等待, 读数据并转换,由RW—STATE和WR—EN两个 输入信号控制并与读时钟信号同步,其真值表如 表1所示. 表1芯片状态真值表 TablelTruevaluesofchipstates wR_STATE/WREN对应状态 1O 11 OX 等待状态 数据写入状态 数据读出转换状态 3.2.1数字控制电路 LCD显示驱动芯片的数字控制电路采用 0.35m标准数字工艺单元库,自动综合和布局 液晶与显示第26卷 布线工具设计,包括256×10bit移位寄存器,时 钟产生和控制逻辑3个子模块.实际应用中,4 片驱动芯片共享一组10bit数据总线,每1024 组10bit数据为一帧,在每片写使能信号(RW— STATE,WR_EN)的控制下,将1024组数据分 别写入4片驱动芯片的移位寄存器.移位寄存器 采用串入串出的读写模式,写入频率为13.5 MHz,读出频率为1MHz.每读出一组10bit数 据,片内DAC进行转换并送入一列采样保持电 路,直至一帧数据全部转换完毕.由于液晶材料 的不确定性,驱动芯片提供了帧频率可选择功能, 由3位输入信号控制输出帧频在2800,2500, 2000,1500,1000,750,512,256Hz这8个频率 点切换. 3.2.2DAC DAC是本文中LCD显示驱动芯片的核心模 块,设计中选用电流舵型(CurrentSteering)DAC 作为数据转换单元,输出两路差分电流利用电阻 直接转换成电压,时分复用将数据转换成模拟信 号,转换过的信号分别送给256列采样保持电路. 电流舵型DAC要达到10bit的转换精度,内部高 位需要使用温度计码(Thermometercode). DAC的单位基准电流采用lA,最大摆幅约为 1mA.电流镜镜像单元部分使用15V电压,译码 电路部分和控制电压产生部分使用12V电压,以 减小开关控制信号摆幅过大造成转换时间过长所 引起的非线性误差. 电流舵型DAC的动态性能主要受到以下3 个方面因素的限制: (1)全部开关管控制信号的非理想同步性; (2)电流源管的漏极电压波动; (3)控制信号的开关摆幅通过开关管栅漏电 容耦合到输出端对输出信号产生的影响. 考虑到以上非理想效应,译码逻辑得到的数 字信号与电流源单元开关管之间需要锁存器 (1atch)控制信号处理. 3.2.3采样保持电路 采样保持电路是本次设计驱动芯片的主体. 芯片内包含256个重复的子单元,以实现对一帧 (256组)数据转换的电压采样保持,其单元子电 路的结构如图2所示.在ph复位相位,采样保 持电路将上一个帧周期中电容ci两个极板上的 电荷释放,运放接成单位负反馈的形式.在phz 采样相位,采样保持电路将DAC转换的结果,即 显示数据对应的模拟电压信号,采样至电容C.. 在ph.电荷转移相位,采样保持电路将ph.相位 采样至C上的电荷转移至电容Ci.phz[i]与ph2 [i+1]之间存在一个读时钟周期的相位差.采样 保持电路中的运放采用两级miller补偿型全差分 折叠cascode结构. D 图2采样保持电路单元结构 Fig.2Sampleandholdunitstructure 3.2.4带隙基准源 带隙基准源的作用是为DAC,运放提供一个 不受电源电压,温度变化等因素影响的稳定的参 考电压.本次设计采用文献[7]中的经典结构 实现. 3.2.5AB类输出驱动级 LCD驱动电路输出直接驱动液晶面板,每路 输出的等效负载电容为200pF,要求最大摆幅上 升/下降时问为5s;同时为了保证转换精度,运 放的增益需要在80dB以上,需要采用AB类输 出级来提供瞬时大电流和轨到轨(Rail-to-Rail)输 出以保证输出摆幅满足12V要求.运放接成单 位增益负反馈的形式,由二选一的选通开关选择 输出采样保持电路的差分两路输出. 4ID显示驱动芯片的版图设计L8] LCD驱动电路是一种数模混合高压集成电 路,在版图设计时需要仔细设计,以保证电路的性 能和实用性. DAC版图实现的过程中需要着重考虑电流 镜管的匹配,电流镜管的匹配误差主要是单方向 上的梯度误差和二次平面上的梯度误差积累,需 要在版图之前通过建立数学模型使用MATLAB 仿真,从而得到一种优化的电流镜管排布方式,减 小误差以满足设计精度.本设计中采用的中心对 称的排布方式,将每个电流镜管分为4个部分,分 第1期尹东辉,等:一种1024级灰度大电容负载的LCD驱动芯片设计81 布在以对称点为原点的4个象限中.Matlab仿 真结果显示,在相邻电流源单元有0.1的梯度 误差的情况下,仍可保证INL(IntegratedNon- Linearity)<0.1VLsB(LeastSignificantBit). 由于显示驱动芯片的输出直接连接至显示屏 的极板,因此所有输出管脚必须在芯片的同侧. 对于多路输出的芯片版图,一般将输出PAD对 应的一列电路子单元设计在一起.所设计的 LCD显示驱动芯片有256列输出,若并行排列, Chartered0.35m工艺单个PAD的宽度是9O m,芯片宽度要超过2OmlTl,这对于设计,封装测 试都是不可接受的.因此,我们采取修改PAD 压焊块尺寸,交错排列的方式来缩短芯片宽度. 这样改动之后,PAD的宽度可以降到约40m, 芯片长度可以控制在12mm以内. 在芯片整体布局过程中,需要考虑与关注的 几个问题如下: (1)由于本次设计的LCD驱动芯片中既包含 数字电路和模拟电路,还包含数字信号和模拟信 号,布局布线时需要考虑各模块间和线间的串扰 (主要考虑数字部分通过衬底对模拟信号的影 响).实际设计中,将所有的数字电路模块用双电 源环(Guard—ring)包围起来,并将数字和模拟部 分的电源地线分开. (2)因整体芯片面积较大(11.5mm×5.8 mm),需要考虑较长信号线尤其是电源地线的压 降(I-Rdrop).版图中,在二维方向上插入多组 电源地PAD构成电源网格,较长信号走线尽可 能加宽并开槽以减小边缘效应. (3)因要考虑尽量减小寄生电容,可以适当增 加敏感信号线同层金属布线间距,减小上下层金 属重叠面积,对部分非关键信号的测试点可以用 DigitallogicDAC&Bandgap 图3整体芯片版图 Fig.3Wholechiplayout 裸压焊块引出,必要时使用探针测试,无需增加 l/OPAD. 最终的整体芯片版图如图3所示. 5仿真结果 首先对芯片的各部分分别仿真.结果表明, 数字部分可以正确实现其逻辑功能;DAC的无杂 散动态范围(SFDR)为72dB;带隙基准源温度在 0~125?变化时,输出参考电压变化不超过1.8 mV;电源电压在2.5,3.8V变化时,输出参考 电压变化不超过0.15mV;输出AB类驱动级静 态电流为200A,与采样保持电路联合仿真误差 小于0.IVLsB. 将每列输出加上200pF的大电容负载,芯片 的整体仿真结果如图4所示. Transientres . ponse 纂臻-rS黜H..OUT<I>:-2/SH{_OVr<2‰>囊/SHO}U薹墨鞠 , 』 ,J -? \f| t/ms 图4整体仿真结果 Fig.4Simulationresult 输入为0X3FF~OX300递减的数据,输出频 率选择1kHz,芯片输出相对于7.5V是256组 对称的,不同幅度的电压信号,其电压幅度与输人 数据一一对应(LSB一12mV,以前16组和后16 图5仿真结果放大图 Fig.5Zoominpartofsimulationresult "加752 r 82液晶与显示第26卷 组输出数据为例).从图4的波形可以看出,最大 输出摆幅为12.4V,输出波形是占空比为50的 方波.将图4局部波形放大如图5所示,可以看出 最大摆幅上升时间为4.36s,符合设计指标要求. 6结论 介绍了一种高灰度级别,大电容负载的LCD 参考文献: 显示驱动芯片的电路与版图设计方案.芯片采用 Chartered0.35Fm工艺设计,主要包含数字控制 电路,带隙基准源,DAC,采样保持电路和AB类 输出驱动级5个部分.完成了LCD驱动电路的 全部电路设计,版图设计和后仿真等工作.后仿 真结果表明,本文的设计实现了预期的功能和指 标要求.现在芯片已送出加工. [1]HongSI,HanJW,KimDH,eta1.Adouble-loopcontrolLEDbacklightdriverICformediu m-sizedLCDs[J], 118. ISSCCDig.Tech.Papers,2010,6(2):116— [2]WooJK,JeongDK,KimSH.High-speed10一 bitLCDcolumndriverwithasplitDACandaclass-ABoutputbuffer[J]. JEEETransactionsonConsumerElectronics,2009,55(3):1431,1437. [3]YamaguchiK,HoriY,LeeSW,eta1.A10bcolumndriverwithvariableZcurrent-controlin terpolationformobile active-matrixLCDs[J].ISSCCDig.Tech.Papers,2009,15(2):138—13,9. [4]林志成,邵庆益,陈阿青.用于TFT-LCD驱动电路的输出缓冲放大器t-j].液晶与 显示,2004,24(3)}409—412. [5]LangenK,Hu~singJH.Compactlow-voltagepower-efficientoperationalamplifiercells forVLSI[J].IEEEJ. Solid-StateCircits,1998,33:1482—1496. [6]应根裕,胡文波,邱勇,等.平板显示技术[M].北京:人民邮电出版社,2002:187-212. [7]RazaviB.DesignofanalogCMOSintegratedcircuits[M].Beijing;TsinghuaUniversityP ress,2oO3;377—390, [8]RazaviBPrinciplesofdataconversionsystemdesign[M].NewYorks:IEEEPress,1995:7 -94. [9]DorisK,vanRoermundA,LeenaertsDWide-bandwidthHighDynamicRangeD/AConv erters[M].Berlin: Springer,2006:45-88. ,,l,,,'',,,,'''?,'''',l','',,,,,,'',,,)'''''',,ll''l,,,,',''l,,,',,''',,l,,''??' SI词头 词头名称词头名称 J,:董,厶m土4-4"旦,,::上厶'口土4-4"口J ,J\_示个J7,』—口系1丁了 英文中文英文中文 10yotta尧[它]Y10deci分d 10zetta泽[它]z10一.eenti厘c 10exa艾Iv萨]E10milli毫m '10peta拍[它]P10micro微 10tera太[拉]T10nano纳[诺]n 10.giga吉[咖]G10—1pico皮[可]P 10mega兆M10—15femto飞[母托]f 10akilo千k10—18atto阿[托]a 10zhecto百h10—21zepto仄[普托]z 101deca十da10—24yocto幺[科托]Y