用于10位100MS／s流水线A／D转换器的采样保持电路

用于10位100MS／s流水线A／D转换器的采样保持电路 用于10位100MS,s流水线A,D转换器 的采样保持电路 第37卷第1期 2007年2月 微电子学 Mlcroelectronics Vo1.37.?1 Feb.2007 用于10位100MS/s流水线A/D转换器 的采样保持电路 陈美娜,戴庆元,朱红卫,姜申飞 (上海交通大学微纳科学技术研究院,上海200030) 摘要:设计了一个用于10位100MHz采样频率的流水线A/D转换器的采样保持电路.选取 了电容翻转结构;设计了全差分套筒式增益自举放大器,可以在不到5ns内稳定在最终值的 0.01内;改进了栅压自举开关,减少了与输入信号相关的非线性失真,提高了线性度.采用 TSMC0.25mCMOS工艺,2.5V电源电压,对电路进行了仿真和性能验证,并给出仿真结果. 所设计的采样保持电路满足100MHz采样频率10位A/D转换器的性能要求. 关键词:采样保持电路;增益自举放大器;栅压自举开关;流水线ADC 中图分类号:TN432文献标识码:A文章编号:1004—3365(2007)01—0089—04 ASample/HoldCircuitfor10一Bit100MS/sPipelinedA/DConverters CHENMei—na,DAIQing-yuan,ZHUHong-wei,JIANGShen-fei (ResearchInstituteofMicro/NanoScienceandTechnology.ShanghaiJiaotongUniversity,S hanghai200030,P.R.China) Abstract:Asample-and-hold(s/H)circuitfor10-bit100MS/spipelinedA/Dconvertersispresented.Thes/ Hcircuitisbasedonthecapacitorflip-aroundarchitecturewithgain-boostedtelescopiccascodeamplifier,whichcan settleinlessthan5nsat0.01ofthefinalvalue.AmodifiedbootstrappedswitchreducingnOnlinearityrelatedtO inputsignalwasdesigned.ThecircuitissimulatedandanalyzedbasedonTSMC'S0.25umCMOSprocess.Simula— tionresultsshowthattheS/Hcircuithasagoodperformancethatmeetstherequirementof10-bitA/Dconverter with100MHzsamplingfrequency. Keywords:Sample/holdcircuit;Gain-boosteramplifier;Bootstrappedswitch;PipelinedA/Dconverter EEACC:1265H 1引言 近年来,随着通信和多媒体市场的快速增长,数 字信号处理技术得到了迅猛发展,并广泛应用于各 个领域,从而对A/D转换器的性能要求也越来越 高.流水线A/D转换器能够提供优异的动态特性, 可以对输入信号高速高精度采样,且功耗低,面积 小,可以很好地满足现代数字无线系统,通信,高精 度成像系统,高速数据采集系统等对高速,高精度 A/D转换器的需求,应用前景十分广阔. 位于流水线A/D转换器前端的采样保持电路 是整个系统的关键模块电路之一.采样保持电路后 续各级数据转换的精度不可能超过它的转换精度. 收稿日期:2006-06-28;定稿日期:2006—09-06 换言之,最前端的采样保持电路是整个系统转换精 度的瓶颈. 2采样保持电路的结构 图1是两种被广泛采用的CMOS采样保持电 路结构.这两种结构都采用了底极板采样技术,全 差分结构,都需要两相非交叠时钟. 底极板采样技术降低了电荷注入,时钟馈通效 应及各次谐波.全差分结构减小了采样失调误差, 抑制了衬底噪声,并降低了共模增益和二次谐波. 比较这两种结构,电荷转移型(chargetransfer) 在传输过程中只有差分电荷转移到反馈电容Cr 上,共模电荷一直保存在输入采样电容C上,因此, 陈美娜等:用于10位100MS/s流水线A/D转换器的采样保持电路 其输入共模电平范围很大.电容翻转型(capacitor flip—around)的输入信号共模范围受运算放大器影 响相对较小,且具有较大的反馈系数和较少的电容, 因此具有实现面积小,噪声低,功耗低,保持相稳定 时间短等优点,更适合应用于高速流水线A/D转换 器.本文设计的采样保持电路选用电容翻转结构. V| ? , . , (a)电荷转移型 (a)chargetransfer )P (b)电容翻转型 (b)capacitorflip-around 图1采样保持电路的两种结构 Fig.1TwotypesofS/Harchitectures 3跨导运算放大器的设计 oP ) 跨导运算放大器(0TA)是采样保持结构的核 心,它决定了采样保持电路的速度和精度.应用于 高速高精度流水线A/D转换器的采样保持电路,其 OTA要求具有高增益,大带宽,快速稳定等性能. 但这些要求是互相矛盾的,比如,高增益要求使用多 级放大器,小的偏置电流,长沟道器件;而大带宽则 要求使用单级放大器,大的偏置电流,短沟道器件. 所以,OTA也是采样保持电路设计的难点. 电容翻转式结构里保持相时的输出电压为 一—一?E1一?(+1)] H')./-iV (1) 是放大器的输人电容值,是采样结束时存 储在采样电容上的电压,为放大器的开环增益. 由(1)式可得电路的增益误差约为一(C/+ 1)/Av,因此,不能为了增加Av而选择过大宽长比 的输入器件,导致过大的输入电容.输入管的理想 尺寸应该产生最小的增益误差. 为了满足采样保持电路的性能,综合各方面的 考虑,在2.5V电源电压下,选用2pF的采样电容, OTA的开环直流增益至少85dB,单位增益带宽至 少600MHz,尽可能大的电压摆幅;为了在低电压 下获得高增益大带宽,采用增益自举技术,设计了套 筒式共源共栅运算放大器,辅助放大器使用折叠式 共源共栅放大器,电路如图2所示. 图2增益自举放大器 Fig.2Gain-boostedtelescopicamplifier 放大器的增益为 lAvl~"gml{[A1(+踟.)]// EA2(g+g神5)恸]} 式中,A,Az分别为辅助放大器的增益.可见, 增益自举技术引入的辅助放大器无疑极大地提高了 主放大器的增益.但是,它也在放大器的传输函数 中引入了一对零极点偶对(pole-zerodoublet).尽 管它对放大器的频率响应没有影响,但却影响了放 大器的时域响应.阶跃大信号输入时,该零极点偶 对对放大器的输出稳定在最终值的0.1精度内所 需的时间影响不大,但对0.O1精度所需稳定时间 第1期陈美娜等:用于1O位100MS/s流水线A/D转换器的采样保持电路91 的影响就严重得多.如果希望放大器在半个时钟周 期内稳定在0.01的精度,就要精心设计辅助放大 器的单位增益带宽,偏置电流,相位裕度等.根据文 献[3]的研究,辅助放大器的单位增益带宽至少与主 放大器的带宽相等,稍大则稳定时间会更短一些;此 外,要求它的次主极点尽可能大,即要求其相位裕度 在75.以上. 全差分结构的放大器都需要共模反馈来稳定共 模电平.本设计使用开关电容电路中常用的开关电 容共模反馈结构. 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 1OTA仿真性能 Table1SimulatedperformanceoftheOTA 图3放大器的频率特性 Fig.3SimulatedfrequencyresponsesoftheOTA 图4放大器的阶跃响应 Fig.4Timeresponsetoaunitystep 表1为OTA在TSMC0.25mCMOS工艺下 的仿真值(CL----2pF).从表1可以看出,OTA的性 能满足要求,且在不同的工艺角都能满足. 图3是在TT(27.)条件oTA的开环频率响 应;图4是在TT(27.)差分输入1V阶跃信号, OTA接成单位增益放大器时阶跃响应的仿真结果. 由图4可知,输出能在5ns内稳定在最终值1V 上,满足工作频率100MHz的要求. 4改进型的栅压自举开关 在采样保持电路中,开关是必不可少的元件. 为了减少主要来自于开关的导通电阻,寄生电容和 沟道注入电荷与输入信号的相关性引起的非线性失 真,引入栅压自举开关.设计的采样保持电路采用 了栅压自举开关,并做出了一些改进,如图5所示. 图5栅压自举开关 Fig.5Bootstrappedswitch 自举开关工作原理:clk为低电平时,M8,M9导 通,从而使采样开关M截止,同时,M和M2导通, 对电容C1充电至电源电平;clk为高电平时,M8和 M9截止,M和M2截止,M3和M1导通,此时C1 两端的电压约为电源电压值,加在采样开关的栅源 端,且不随输入信号发生变化,因此,大大改进了开 关的线性度;同时,由于V岱增大,开关导通电阻明 显减小,增大了输入信号带宽. 本文结构所作的改进:把M7管改成栅接低电 平时钟的PMOS管,此时clk信号升至高电平的时 间先于M1的栅端电平的上升,故该PMOS管较快 导通,从而使M3导通更快,使上升时间加快.增加 PMOS管M1o,当clk为高时,M,M截止,Mo导 通,使M的栅源电压和漏源电压,M9的漏源电压 均不超过,增强了电路的可靠性;Ml10的导通使 M的栅源电压减少,使M更快截止,使下降时间 减小.增加了带bulkswitching的PMOS管,减小 了导通电阻,减少了非线性.仿真结果表明,该开关 92陈美娜等:用于1O位100MS/s流水线A/D转换器的采样保持电路 在最坏情况下完全上升时间小于450ps,下降时间 约为400ps. 5仿真结果 本文的采样保持电路采用TSMC0.25Fm CMOS 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 工艺(2P5M硅化物自对准2.5V)设 计.使用Spectre进行仿真验证,电路在0,125? 内,在各种corner下均能正常工作.电路在100 MHz采样频率工作时功耗18mw. 图6是在TTcorner(27?)条件下采样保持的 瞬态响应.输入V一2V,10MHz的正弦波,输出 在保持相时能够在5ns内快速稳定在采样值,满足 100MHz采样频率的速度要求;且保持值和输入信 号的采样值的误差?一?0.1mV=0.1×10-3?1/ 11 2,即采样保持的误差小于告,可满足12位厶厶 的精度要求. 图6采样保持的瞬态响应 Fig.6Simulatedtransientwaveformofsampleandhold 图7是在采样频率为100MHz情况下,对输入 信号分别为6.1279MHz和48.1689MHz的满幅 度正弦信号(一2V)所得的输出信号进行快速 傅里叶变换的频谱图. (a)一100MHz,f-一6.1279MHz,一2V,N=4096 (b)一100MHz,^=48.1689MHz,一2V,,一4096 图7采样保持输出信号的FFT 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 Fig.7FFTanalysisofoutputsignalsoftheS/Hcircuit 无杂散动态范围(SFDR)等参数是衡量A/D转 换器动态性能的重要指标.由图7可知,输入信号 ^一6.1279MHz时,SFDR一77dB,SNDR=72.4 dB,ENOB=11.8bit;.=48.1689MHz(约为奈奎 斯特采样频率)时,SFDR一75.1dB,SNDR一71 dB,ENOB=11.5bit 6'结论 本文设计了一个高性能采样保持电路,可作为 10位100MHz采样频率的流水线A/D转换器的 前端模块.使用增益提高技术,设计了高增益快速 稳定的OTA;改进栅压自举开关,以减少非线性失 真;选取电容翻转结构,降低了功耗.在100MHz 采样频率下,以奈奎斯特采样频率满幅(V一2V) 信号输入,其SFDR一75.1dB,SNDR一71dB, ENOB一11.5bit 参考文献: [1]AboAM,GrayPRA1.5-V,10一bit,14.3-MS/s CMOSpipelineanalog-to-digitalconverter[J].IEEEJ SolStaCirc,1999,34(5):599—606. [2]ChiuY,GrayPRA14一b12一MS/sCMOSpipeline ADCwithover100-dBSFDR[J].IEEEJSo1Sta (;ire,2004,39(12):2139—2151. [3]AhmadiMMAnewmodelingandoptimizationof gain-boostedcascodeamplifierforhigh-speedandl0,^ voltageapplications[J].IEEEJSo1StaCirc,2006, 53(3):169-173. [4]SteensgaardJ.Bootstrappedlow-voltageanalogswit— ches[A].ProcIntSympCircandSyst[c].Orlando, Florida,USA.1999.II-29-II-32. (下转第100页) 100施亮等:一种阵列布局优化的256kbSRAM2007正 从表1中可以看到,采用分级位线结构的位线 电容为356fF,明显小于二维结构的位线负载电容 (1708fF).在普通分块结构中,读操作电压摆幅 虽然也是0.25V;但是,在写操作时,位线电压摆幅 达到2.5V,而分级位线结构的SRAM在写操作时 需要的电压摆幅仅为0.25V.分级位线结构的位 线电容和消耗的功耗分别是二维结构的21.6和 21.3.显然,分级位线结构减少了SRAM的位线 电容和读写功耗. 表2为采用不同结构的SRAM中的功耗分布 情况.从表中可看出,分级位线结构的SRAM在写 , 表2两种结构SRAM的功耗分布比较 Table2Comparisonofpowerdistributionsoftwodifferent s】 读操作写操作功耗/mW\ 普通分分级位普通分分级位 块结构线结构块结构线结构 位线0.960.708.541.22 数据总线1.861.861.861.86 字线0.861.210.861.28 预译码2.6O2.602.602.60 控制单元l_851.851.831.83 其他部分4.674.484.546.46 总功耗12.8O12.7O20.2315.25 表3采用分级位线结构的SRAM芯片特性参数 Table3FeatureparametersoftheHB-SRAMchip 特性参数 工艺 电压 芯片面积 最高时钟频率 功耗(100MHz) 0.25umCMOS 2.5V 6.24ITI1TI2 220MHz 12.70roW(读)/15.25roW(写) 操作时的位线功耗比普通结构的位线功耗要少很 多,从而有效地减少了写操作的功耗.表3为采用 分级位线结构的SRAM芯片的特性参数. 6结束语 从采用优化的SRAM的阵列结构出发,利用分 级位线和局部灵敏放大器,降低了位线上的负载电 容和写操作所需的电压摆动幅度,从而有效地降低 了SRAM的动态功耗.在频率100MHz,电压2.5 V的条件下,采用分级位线结构的SRAM的位线电 容仅为370fF,读写功耗为37.95mw.可见,采用 分级位线结构,可以使电路的位线电容和读写功耗 均得到优化,达到了预期的效果. 参考文献: EliMontanaroJ,WitekRT,AnneK,eta1.A160- MHZ,32一b,0.5-WCMOSRISCmicroprocessorlJ1. IEEEJSolStaCirc,1996,31(11):1703—1714. E2]YangB-D.KimL_&Alow-powerSRAMusinghier- archicalbitlineandlocalsenseamplifiersEJ].IEEEJ SolStaCire,2005,40(6):1366-1376. [33KandaK,SadaakiH,SakuraiT.90writepower- savingSRAMusingsense-amplifyingmemorycellEJ]. IEEEJSolStaCirc,2004,31(6):927—933. [4]赵保经.中国集成电路大全:存储器集成电路[M]. 北京:国防工业出版社,1995.110-205. [5]毕查德?拉扎维.模拟cMOs集成电路设计[M].西 安:西安交通大学出版社,2003.116-219. 作者简介:施亮(198O一).男(汉族),江 苏淮安市人,硕士研究生,主要从事深亚微 米大规模集成电路设计. _}_}_}_}_}坐坐j?}坐I (上接第92页) [5]ChouiaY,E卜sankaryK,SalehA,eta1.14b,50 MS/sCMOSfront—endsampleandholdmodulededica— tedtOapipelinedADC[J].IEEECircandSyst, 2004,1(3):353-356. [6]PanH,SegamiM,ChoiM,eta1.A3.3-V12-b50- MS/sA/Dconverterin0.6-umCMoSwithover80一 dBSFDR[J].IEEEJSolStaCirc,2000,35(12): 作者简介:陈美娜(1981一).女(汉族),广 东阳春人,硕士研究生,2004年于浙江大 学光电系获学士学位,主要研究方向为高 性能流水线A/D转换器.