童a叶技2010年第23卷第2期
ElectronicSci.&Teck/Feb.15.2010
差分放大器驱动ADC的应用
李春燕
(浙江传媒学院电子信息学院,浙江杭州310018)
摘要高速高精度ADC的应用需要其驱动器具备良好的性能,文中阐述了以差分放大器作为ADC驱动器的优
势,介绍了一种双通道差分放大器驱动ADC的应用,并对该差分放大器的性能进行了分析。实验结果表明,此差分放大
器具有高带宽、低功耗、低失真的特点,可驱动16位ADC。文末指出了差分放大器驱动ADC电路中需注意的问题。
关键词差分放大器;ADC;IP3;带宽
中图分类号TN722文献标识码A 文章编号1007-7820(2010)02—056—03
ApplicationofDifferentialAmplifiersforADCDriving
LiChunyan
(CollegeofElectronicandInformation,ZhejiangInstituteofCommunicationandMedia,Hangzhou310018,China)
Abstract-11leapplicationofhighspeedandprecisionAnalog—to—DistalConverterrequiresADCdriverofSU—
perbperformance.Thispaperexpoundstheadvantageofthedifferentialamplifier0,8ADCdriver.Anapplicationof
adifferentialamplifier诵tIldual—channelforADCdrivingispresented.andtheperformanceofthedifferentialampli-
tierisanalyzed.Experimentalresultsshowthatthedifferentialamplifierhasthefeaturesofhi【shbandwidth,low
powerconsumption,lowdistortion,andcapabilityofdriving16bitADC.Someissuesthatneedtobepaidattention
tointhecircuitarcpointedout.
Keywordsamplifier;ADC;IP3;bandwidth
ADC广泛应用于数据采集系统、自动测试设备
(ATE)、医疗仪器、监控设备、实验室仪器以及由
可编程逻辑控制器(PLC)等领域中,作为联系模拟
和数字系统之间重要桥梁的ADC,通常要以数百
MHz的频率和高达16位的分辨率来进行取样工作。
因此,如何选择与其相匹配的驱动器来充分发挥其
功能,显得尤为重要。高带宽、高无杂散动态范
围、低噪声和低失真度已成为挑选ADC驱动器的重
要指标‘1,21。
放大器和变压器都可以驱动ADC。变压器是无
源器件,不会引入噪声,且具有电流隔离能力,但其
频率响应变化不定,不适合有明确平整度要求的设
计。在这方面,放大器提供的增益大,在通频带上能
提供更平坦的频率响应,不会产生纹波,并且放大器
的驱动能力强于变压器旧J。鉴于这两个主要原因以及
差分放大器所具有的共模反馈和可减少偶数阶信号失
真的优点,用放大器驱动ADC比用变压器驱动ADC
更有优势,虽然在抗噪能力上不及变压器,但随着工
收稿日期:2009.09.09
作者简介:李春燕(1983一),女,大专。研究方向:电子信
息系统集成。
56
艺的进步,噪声所带来的负面影响正在不断减弱。
目前,用于驱动ADC的放大器很多,RF放大器
一般采用单端的输Ⅳ输出方式,消耗较大功率,且
需要5一12V的电源。文中将介绍一种适用于高速
ADC的差分放大器,其工作电压比一般器件低,仅
为3V,且具有低噪声和高线性度的特点。
1 差分放大器驱动ADC的原理
通用模拟前端信号路径由信号源、低噪声放大器
(LNA)、驱动器、通道滤波器、采样时钟、时钟驱动
器和ADC组成‘3|,如图1所示。
图1通用模拟前端
由于科技的发展,电子芯片的集成度越来越高,
ADC驱动芯片将低噪放大器、驱动器和低通(或带
通)滤波器集于一身,有效地降低了成本。
电路工作时,实际的输入信号其电压幅度以及输
万方数据
李春燕:差分放大器驱动ADC的应用
人阻抗可能并非理想,放大器除了提供需要的输出驱
动来为ADC采样保持网络充电外,还能对信号进行
调节,如将输人信号电平调至ADC的输入范围和实
现增益等。并且对于整个前端电路而言,第一级放大
器的性能对噪声的影响较大,因此一般采用输出阻抗
非常低的缓冲放大器来驱动ADC输入。另外,ADC
中的开关电容或采样保持电路会产生电流尖锋,差分
放大器能为精确采样提供低阻抗源,同时其输出级还
能消除电流尖锋Ho。
通常采样的方式有两种:一种是基带奈奎斯特采
样;一种是带通、窄带子采样或中频(IF)采样。如
果不满足采样条件,将会导致频率混叠。抗混叠滤波
器不仅可以消除这一现象,还有助于降低ADC驱动
器的噪声带宽,并对ADC采样保持电路产生的充电
瞬变进行缓冲。
差分放大器驱动ADC电路中,ADC可单端输入
也可差分输入,差分输入ADC搭载互补输入,不受
注入的普通模式故障(如跟踪和保持切换过程中注入
的噪声)影响,且任何偶阶失真(如输入电阻不匹配)
所造成的二次谐波(HD2)也会被削减。
2 差分放大器驱动ADC的应用
2.1 差分放大器驱动ADC的应用电路
图2是采用LTC6420驱动ADC(LTC2208)的一个
应用实例,LTC6420—20具有双通道结构,其内部是
两个以差分放大器为核心的反馈网络,此集成网络除
了能明显缩小空间外,还能减少放大器直接输入端上
的求和节点受电路板布局变化的影响。图2电路中只
需用到LTC6420—20中的一个通道。差分输入信号
通过DC隔离电容加在其+IN和一IN输入端。
LTC6420—20内部输入阻抗为200Q,其输出端通过
10Q串联电阻直接连接到ADC的输入端。
o 130Ms·8“16bADC
图2 LTC6420—20驱动ADC(LTC2208)
LTC6420—20内部共模反馈环路确保输出的摆动
以比。引脚上的电压值为中心。图2所示电路共模电
压k。为1.25V,工作时将放大器的共模输出端k。
与ADC的引脚K。相连,可使ADC输入的摆动以
1.25V共模电压为中心。
LTC2208为16位、最高速度为130Ms·s。的
ADC,其无寄生动态范围(SFDR)为100dBe,信噪比
(SNR)为78dB,能够在大干扰信号和阻塞信号存在
时分辨低电平信号,适用于低噪声信号采集应用。
2.2实验性能分析
2.2.1 带宽
高带宽可以为ADC的采样提供较高的频率,且
良好的带宽平整度可以提供平坦的频率响应,有利于
减小增益误差,提高系统的精确度垆1。
对不同频率下LTC6420—20的增益进行测量,
可得关系图,如图3所示,LTC6420—20闭环一3dB
带宽为1.8GHz,此带宽可满足16位高分辨率ADC
的采样需求。
图3 LTC6420—20增益与频率的关系
2.2.2失真性能
偶次谐波失真可通过差分电路结构消除,但奇次
谐波失真不易消除。在造成失真的众多因素中,3阶
互调失真显得尤其明显‘6|。
LTC6420—20在100MHz输入频率下可实现
万方数据
李春燕:差分放大器驱动ADC的应用
一84dB的3阶互调失真,在250MHz的频率条件下
保持一70dB的失真。低失真性可实现高性能的IF采
样应用。
蛊
1
赢
水
寒
l廿1
盔
n
图4 LTC6420—203阶互调失真与输入频率的关系
2.2.3噪声性能
LTC6420—20总输入噪声密度为2.2nv/√Hz,
在输入频率为150MHz时,噪声系数为6.5dB。当
在一个匹配的200Q系统中进行端接时,噪声系数可
为6.2dB。
2.2.4IP3
在射频或微波多载波通信系统中,3阶交调截取
点IP3(Third—orderInterceptPoint)是一个衡量线性度
或失真的重要指标o”。交调失真对模拟微波通信来
说,会产生邻近信道的串扰;对数字微波通信来说,
会降低系统的频谱利用率,并使误码率恶化,因此容
量越大的系统,要求IP3越高。而IP3越高,表示线
性度越好和失真更少。
图5 LTC6420—203阶交调截取点与频率的关系
在输入频率为100MHz时,LTC6420—20的等效
输出IP3为46dBm,在250MHz时为38dBm,保持
了良好的线性度。
2.2.5功耗
图2所示电路中,LTC6420-20电源电压为3V,
工作电流为80mA,功耗仅为240mW。
3应用电路中需注意的问题
为使差分放大器驱动ADC时达到更好的系统匹
配,应用中应注意以下几点:
(1)设置合适的差分放大器共模输出电压值,使
与其连接的ADC输入信号具有较大的动态范围;
(2)如需ADC驱动器具有灵活的驱动能力,可
使用可变增益差分放大器;
(3)ADC的输出应和放大器的输入做良好的
隔离;
(4)放大器的输入输出路径尽量短且直,避免
900转角;
(5)放大器、滤波器和ADC器件紧靠放置,且
与差分信号输出端串接的电阻应靠近放大器。
4 结束语
用于驱动ADC的差分放大器LTC6420—20,具
有低噪声、低失真以及低功耗特点,其内部采用双通
道结构,每个通道集成了差分放大器、增益设置电阻
和输出共模电路,在与ADC连接时,外部连线少。
结合文中应用实例可以看出,差分放大器在驱动
ADC时,除了能为ADC的采样保持电路充电外,还
能对信号进行调节并能消除电路中的尖峰脉冲。相对
于变压器来说,差分放大器使包含高速ADC的信号
链设计更加灵活,并且随着电子器件性能的不断优
化,噪声等不利因素在逐步消减。因此,用差分放大
器驱动ADC,有利于ADC在通信接收系统和高速测
试系统等领域的应用。
参考文献
[1]龚之春.数字电路[M].成都:电子科技大学出版
社,1999.
[2]李晓延.用差分放大器来驱动高速ADC[J].今日电
子,2007(9):59—60.
[3]郭俊国,田书林,王志刚.大动态范围低失真模拟前端
的设计[J].仪表技术与传感器,2009(3):109一111.
[4]童诗白,华成英.模拟电子技术基础[M].北京:高等
教育出版社,2001.
[5]刘圣奇,吴俊青.数据转换系统中放大器的选择[J].
中国有线电视,2004(19):38—40.
[6]李寿辉,孙玲玲,文进才.一种高线性化的CMOS共源
共栅低噪声放大器[J].杭州电子科技大学学报,2008
(6):37—40.
[7]李东生,周志增.一种线性化低噪声放大器的设计[J】.
微波学报,2009(1):68—70.
万方数据
差分放大器驱动ADC的应用
作者: 李春燕, Li Chunyan
作者单位: 浙江传媒学院,电子信息学院,浙江,杭州,310018
刊名: 电子科技
英文刊名: ELECTRONIC SCIENCE AND TECHNOLOGY
年,卷(期): 2010,23(2)
被引用次数: 0次
参考文献(7条)
1.龚之春 数字电路 1999
2.李晓延 用差分放大器来驱动高速ADC[期刊论文]-今日电子 2007(9)
3.郭俊国.田书林.王志刚 大动态范围低失真模拟前端的设计[期刊论文]-仪表技术与传感器 2009(3)
4.童诗白.华成英 模拟电子技术基础 2001
5.刘圣奇.吴俊青 数据转换系统中放大器的选择[期刊论文]-中国有线电视 2004(19)
6.李寿辉.孙玲玲.文进才 一种高线性化的CMOS共源共栅低噪声放大器[期刊论文]-杭州电子科技大学学报 2008(6)
7.李东生.周志增 一种线性化低噪声放大器的设计[期刊论文]-微波学报 2009(1)
相似文献(10条)
1.期刊论文 李晓延 用差分放大器来驱动高速ADC -今日电子2007,""(9)
当今的世界是一个充斥着海量数据的世界.人们的生活从中获益颇多,但系统设计者面临的压力却日益增大,为模拟数字转换器(ADC)挑选合适的驱动
器就是一个重要课题.
2.学位论文 岂飞涛 A 10-bit 30MSps Pipelined ADC 2004
AD转换器是现代通信系统中的重要电路模块之一.在各种AD转换器中,SAR ADC虽然具有功耗低的优点,但是它的速度很慢,通常用于便携式设备中
;Sigma-Delta ADC可以实现16Bits以上的精度,但是通常应用在音频领域,而且由于抽取滤波器的存在,使得高速高精度Sigma-Delta ADC的面积和功耗也
非常大;Flash ADC的速度虽然很快,但是无法做到高精度(大于8Bits).与其他ADC相比,Pipelined ADC同时具有速度快、精度高、功耗低的优点,因此在视
频领域得到了十分广泛的应用.该文设计并实现了一个10 Bits 30MSPs Pipelined ADC.该ADC使用2.5V单电源供电,采用全差分结构,其量化范围为-
1V~+1V,功耗250mW.测试结果表明,该ADC在20M采样速率下达到了9Bits的精度.
3.期刊论文 李亮.LI Liang 用于ADC的高速高增益全差分运算放大器设计 -苏州市职业大学学报2009,20(3)
针对Sigma-Delta ADC中全差分共模反馈运算放大器的要求,设计了一种高速、高增益、宽输出摆幅的运算放大器.采用HJTC 0.35 m CMOS工艺,使用
Hspice对电路进行了仿真分析.结果表明,在电源电压为3.3 V时,运算放大器低频增益为100 dB、相位裕度为72度、单位增益带宽为68MHZ.
4.期刊论文 轨至轨单端至差分放大器驱动高速16位~18位SAR ADC/为FPGA设计人员提供更高的性能更强的逻辑性
以及更丰富的选项/Maxim:准出兼容于AISG的单芯片收发器 -电子技术应用2010,36(2)
5.学位论文 杨宏 ∑-ΔADC的设计与研究 2003
该文旨在探索性的对∑-ΔADC的工作原理与设计方法加以研究,力求在结构功能和电路设计方面作出较为充分的探讨,能够对相关的研究和设计在技
术细节上提供参考.首先从基本的ADC转化原理与传统ADC原理的对比入手,由浅入深的介绍∑-ΔADC的工作原理、结构组成和优势所在.在ADC的结构级,分
别讨论了∑-Δ调制器和数字抽取滤波器的工作原理和结构设计,分析了多种调制器结构和用于∑-ΔADC的数字滤波器设计.在模拟电路级,讨论了模拟电
路引入的噪声成分,并结合一个2阶∑-Δ调制器的设计,详细分析此类ADC中各个模拟电路模块的设计方法,并给出了相关的仿真结果.实际设计的2阶调制
器选择了上华0.6μm DPDM n-Well CMOS工艺和Spice Model进行仿真和版图设计,完成了全部电路设计、仿真和版图绘制,并已流片.
6.期刊论文 ADI新款差分放大器在医学成像无线通信和仪器仪表应用中驱动高速ADC -电子技术应用2009,35(5)
7.期刊论文 ADI用超低失真差分放大器驱动高速高性能ADC -电子与电脑2006,""(1)
8.学位论文 吴珂 低功耗ADC的设计研究 2007
随着半导体工艺技术的发展,数字系统因其高可靠性、高集成度及低代价等优点,越来越普遍地应用于信号/信息处理系统。模-数转换器(ADC)作
为数字信号与模拟信号的接口,在信号处理系统中具有不可代替的作用。随着SoC技术迅速发展,嵌入式ADC 成为最重要的IP核之一。目前,高速、中低
精度ADC被广泛应用于磁盘读写驱动电路、医用图像仪器、通讯设备等领域。在这些应用领域中,ADC面临速度、功耗与精度之间的折衷问题,因此低功
耗、高速嵌入式ADC设计已成为当今研究的热点。本文对这一领域ADC进行了较系统地
总结
初级经济法重点总结下载党员个人总结TXt高中句型全总结.doc高中句型全总结.doc理论力学知识点总结pdf
和探索,主要研究工作及创新如下:
1.较全面地概括了折叠插值ADC和快闪ADC的基本原理和设计方法。
2.扩展折叠器的用途,将其用在对初始输入信号的电压范围的选择,使得其输出不需要经过解码,就能够直接选择合适区间的参考电压来与输入信
号相比较。
3.提出折叠快闪(folded-flash)结构:在粗量化部分,用折叠器产生粗选择信号和高位的输出,通过多路选择器,选择合适的参考电压区间,再采
用flash结构搭建的细量化部分产生输出的低位信号,ADC的位数越高,能够节约的比较器和放大器的数目越多,因此具有低功耗的优点。以6位ADC为例
,在理论上能比传统的快闪(flash)结构少用44个差分放大器,46个比较器。
4.从节约系统功耗的角度考虑,分析折叠快闪ADC的粗量化器和细量化器中高位和低位的最佳位数目之间的优化分配关系。
9.期刊论文 新的差分放大器能够驱动各种ADC -今日电子2004,""(7)
10.期刊论文 ADA4932和ADA4950:低噪声低失真差分放大器 -世界电子元器件2009,""(5)
ADI推出ADA4932和ADA4950差分放大器,从而扩展了其低功耗、低失真ADC(模数转换器)驱动器系列.这些每通道电流为9.6mA的新型ADC驱动器可为工
程师提供业界最低功耗(50mW或更低)和最高性能的ADC驱动器,在驱动医学成像设备、通信基础设施、仪器仪表以及其它高速设备中的高分辨率模数转换
器(ADC)时,它能提供所需的最大性能.
本文链接:http://d.wanfangdata.com.cn/Periodical_dzkj201002017.aspx
授权使用:国电南京自动化股份有限公司(wfgdnz),授权号:cd90a9a2-ef52-4768-9326-9e3000b306cb
下载时间:2010年11月16日