MOS逻辑门电路

vOHvOL输出为低电平的逻辑门输出级的损坏3.2.5集电极开路门和三态门 电路 模拟电路李宁答案12数字电路仿真实验电路与电子学第1章单片机复位电路图组合逻辑电路课后答案 1.集电极开路门电路a）集电极开路与非门电路b）使用时的外电路连接C）逻辑功能OC门输出端连接实现线与2.三态与非门(TSL)当EN=3.6V时EN数据输入端输出端LAB10010111011100三态与非门真值 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 当EN=0.2V时EN数据输入端输出端LAB10010111011100××高阻3.1MOS逻辑门3.1.1数字集成电路简介3.1.2逻辑门的一般特性3.1.3MOS开关及其等效电路3.1.4CMOS反相器3.1.5CMOS逻辑门电路3.1.6CMOS漏极开路门和三态输出门电路3.1.7CMOS传输门3.1.8CMOS逻辑门电路的技术参数1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门分立门电路NMOS门3.1.1数字集成电路简介1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低74系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路3.1.1数字集成电路简介3.1.2逻辑门电路的一般特性1.输入和输出的高、低电平输出高电平的下限值VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值VOH(max)VNH—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2.噪声容限VNH=VOH(min)－VIH(min)VNL=VIL(max)－VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间4.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。5.延时功耗积是速度功耗综合性的指标.延时功耗积，用符号DP表示 扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。 高电平扇出数:(b)带灌电流负载当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗－延迟积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55　　各类数字集成电路主要性能参数的比较3.1.3MOS开关及其等效电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平当υI<VT当υI>VTMOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”输出为低电平。当输入为低电平时：当输入为高电平时：3.1.4CMOS反相器1.工作原理vivGSNvGSPTNTPvO0V0V-10V截止导通10V10V10V0V导通截止0VVTN=2VVTP=-2V逻辑图P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入低电平时的工作情况作图分析：2.电压传输特性和电流传输特性3.CMOS反相器的工作速度在由于CMOS管导通电阻较小，充放电回路的时间常数较小。平均延迟时间：10ns。带电容负载与非门1.CMOS与非门(a)电路结构(b)工作原理VTN=2VVTP=-2V3.1.5CMOS逻辑门或非门2.CMOS或非门VTN=2VVTP=-2V3.异或门电路=A⊙B4.输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。（1）输入端保护电路:(1)0<vA<VDD+vDF(2)vA>VDD+vDF二极管导通电压：vDF(3)vA<-vDF当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。D1、D2截止D1导通,D2截止vG=VDD+vDFD2导通,D1截止vG=-vDFRS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。D2---分布式二极管(iD大)（2）CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能1.CMOS漏极开路门1.）CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。3.1.6CMOS漏极开路（OD）门和三态输出门电路01（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;(b)与非逻辑不变漏极开路门输出连接(a)工作时必须外接电源和电阻;(2)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）。电路带电容负载Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。最不利的情况：只有一个OD门导通，为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOLIIL（total)当VO=VOH为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)：2.三态(TSL)输出门电路10011截止导通100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门013.1.7CMOS传输门(双向模拟开关)1.CMOS传输门电路2、CMOS传输门电路的工作原理设TP:|VTP|=2V，TN:VTN=2VI的变化范围为0V到+5V。0V+5V0V到+5VGSN<VTN,TN截止GSP=5V(0V到+5V)=(5到0)V开关断开，不能转送信号GSN=0V(0V到+5V)=(0到-5)VGSP>0,TP截止+5V0VGSP=0V(2V~+5V)=-2V~5VGSN=5V(0V~+3V)=(5~2)Vb、I=2V~5VGSN>VTN,TN导通a、I=0V~3VTN导通，TP导通C、I=2V~3V传输门组成的数据选择器C=0TG1导通,TG2断开L=XTG2导通,TG1断开L=YC=1传输门的应用CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数系列传输延迟时间tpd/ns(CL=15pF)功耗(mW)延时功耗积(pJ)4000B751(1MHz)10574HC101.5(1MHz)1574HCT131(1MHz)13BiCMOS2.90.0003~7.50.00087~223.1.8CMOS逻辑门电路的技术参数CMOS门电路各系列的性能比较特点:功耗低、速度快、驱动力强3.2.6BiCMOS门电路I为高电平:MN、M1和T2导通，MP、M2和T1截止，输出O为低电平。工作原理:M1的导通,迅速拉走T1的基区存储电荷;M2截止,MN的输出电流全部作为T2管的驱动电流,M1、M2加快输出状态的转换I为低电平:MP、M2和T1导通，MN、M1和T2截止，输出O为高电平。T2基区的存储电荷通过M2而消散。M1、M2加快输出状态的转换电路的开关速度可得到改善M1截止，MP的输出电流全部作为T1的驱动电流。下图为一个多功能函数发生器，试写出S0S1S2S3为0000~1111十六种状态时输出Y的逻辑表达式