DM9000A中文手册（已处理）

DM9000A中文手册（已处理） 注:转载 DM9000A Ethernet Controller with General Processor Interface 中文数据手册 5 目 录 1. 概述 5 2. 5 3. 特性 5 4. 引脚配置 6 4.1(16位模式) 6 4.2(8位模式) 7 5. 引脚描述 7 5.1处理器接口 7 8位模式引脚 8 5.2 EEPROM接口 8 5.3时钟引脚 9 5.4 LED接口 9 5.5 10/100 PHY/Fiber 9 5.6其他 10 5.7电源引脚 10 5.8捆绑引脚列表(Strap pins table) 10 6. 控制和状态寄存器列表 10 6.1网络控制寄存器(NCR) 12 6.2网络状态寄存器(NSR) 13 6.3发送控制寄存器(TCR) 13 6.4数据包1发送状态寄存器1(TSR I) 13 6.5数据包2发送状态寄存器2(TSR II) 14 6.6接收控制寄存器(RCR) 14 6.7接收状态寄存器(RSR) 15 6.8接收溢出计数寄存器(ROCR) 15 6.9背压阈值寄存器(BPTR) 15 6.10流控制阈值寄存器(FCTR) 16 6.11接收/发送流控制寄存器(RTFCR) 16 6.12 EEPROM与PHY控制寄存器(EPCR) 17 6.13 EEPROM与PHY地址寄存器(EPAR) 17 6.14 EEPROM与PHY数据寄存器(EPDRL/EPDRH) 18 6.15唤醒控制寄存器(WCR) 18 6.16物理地址(MAC)寄存器(PAR) 18 6.17多播地址寄存器(MAR) 19 6.18通用目的控制寄存器(GPCR) 19 6.19通用目的寄存器(GPR) 19 6.20 TX SRAM读指针地址寄存器(TRPAL/TRPAH) 20 6.21 RX SRAM写指针地址寄存器(RWPAL/RWPAH) 20 6.22厂家ID寄存器(VID) 20 6.23产品ID寄存器(PID) 20 6.24芯片版本寄存器(CHIPR) 20 6.25发送控制寄存器2(TCR2) 20 6.26操作测试控制寄存器(OCR) 21 6.27特殊模式控制寄存器(SMCR) 21 6.28即将发送控制/状态寄存器(ETXCSR) 22 6.29校验和控制寄存器(TCSCR) 22 6.30接收校验和控制状态寄存器(RCSCSR) 22 6.31内存数据预取读命令寄存器(地址不加1) MRCMDX 23 6.32内存数据读命令寄存器(地址不加1) MRCMDX1 23 6.33内存数据读命令寄存器(地址加1) MRCMD 23 6.34内存数据读地址寄存器(MRRL/ MRRH) 23 6.35内存数据写命令寄存器(地址不加1) MWCMDX 23 6.36内存数据写命令寄存器(地址加1) MWCMD 24 6.37内存数据写地址寄存器(MWRL/ MWRH) 24 6.38发送数据包长度寄存器(TXPLL/TXPLH) 24 6.39中断状态寄存器 (ISR) 24 6.40中断屏蔽寄存器(IMR) 24 7(EEPROM格式 25 8(PHY寄存器描述 26 8.1基本模式控制寄存器(BMCR) 27 8.2基本模式状态寄存器(BMSR) 28 8.3 PHY ID标识符寄存器#1(PHYID1) 29 8.4 PHY ID标识符寄存器#2(PHYID1) 29 8.5自动协商通知寄存器(ANAR) 30 8.6自动协商连接对象寄存器(ANLPAR) 31 8.7自动协商扩展寄存器(ANER) 32 8.8 DAVICOM指定配置寄存器(DSCR) 33 8.9 DAVICOM指定配置和状态寄存器(DSCSR) 34 8.10 10BASE-T配置/状态(10BTCSR) 36 8.11掉电控制寄存器(PWDOR) 36 8.12指定配置寄存器(SCR) 37 9. 功能描述 38 9.1 主机接口(HI) 38 9.2 直接内存访问控制(DMAC) 38 9.3 数据包发送(PT) 38 9.4 数据包接收(PR) 39 9.5 100Base-TX操作 39 4B5B编码器 39 (Scrambler) 39 并--串转换 39 NRZ码到NRZI码转换 39 NRZI码到MLT-3码转换 39 MLT-3驱动 40 4B5B编码 40 9.6 100Base-TX接收器 40 信号检测 41 自适应补偿 41 MLT-3到NRZI解码 41 时钟复原模块 41 NRZI 到NRZ 41 串,并转换 41 扰频器 41 编码组对齐模块 42 4B5B解码 42 9.7 10Base-T操作 42 9.8 冲突检测 42 9.9 载波检测 42 9.10 自动协商 42 9.11 省电模式 42 掉电模式 43 降低发送损耗模式 43 10 DC与AC电器特性 43 10.1 最大绝对额定值 43 工作条件 43 10.2 DC电器特性(VDD 3.3V) 44 10.3 AC电器特性与时序 44 TP接口 44 晶振/振荡时钟 44 I/O读时序 45 I/O写时序 45 EEPROM接口时序 46 11应用说明 46 11.1网络接口信号接线 46 11.2 10Base-T/100Base-TX自动MDIX应用 47 11.3 10Base-T/100Base-TX无自动MDIX变压器应用 47 11.4电源退偶电容 47 11.5地平面布局 48 11.6电源平面分割 49 11.7铁氧体磁珠选择指导 50 11.8晶振选择指导 50 12封装信息 50 13订购信息 52 DM9000A 翻译人:许建华、刘煜、程志成 2009-9-1 版 权:翻译版权归作者三方所有，不得随意传播。 1. 概述 DM9000A是一款完全集成的、性价比高、引脚数少、带有通用处理器接口的单芯片快速以太网控制器。一个10/100M PHY和4K 的SRAM 。它是出于低功耗和高性能目的设计的，其IO端口支持3.3V与5V容限值。 DM9000A8位16位数据接口访问内部存储器。DM9000A物理协议层接口完全支持使用10MBps下3类、4类、5类非屏蔽双绞线和100MBps下5类非屏蔽双绞线。这是完全IEEE 802.3u标准。它的自动协商功能将自动完成DM9000A配置以使其发挥出最佳性能还支持IEEE 802.3x全双工流量控制。 2. 模块图 3. 特性 ? 48脚 LQFP封装 ? 支持处理器接口:I/O口的字节或字命令对内部存储器进行读写操作 ? 集成AUTO-MDIX)10/100M收发器 ? 半双工模式流量控制的背压模式 ? IEEE802.3x全双工模式的流量控制 ? 支持唤醒帧，链路状态改变和远程唤醒 ? 内置16K 字节SRAM ? 节器 ? 支持 ? 支持IP/TCP/UDP的校验和生成? 支持自动加载EEPROM里面生产商ID和产品ID ? 可选EEPROM配置 ? 超低功耗模式 功率降低模式(电缆侦测) 掉电模式 可选择1:1或1.25:1变压比例降低额外功率 ? 输出电压 4引脚配置 4.1(16位模式) 注意:16位的模式和8位模式的引脚对应 内容 财务内部控制制度的内容财务内部控制制度的内容人员招聘与配置的内容项目成本控制的内容消防安全演练内容 并不一样 4.2(8模式) 5. 引脚描述 I 输入， O 输出， I/O 输入/输出， O/D 漏极开路， P 电源， # 理论低电平， PD 内置60K下拉电阻 5.1处理器接口 引脚号 名称 类型 描述 35 IOR# I,PD 处理器读命令; 低电平有效，极性能够被EEPROM修改，详细请参考对EEPROM内容的描述。 36 IOW# I,PD 处理器写命令; 低电平有效，极性能够被EEPROM修改，详细请参考对EEPROM内容的描述。 37 CS# I,PD 片选; 低电平有效，来选中DM9000A 。极性能够被EEPROM修改，详细请参考对 EEPROM内容的描述。 32 CMD I,PD 命令类型; 高电平是访问数据端口，低电平是访问地址端口。 34 INT O,PD 中断请求信号; 高电平有效，极性能修改通过EEPROM或者EECK引脚来修改，详细请参考对EEPROM内容的描述 18,17,16,1 4,13,12,11 ,10 SD0~7 I,O,PD 处理器数据总线0~7 31,29,28,2 7,26,25,24 ,22 SD8~15 I,O,PD 处理器数据总线8~15在16位模式下，这些引脚被作为数据位8~15。 当EECS引脚被上拉时，这些引脚另作它用，详细请参考对8位模式引脚的描述。 8位模式引脚 引脚号 名称 类型 描述 22 WAKEO,PD 当唤醒事件发生时，输出一个唤醒信号。 24 LED3 O,PD 全双工 LED; 在LED模式1，它低电平输出代表内部PHY工作在全双工模式，悬空表示内部PHY工作在半双工模式。 在LED模式0，它低电平输出代表内部PHY工作在10M模式，悬空表示内部PHY工作在100M模式。 注意:LED模式在EEPROM中设置 25，26，27 GP64 SD13~SD11 O,PD 通用输出引脚; 这些引脚可在寄存器1FH)中设置用于通用目的输出引脚。GP6引脚也可作为INT输出类型的引脚; 当GP6被置高，INT作为开漏输出类型，否则作为强制输出类型。 28，29，31 GP3,GP2,GP1I/O 通用 I/O引脚; 寄存器 GPCR 和GPR 可以来编程这些引脚，这些引脚默认为输入。 5.2 EEPROM接口 引脚号 名称 类型 描述 19 EEDIO I/O,PD EEPROM 数据输入、输出引脚。 20 EECK O,PD EEPROM时钟信号; 该引脚也被用于中断极性的。当这个引脚为上拉高电平时，中断低有效，否则中断引脚高有效。 21 EECS O,PD EEPROM 片选信号; 该引脚也被用于内部存储器数据总线宽度。当引脚为上拉高电平时，总线为8位，否则为16位。 5.3时钟引脚 引脚号 名称 类型 描述 43 X2 O 25M晶振输出 44 X1 I 25M晶振输入 5.4 LED接口 引脚号 名称 类型 描述 39 LED1 O 速度LED; 低电平输出表示内部PHY工作于100M/s的速率下，悬空表示内部PHY工作于10M/s的速率下。 该引脚可以在16位模式下作为ISA总线IO16(在EEPROM里设置) 38 LED2 O 连接/运行LED在LED模式1，它作为链路通断和载波侦测的公用灯 在LED模式0，它作为PHY载波侦测的专用灯 该引脚可以在16位模式下作为ISA IOWAIT 或者 WAKE(在EEPROM里设置) 5.5 10/100 PHY/Fiber 引脚号 名称 类型 描述 46 SD I 光纤信号检测; PECL电平信号，显示光纤接收是否有效 48 BGGND P 能带隙地信号 1 BGRES I/O 能带隙引脚 2 RXVDD25 P 2.5V接收端口电源 9 TXVDD25 P 2.5V发送端口电源 3 RXI+ I/O 物理层接收端的正极 4 RXI- I/O 物理层接收端的负极 5，47 RXGND P 接收端口地 6 TXGND P 发送端口地 7 TX+ I/O 物理层发送端口正极 8 TX- I/O 物理层发送端口负极 5.6其他 引脚号 名称 类型 描述 41 TEST I 操作模式; 在正常模式时被强制置接地。 40 PWRST# I 复位信号; 复位DM9000， 低电平有效。 该引脚被置上后 DM9000A 将在5us后完成初始化。 5.7电源引脚 引脚号 名称 类型 描述 23，30，42 VDD P 数字电源 3.3V电源输入 15，33，45 GND P 数字地 5.8引脚列表(Strap pins table) 1:上拉1K~10K，0:浮空(默认) 引脚号 名称 描述 20 EECK 中断极性 1中断引脚低有效 0中断引脚高有效 21 EECS 数据宽度 18位 016位 25 GP6 在8位模式1 开漏输出 0强制输出 6控制和状态寄存器列表 DM9000A拥有一系列的控制和状态寄存器，这些寄存器可以被处理器所访问。这些寄存器是按字节对齐的。所有的CSRs在软件或者硬件复位后都将被置 为默认值，除非他们被另外标识。 编号 寄存器 描述 偏移复位后默认值 1 NCR 网络控制寄存器 00H 00H 2 NSR 网络状态寄存器 01H 00H 3 TCR 发送控制寄存器 02H 00H 4 TSR I 发送状态寄存器1 03H 00H 5 TSR II 发送状态寄存器2 04H 00H 6 RCR 接收控制寄存器 05H 00H 7 RSR 接收状态寄存器 06H 00H 8 ROCR 接收溢出计数寄存器 07H 00H 9 BPTR 背压寄存器 08H 37H 10 FCTR 流控制寄存器 09H 38H 11 FCR RX流控制寄存器 0AH 00H 12 EPCR EEPROM&PHY控制寄存器 0BH 00H 13 EPAR EEPROM&PHY地址寄存器 0CH 40H 14 EPDRL EEPROM&PHY低字节数据寄存器 0DH XXH 15 EPDRH EEPROM&PHY高字节数据寄存器 0EH XXH 16 WCR 唤醒控制寄存器 0FH 00H 17 PAR 物理地址寄存器 10H~15H 由EEPROM决定 18 MAR 广播地址寄存器 16H~1DH XXH 19 GPCR 通用目的控制寄存器(8bit模式) 1EH 01H 20 GPR 通用目的寄存器 1FH XXH 21 TRPAL TX SRAM读指针地址低字节 22H 00H 22 TRPAH TX SRAM读指针地址高字节 23H 00H 23 RWPAL RX SRAM写指针地址低字节 24H 00H 24 RWPAH RX SRAM写指针地址高字节 25H 0CH 25 VID 厂家ID 28H~29H 0A46H 26 PID 产品ID 2AH~2BH 9000H 27 CHIPR 芯片版本 2CH 18H 28 TCR2 发送控制寄存器2 2DH 00H 29 OCR 操作控制寄存器 2EH 00H 30 SMCR 模式控制寄存器 2FH 00H 31 ETXCSR 发送控制/状态寄存器 30H 00H 32 TCSCR 发送校验和控制寄存器 31H 00H 33 RCSCSR 接收校验和控制状态寄存器 32H 00H 34 MRCMDX 内存数据预取读命令寄存器(地 址不加1) F0H XXH 35 MRCMDX1 内存数据读命令寄存器(地址不加1) F1H XXH 36 MRCMD 内存数据读命令寄存器(地址加1) F2H XXH 37 MRRL 内存数据读地址寄存器低字节 F4H 00H 38 MRRH 内存数据读地址寄存器高字节 F5H 00H 39 MWCMDX 内存数据写命令(地址不加1) F6H XXH 40 MWCMD 内存数据写命令(地址加1) F8H XXH 41 MWRL 内存数据写地址寄存器低字节 FAH 00H 42 MWRH 内存数据写地址寄存器高字节 FBH 00H 43 TXPLL TX数据包长度低字节寄存器 FCH XXH 44 TXPLH TX数据包长度高字节寄存器 FDH XXH 45 ISR 中断状态寄存器 FEH 00H 46 IMR 中断屏蔽寄存器 FFH 00H 关于默认值的要点(Key to Default) 在下面寄存器描述中，默认如下形式: , 其中 1 该位设为逻辑1 0 该位设为逻辑0 X 没有默认值 P 电源复位恢复默认值 H 硬件复位恢复默认值 S 软件复位恢复默认值 E 从EEPROM默认值 T 引脚得到默认值 : RO 只读 RW 可读可写 R/C 读擦除 RW/C1 可读可写通过写1擦除 WO 只写 保留位被隐藏，在读保留位没有定义。 6.1网络控制寄存器NCR) Network Control Register 00H Bit Name Default Description 7 RESERVED X,RO 保留 6 WAKEEN P0,RW 在8位工作模式下，唤醒事件使能; 当设置1时，使能唤醒事件功能;清除该位将会清除所有唤醒事件的状态; 该位不会受到软件复位的影响; 5 RESERVED 0,RO 保留 4 FCOL PHS0,RW 强制冲突模式，用于检测。 3 FDX PHS0,RO 内部PHY全双工模式 2:1 LBK PHS00, RW 回环模式(Loopback) 00 01 MAC内部回环10内部PHY 100M模式数字回环11保留 0 RST PH0,RW 置1软件复位，10us后自动清零。 6.2网络状态寄存器NSR) Network Status Register 01H Bit Name Default Description 7 SPEED X,RO 媒介速度，在内部PHY，0100Mbps，110Mbps。当LINKST 0时，此位。 6 LINKST X,RO 连接状态，0为连接失败，1为已连接。 5 WAKEST P0, RW/C1 唤醒事件状态。读取或写1将清该位(工作在8位模式下)。 软件复位影响。 4 RESERVED 0,RO 保留 3 TX2END PHS0, RW/C1 TX(发送)数据包2完成标志读取或写1将清零该位数据包2传输完成。 2 TX1END PHS0, RW/C1 TX(发送)数据包1完成标志读取或写1将清零该位数据包1传输完成。 1 RXOV PHS0,RO RX(接收)FIFO(先进先出缓存)溢出标志。 0 RESERVED 0,RO 保留 6.3发送控制寄存器CR) TX Control Register 02H Bit Name Default Description 7 RESERVED 0,RO 保留 6 TJDIS PHS0,RW Jabber传输禁止 1 禁止Jabber传输定时器(2048字节)0 使能 5 EXCECM PHS0,RW 严重冲突模式控制。0 当冲突计数多于15则终止本次数据包;1 始终尝试发发送本次数据包。 4 PAD_DIS2 PHS0,RW 禁止为数据包添加 3 CRC_DIS2 PHS0,RW 禁止为数据包添加CRC校验。 2 PAD_DIS1 PHS0,RW 禁止为数据包添加 1 CRC_DIS1 PHS0,RW 禁止为数据包添加CRC校验。 0 TXREQ PHS0,RW TX(发送)请求。发送完成后自动清零该位。 6.4数据包发送状态寄存器TSR I) TX Status Register I for packet index I 03H Bit Name Default Description 7 TJTO PHS0,RO Jabber传输超时。该位置位表示由于多于2048字节数据被传输而导致数据帧被截掉。 6 LC PHS0,RO 载波信号丢失。 该位置位表示在帧传输时发生载波信号丢失。在内部回环模式下该位无效。 5 NC PHS0,RO 无载波信号。 该位置位表示在帧传输时无载波信号。在内部回环模式下该位无效。 4 LC PHS0,RO 冲突延迟。该位置位表示在64字节的冲突窗口后又发生冲突。 3 COL PHS0,RO 数据包冲突。 该位置位表示传输过程中发生冲突。 2 EC PHS0,RO 额外冲突。该位置位表示由于发生了第16次冲突(即额外冲突)后，传送被终止。 1:0 RESERVED 0,RO 保留 6.5数据包发送状态寄存器TSR II) TX Status Register II for packet index II 04H Bit Name Default Description 7 TJTO PHS0,RO Jabber传输超时。该位置位表示由于多于2048字节数据被传输而导致数据帧被截掉。 6 LC PHS0,RO 该位置位表示在帧传输时发生载波信号丢失。在内部回环模式下该位无效。 5 NC PHS0,RO 该位置位表示在帧传输时无载波信号。在内部回环模式下该位无效。 4 LC PHS0,RO 冲突延迟。该位置位表示在64字节的冲突窗口后又发生冲突。 3 COL PHS0,RO 数据包冲突。 该位置位表示传输过程中发生冲突。 2 EC PHS0,RO 额外冲突。该位置位表示由于发生了第16次冲突(即额外冲突)后，传送被终止。 1:0 RESERVED 0,RO 保留 6.6接收控制寄存器CR) RX Control Register 05H Bit Name Default Description 7 RESERVED PHS0,RW 保留 6 WTDIS PHS0,RW 看门狗定时器(2048字节)禁止。 1禁止，0使能。 5 DIS_LONG PHS0,RW 丢弃长数据包。 1为丢弃数据包长度超过1522字节的数据包。 4 DIS_CRC PHS0,RW 丢弃CRC校验错误数据包。 3 ALL PHS0,RW 。 2 RUNT PHS0,RW 数据包。 1 PRMSC PHS0,RW 模式(Promiscuous Mode) 0 RXEN PHS0,RW 接收使能 6.7接收状态寄存器R) RX Status Register 06H Bit Name Default Description 7 RF PHS0,RO 超短数据帧该位置位表示接收到小于64字节的帧。 6 MF PHS0,RO 多点传送帧该位置位表示接收到帧包含多点传送地址。 5 LCS PHS0,RO 冲突延迟该位置位表示在帧接收过程中发生冲突延迟。 4 RWTO PHS0,RO 接收看门狗定时溢出该位置位表示接收到大于2048字节数据帧。 3 PLE PHS0,RO 物理层错误该位置位表示在帧接收过程中发生物理层错误。 2 AE PHS0,RO 对齐错误(Alignment)该位置位表示接收到的帧结尾处不是字节对齐，即不是以字节为边界对齐。 1 CE PHS0,RO CRC校验错误该位置位表示接收到的帧CRC校验错误。 0 FOE PHS0,RO 接收FIFO缓存溢出该位置位表示在帧接收时发生FIFO溢出。 6.8接收溢出计数寄存器 Receive Overflow Counter Register 07H Bit Name Default Description 7 RXFU PHS0,R/C 接收溢出计数器溢出。 该位置位表示ROC(接收溢出计数器)发生溢出。 6:0 ROC PHS0,R/C 接收溢出计数器。 该计数器为静态计数器，指示FIFO溢出后，当前接收溢出包的个数。 6.9背压寄存器 Back Pressure Threshold Register 08H Bit Name Default Description 7:4 BPHW PHS3, RW 背压最高值。 当接收SRAM空闲空间低于该值，则MAC将产生一个拥挤状态。1 1K字节。 默认值为3H，即3K字节空闲空间。不要超过SRAM大小。 30 JPT PHS7, RW 拥挤状态时间。默认为200 us。 0000 为5us 0001为10us 0010为15us 0011为25us 0100为50us 0101为100us 0110为150us 0111为 200us 1000为250us 1001为300us 1010为350us 1011为400us 1100为450us 1101为500us 1110为550us 1111为600us 6.10控制寄存器 Flow Control Threshold Register 09H Bit Name Default Description 7:4 HWOT PHS3, RW RX FIFO缓存溢出门限。 当SRAM空闲空间小于该门限值，则发送一个暂停时间(pause_time)为FFFFH的暂停包。若该值为0，则无接收空闲空间。1 1K字节。默认值为3H，即3K字节空闲空间。不要超过SRAM大小。 3:0 LWOT PHS8, RW FIFO缓存溢出门限。 当 SRAM空闲空间大于该门限值，则发送一个暂停时间(pause_time)为0000H的暂停包。当溢出门限最高值的暂停包发送之后，溢出门限最低值的暂停包才有效。默认值为8K字节。不要超过SRAM大小。 1 1K字节 6.11接收/发送控制寄存器CR) RX/TX Flow Control Register 0AH Bit Name Default Description 7 TXP0 HPS0,RW 1 发送暂停包。 发送完成后自动清零，TX暂停包时间为0000H。 6 TXPF HPS0，RW 1发送暂停包。 发送完成后自动清零，TX暂停包时间为FFFFH。 5 TXPEN HPS0，RW 强制发送暂停包使能。 4 BKPA HPS0，RW 背压模式。 该模式仅在半双工模式下有效。当超BPHW)时，产生一个拥挤状态。 3 BKPM HPS0，RW 背压模式。 该模式仅在半双工模式下有效。当数据包DA匹配SRAM超BPHW)时，产生一个拥挤状态。 2 RXPS HPS0,R/C 接收暂停包状态。 1 RXPCS HPS0,RO 接收暂停包当前状态。 0 FLCE HPS0,RW 控制使能。 1使能控制模式。(即可以禁止DM9000A 发送功能) 6.12 EEPROMPHY控制寄存器CR) EEPROM & PHY Control Register 0BH Bit Name Default Description 7:6 RESERVED 0,RO 保留 5 REEP PH0,RW 重新加载EEPROM。驱动程序需要在该操作完成后清零该位。 4 WEP PH0,RW EEPROM写使能。 3 EPOS PH0,RW EEPROM或PHY操作选择位。复位为0 0选择EEPROM，1选择PHY。 2 ERPRR PH0,RW EEPROM读，或PHY寄存器读命令。 驱动程序需要在该操作完成后清零该位。 1 ERPRW PH0,RW EEPROM写，或PHY寄存器写命令。 驱动程序需要在该操作完成后清零该位。 0 ERRE PH0,RO EEPROM或PHY的访问状态。 1表示EEPROM或PHY正在被访问。 6.13 EEPROMPHY地址寄存器 EEPROM & PHY Address Register 0CH Bit Name Default Description 7:6 PHY_ADR PH01,RW PHY地址的低两位(bit1，bit0)，而PHY地址的bit[4:2]强制为000。如果 要选择内部PHY，那么此位强制为01，实际应用中要强制为01。 5:0 EROA PH0,RW EEPROM字地址或PHY寄存器地址。 6.14 EEPROMPHY数据寄存器 EEPROM & PHY Data Register EE_PHY_L:0DH、 EE_PHY_H:0EH Bit Name Default Description 7:0 EE_PHY_L PH0,RW EEPROM或PHY数据寄存器低字节 从EEPROM或PHY读写低字节的数据内容 7:0 EE_PHY_H PH0,RW EEPROM或PHY数据寄存器高字节 从EEPROM或PHY读写高字节的数据内容 6.15唤醒控制寄存器CR) Wake Up Control Register 0FH in 8-bit mode Bit Name Default Description 7:6 RESERVED 0,RO 保留。 5 LINKEN P0,RW 1使能“连接状态改变”唤醒事件。 该位不受软件复位影响。 4 SAMPLEEN P0,RW 1使能“Sample帧”唤醒事件。 该位不受软件复位影响。 3 MAGICEN P0,RW 1使能“Magic Packet”唤醒事件。 该位不受软件复位影响。 2 LINKST P0,RO 1表示发生了连接改变事件和连接状态改变事件。 该位不受软件复位影响。 1 SAMPLEST P0,RO 1表示接收到“Sample帧”和发生了“Sample帧”事件。 该位不受软件复位影响。 0 MAGICST P0,RO 1表示接收到“Magic Packet”和发生了“Magic Packet”事件。该位不受软件复位影响。 6.16物理地址(MAC)寄存器R) Physical Address Register 10H~15H 用来保存6个字节的MAC地址。 Bit Name Default Description 7:0 PAB5 E,RW 物理地址 MAC 字节5 15H 7:0 PAB4 E,RW 物理地址 MAC 字节4 14H 7:0 PAB3 E,RW 物理地址 MAC 字节3 13H 7:0 PAB2 E,RW 物理地址 MAC 字节2 12H 7:0 PAB1 E,RW 物理地址 MAC 字节1 11H 7:0 PAB0 E,RW 物理地址 MAC 字节0 10H 6.17广播地址寄存器R) Multicast Address Register 16H~1DH Bit Name Default Description 7:0 MAB7 X,RW 多播地址 字节7(1DH) 7:0 MAB6 X,RW 多播地址 字节6(1CH) 7:0 MAB5 X,RW 多播地址 字节5(1BH) 7:0 MAB4 X,RW 多播地址 字节4(1AH) 7:0 MAB3 X,RW 多播地址 字节3(19H) 7:0 MAB2 X,RW 多播地址 字节2(18H) 7:0 MAB1 X,RW 多播地址 字节1(17H) 7:0 MAB0 X,RW 多播地址 字节0(16H) 6.18通用目的控制寄存器GPCR) General purpose control Register 1EH in 8-bit mode Bit Name Default Description 7 RESERVED PH0,RO 保留 6:4 GPC64 PH,111,RO 通用目的控制6~GP4; 分别定义GP6~4引脚的输入输出方向这些位都被强制置为1，所以GP6~4只能输出 3:1 GPC31 PH,000,RW 通用目的控制3~GP1; 分别定义GP3~1引脚的输入输出方向当为1时输入 0 RESERVED PH1,RO 保留 6.19通用目的寄存器GPR) General Purpose Register 1FH Bit Name Default Description 7 RESERVED 0,RO 保留 6-4 GPO PH0,RW 通用目的输出6~GP4(8位模式)这些位和引脚GP6~4分别对应 3:1 GPIO PH0,RW 通用目的(8位模式)GPIO控制寄存器GPC31对应位为1时，该位上的值GP3~GP1引脚上GPIO控制寄存器GPC31对应位为0时，该位上的值将作为GP3~1引脚的输入值 0 PHYPD ET1,RW PHY掉电控制1:PHY0:PHY 6.20 TX SRAM读指针地址寄存器 TX SRAM Read Pointer Address Register 22H~23H Bit Name Default Description 7:0 TRPAH PS0,RO 发送SRAM读指针地址高字节(23H) 7:0 TRPAL PS0.RO 发送SRAM读指针地址低字节 22H 6.21 RX SRAM写指针地址寄存器 RX SRAM Write Pointer Address Register 24H~25H Bit Name Default Description 7:0 RWPAH PS,0CH,RO 接收SRAM指针地址高字节 25H 7:0 RWPAL PS,0CH,RO 接收SRAM指针地址低字节 24H 6.22厂家ID寄存器 Vendor ID Register 28H~29H Bit Name Default Description 7:0 VIDH PHE,0AH,RO 生产厂家序列号高字节(29H) 7:0 VIDL PHE,46H,RO 生产厂家序列号低字节(28H) 6.23产品ID寄存器 Product ID Register 2AH~2BH Bit Name Default Description 7:0 PIDH PHE,90H,RO 产 品序列号高字节(2BH) 7:0 PIDL PHE,00H.RO 产品序列号低字节(2AH) 6.24芯片版本寄存器 Chip Revision Register 2CH Bit Name Default Description 7:0 CHIPR 18H,RO 芯片修订版本 6.25发送控制寄存器2 Transmit Control Register 2 2DH Bit Name Default Description 7 LED PH0,RW LED模式。 1设置LED引脚为模式1，0 设置LED引脚为模式0或根据EEPROM的设定。 6 RLCP PH0,RW 重试冲突延时数据包 1重新发送有冲突延迟的数据包。 5 DTU PH0,RW 1禁止重新发送“underruned”数据包。(不完整包) 4 ONEPM PH0,RW 单包模式。 1发送完成前发送一个数据包的命令能被执行，0 发送完成前发送最多两个数据包的命令能被执行。 3~0 IFGS PH0,RW 帧间间隔设置。 0XXX为96bit 1000为64bit 1001为72bit 1010为80bit 1011为88bit 1100为96bit 1101为104bit 1110为112bit 1111为120bit 6.26操作控制寄存器 Operation Test Control Register 2EH Bit Name Default Description 7-6 SCC PH0,RW 系统时钟控制 设置内部系统时钟 00:50MHz 01:20MHz 10:100MHz 11:保留 5 保留 PH0,RW 保留 4 SOE PH0,RW 内部SRAM输出使能始终开启 3 SCS PH0,RW 内部SRAM片选始终开启 2-0 PHYOP PH0,RW 为测试用内部PHY操作模式 6.27特殊模式控制寄存器Special Mode Control Register 2FH Bit Name Default Description 7 SM_EN PH0,RW 特殊模式使能 6-3 保留 PH0,RW 保留 2 FLC PH0,RW 强制冲突 1 FB1 PH0,RW 强制最长“Back-off”时间 0 FB2 PH0,RW 强制最短“Back-off”时间 6.28控制状态寄存器Early Transmit Control/Status Register 30H Bit Name Default Description 7 ETE HPS0,RW 即将发送使能 使能bits[2:0] 6 ETS2 HPS0,RO 状态2 5 ETS1 HPS0,RO 状态1 4-2 保留 000,RO 保留 1-0 ETT HPS0,RW 门限 当写到发送FIFO缓存里的数据字节数达到该门限，则开始传输。 Bit-1 Bit-0 门限 ------ ------- ------ 0 0 : 12.5% 0 1 : 25% 1 0 : 50% 1 1 : 75% 6.29校验和控制寄存器Check Sum Control Register 31H Bit Name Default Description 7-3 保留 0,RO 保留 2 UDPCSE HPS0,RW UDP校验和产生使能 1 TCPCSE HPS0,RW TCP检验和产生使能 0 IPCSE HPS0,RW IP校验和产生使能 6.30接收校验和控制状态寄存器Receive Check Sum Status Register 32H Bit Name Default Description 7 UDPS HPS0,RO UDP校验和状态 1 UDP数据包校验失败 6 TCPS HPS0,RO TCP校验和状态 1 TCP数据包校验失败 5 IPS HPS0,RO IP校验和状态 1 IP数据包校验失败 4 UDPP HPS0,RO UDP数据包 3 TCPP HPS0,RO TCP数据包 2 IPP HPS0,RO IP数据包 1 RCSEN HPS0,RW 接收检验和检验使能 当置1时，校验和状态位(bit7-2)将存储到数据包的各自的报文头的第一个字节(bit7-2) 0 DCSE HPS0,RW 丢弃校验和错误的数据包 当置1时若IP/TCP/UDP的校验和域错误，则丢弃该数据包 6.31数据 预读命令寄存器MRCMDX Memory Data Pre-Fetch Read Command without Address Increment Register F0H Bit Name Default Description 7-0 MRCMDX X,RO 从接收 SRAM中读数据，读取该指令之后，指向内部SRAM的读指针不变。DM9000A开始 预取SRAM中数据到内部数据缓冲中。 6.32数据读命令寄存器MRCMDX1 Memory Data Read Command without Address Increment Register F1H Bit Name Default Description 7-0 MRCMDX1 X,RO 从 接收SRAM中读数据，读取该指令之后，指向内部SRAM的指针不变。 6.33数据读命令寄存器MRCMD Memory Data Read Command with Address Increment Register F2H Bit Name Default Description 7-0 MRCMD X,RO 从接收 SRAM中读数据，读取该指令之后，读指针根据操作模式(8位或16位)增加1 或2。 6.34读地址寄存器MRRL/ MRRH) Memory Data Read_address Register F4H~F5H Bit Name Default Description 7-0 MDRAH PHS0,RW 存 储器读地址高字节。当IMR第7位为1时它被置为0Ch 7-0 MDRAL PHS0,RW 存储器读地址低字节。 6.35数据写命令寄存器MWCMDX Memory Data Write Command without Address Increment Register F6H Bit Name Default Description 7-0 MWCMDX X,WO 向发送 SRAM中写数据。写该指令之后，写指针不变。 6.36数据写命令寄存器 MWCMD Memory Data Write Command with Address Increment Register F8H Bit Name Default Description 7-0 MWCMD X,WO 向发送SRAM中写数据。 写该指令之后，指写指针根据操作模式(8位或16位)增加1或2。 6.37数据写地址寄存器MWRL/ MWRH) Memory data write_address Register FAH~FBH Bit Name Default Description 7-0 MDRAH PHS0,RW 存储器数据写地址高字节 7-0 MDRAL PHS0,RW 存储器数据写地址低字节 6.38发送数据包长度寄存器TX Packet Length Register FCH~FDH Bit Name Default Description 7-0 TXPLH X,RW 发送数据包长度高字节 7-0 TXPLL X,RW 发送数据包长度低字节 6.39中断状态寄存器Interrupt Status Register FEH Bit Name Default Description 7 IOMODE T0,RO 0:16位模式 1:8位模式 6 保留 RO 保留 5 LNKCHG PHS0,RW/C1 连接状态改变 4 UDRUN PHS0,RW/C1 “Underrun” 3 ROO PHS0,RW/C1 接收溢出计数器溢出 2 ROS PHS0,RW/C1 接收溢出 1 PT PHS0,RW/C1 数据包 0 PR PHS0,RW/C1 数据包接收 6.40中断屏蔽寄存器Interrupt Mask Register FFH Bit Name Default Description 7 PAR HPS0,RW 使能SRAM的读/写指针在指针地址超过SRAM的大小时自动跳回起始位置。需要驱动程序设置该位，若设置该位，REG_F5将自动置为0CH 6 保留 RO 保留 5 LNKCHGI PHS0,RW 使能连接状态改变中断 4 UDRUNI PHS0,RW 使能“Underrun”中断 3 ROOI PHS0,RW 使能接收溢出计数器溢出中断 2 ROI PHS0,RW 使能接收溢出中断 1 PTI PHS0,RW 使能数据包中断 0 PRI PHS0,RW 使能数据包接收中断 7EEPROM格式EEPROM Format(16Byte) 名 称 偏移量描述 MAC地址 00-5 6字节以太网地址 自动加载控制 3 6-7 Bit 1:0 01更新厂家ID和产品ID Bit 3:2 01接受Word6 [8:0]的设置 Bit 5:4 01保留 Bit 7:6 01接受Word7 [3:0]的设置(8位模式) Bit 9:8 01保留 Bit 11:10 01接受Word7 [7]的设置 Bit 13:12 01接受Word7 [8]的设置 Bit 15:14 01接受Word7 [15:12]的设置 厂家ID 4 8-9 2字节生产厂家ID(默认:0A46H) 产品ID 5 10-11 2字节产品ID(默认:9000H) 引脚控制 6 12-13 当Word3[3:2] 01时，这些位控制CS#IOR#，IOW#和INT引脚极性。Bit 0:当置位时CS#引脚为低有效(默认低有效) Bit 1当置位时IOR#引脚为低有效(默认低有效) Bit 2当置位时IOW#引脚为低有效(默认低有效) Bit 3当置位时INT引脚为低有效(默认高有效) Bit 4INT引脚为集电极开路(默认强制输出) Bit 55:保留 唤醒模式控制 7 14-15 Bit 0当置位时WAKE引脚为 低有效(默认高有效) Bit 1当置位时WAKE引脚脉冲模式(默认电平模式) Bit 2当置位时唤醒事件使能(默认禁止) Bit 3当置位时链接改变唤醒事件允许(默认禁止) Bit 64:保留 Bit 7LED模式1(默认模式0) Bit 8上电后内部PHY被允许(默认禁止) Bit 119:保留 Bit 1312:01 在16位模式下LED2作为IOWAIT Bit 1312:10 在16位模式下LED2作为WAKE、 Bit 141 AUTO-MDIX开，0 AUTO-MDIX关(默认开) Bit 15在16位模式下LED1作为IO16 8PHY寄存器描述PHY Register Discription ADD Name 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 00 CONTROL Reset Loop back Speed select Auto-N Enable Power Down Isolate Restart Auto-N Full Duplex Coll Test Reserved 0 0 1 1 0 0 0 1 0 000_0000 01 STATUS T4 Cap. TXFDX Cap. TXHDX Cap. 10FDX Cap. 10HDX Cap. Reserved Pream Supr. Auto-N Compl. Remote Fault Auto-N Cap. Link Status Jabber Detect Extd Cap. 0 1 1 1 1 0000 1 0 0 1 0 0 1 02 PHYID1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 03 PHYID2 1 0 1 1 1 0 Model NO 01010 Version NO 0000 04 Auto-Neg. Advertise Next Page FLP Rcv Ack Remote Fault Reserved FC Adv T4 Adv TX FDX Adv TX HDX Adv 10FDX Adv 10HDX Adv Advertised Protocol Selector Field 05 Link Part Ability LP Next Page LP Ack LP RF Reserved LP FC LP T4 LP TX FDX LP TX HDX LP 10 FDX LP 10 HDX Link Partner Protocol Selector Field 06 Auto-Neg. Expansion Reserved Pardet Fault LP Next Pg Able Next Pg Able Next Pg Rcv . 16 Specified Config BP 4B5B BP SCR BP ALIGN BP_adp OK Reserved TX Reserved Force 100lnk Reserved RPDCTR-EN Reset St.mch Pream Supr. Sleep mode Remote Loopout 17 Specified Conf/Stat 100 FDX 100 HDX 10 FDX 10 HDX Reversed PHY ADDR[4:0] Auto-N.Monitor Bit[3:0] 18 10T Conf/Stat Rsvd LP Enable HBE Enable SQUE Enable JAB Enable Reserved Polarity reverse 19 PWDOR Reserved PD10DRV PD100I PDchip PDcrm PDaeq PDdrv PDecli PDeclo PD10 20 Specified Config TSTSE1 TSTSE 2 FORCE _TXSD FORCE _FEF Reserved MDIX_CNTL AutoNeg_llpbk Mdix_fixValue Mdix_ down MonSel1 MonSel0 Reserved PD_ value 关于默认:下面的寄存器描述中，默认栏采用如下形式: ， / : 位设置为逻辑1 0 位设置为逻辑0 X 无默认值 : RO 只读 RW 读/写 : SC 自清除 P 永久设定值 LL 锁存低 LH锁存高8.1基本模式控制寄存器(BMCR)Basic mode control register 00 位位名称默认描述 0.15 复位 ，RW/SC 1软件复位0:正常操作该位设置PHY寄存器到默认状态。复位操作完成后，该位自动清零。 0.14 回环 0，RW 1回环0:正常操作在100Mbps操作模式下，设置该位可在接收前产生一个720ms“死时间”。 0.13 速度选择 1，RW 1100Mbps 0:10Mbps 连接速度可以根据该位选择，可以根据第12位，即自动协商选择。当自动协商使能时，即第12位为1，该位将会返回自动协商后的速度值。 0.12 自动协商使能 1，RW 1自动协商使能13位和8位的值反应自动协商后的状态。 0.11 掉电 0，RW 1掉电 0正常操作在掉电状态下，PHY应当操作处理。 0.10 隔离 0，RW 在应用中强制为0。 0.9 重启自动协商 0，RW/SC 1重新初始化自动协商。当自动协商未使能(寄存器第12位被清除)，该位无效，必须清除。自动协商初始化后该位自动清除。 0为正常操作 0.8 双工模式 1，RW 1全双工操作。当自动协商时(寄存器的第12位清除)，双工。当自动协商使能，该位反应自动协商选择的。0:正常操作 0.7 冲突0，RW 1冲突使能。当置位时在发送期间产生冲突。 0正常操作 0.6-0.0 保留 0，RO 保留 读0”，忽略写 8.2基本模式状态寄存器(BMSR)Basic Mode Status Register 01 位位名称默认描述 1.15 100BASE-T4 模式 0，RO/P 1DM9000A可以工作在100BASE-T4模式0:DM9000A不工作在100BASE-T4模式 1.14 100BASE-TX全双工1，RO/P 1DM9000A可以工作在100BASE-TX全双工模式0:DM9000A不工作在100BASE-TX全双工模式 1.13 100BASE-TX半双工1，RO/P 1DM9000A可以工作在100BASE-TX半双工模式0:DM9000A不工作在100BASE-TX半双工模式 1.12 10BASE-T 全双工1，RO/P 1DM9000A可以工作在10BASE-T全双工模式0:DM9000A 不工作在10BASE-T全双工模式 1.11 10BASE-T 半双工1，RO/P 1DM9000A可以工作在10BASE-T半双工模式0:DM9000A不工作在10BASE-T半双工模式 1.10- 1.7 保留 0，RO 读0”，忽略写 1.6 MF前1，RO 1PHY接前帧0:PHY不接受前帧 1.5 自动协商完成 0，RO 1自动协商过程结束0:自动协商过程未结束 1.4 远程错误 0，RO/LH 1远程错误状态检测(通过读或者芯片复位清除)错误标准和检查方法是DM9000A的执行特性。该位在ANLPAR中的RF位(bit 13，寄存器地址05)置位时置位。 0没有远程状态检测 1.3 自动协商1，RO/P 1DM9000A可以实现自动协商0:DM9000A不可以实现自动协商 1.2 连接状态 0，RO/LL 1已建立连接(10Mbps或100Mbps操作)0:未建立连接该位带锁存功能，一个连接错误状态将位，直到 1.1 Jabber检测 0，RO/LH 1Jabber状态检测0:无Jabber状态检测; 该位带锁存功能Jabber状态该位DM9000A复位该位仅工作在10Mbps模式下。 1.0 扩展1，RO/P 1扩展寄存器能0:只有基本 8.3 PHY ID标识符寄存器#1(PHYID1)02 PHY ID标识符寄存器#1#2用来共同标识一个DM9000A标识符。该标识符IEEE分配给DAVICOM半导体的OUI00606E。 位 位名称 默认 描述 2.15-2.0 OUI_MSB OUI最高有效位该寄存器OUI 00606E 的318位到该寄存器的150位。OUI最高两位被忽略(IEEE标准第1位和第位) 8.4 PHY ID标识符寄存器#2(PHYID1)03 位 位名称 默认 描述 3.15-3.10 OUI_LSB ,RO/P OUI最低有 效位 OUI 00606E 的1924位被相应地映射到该寄存器的第1510位。 3.9-3.4 VNDR_MDL ,RO/P 厂家厂家的位被映射到第94位(最高有效位至第9位) 3.3-3.0 MDL_REL ,RO/P 修正号修正号的位被映射到第3到0位(最高有效位至第4位) 8.5自动协商寄存器(ANAR)04 default:0x01e1 该寄存器包含该DM9000A器件的在自动协商期间被发送到其连接对象。 位 位名称 默认 描述 4.15 NP 0,RO/P 0:无下一页可用1:下一页可用DM9000A无下一页，所以该位永久设置为0 4.14 ACK 0,RO 1:连接对象接收0:无DM9000A自动协商状态机将在FLP自动控制该位在恰当的时 4.13 RF 0,RW 远程错误 1本地设备感知一个错误状态 0检测无错误 4.12-4.11 保留 X,RW 保留 写0，忽略读 4.10 FCS 0,RW 流控制 1控制器芯片支持流控制0:控制器芯片不支持流控制 4.9 T4 0,RO/P 100BASE-T4支持1:本地设备支持100BASE-T40:本地设备不支持100BASE-T4DM9000A不支持100BASE-T4，所以该位恒被设置为0。 4.8 TX_FDX 1,RW 100BASE-TX全双工支持 1本地设备支持100BASE-TX全双工 0:本地设备支持100BASE-TX全双工 4.7 TX_HDX 1,RW 100BASE-TX半双工支持 1本地设备支持100BASE-TX半双工 0:本地设备支持100BASE-TX半双工 4.6 10_FDX 1,RW 10BASE-T 全双工支持 1本地设备支持10BASE-T全双工 0:本地设备支持10BASE-T全双工 4.5 10_HDX 1,RW 10BASE-T半双工支持 1本地设备支持10BASE-T半双工 0:本地设备支持10BASE-T半双工 4.4-4.0 Selector ,RW 协议选择位 该位包含被节点支持的二进制编码协议选择器。 表示该设备支持IEEE 802.3 CSMA/CD 8.6自动协商连接对象寄存器(ANLPAR)05 在自动协商期间时对象的。 位 位名称 默认 描述 5.15 NP 0,RO 下一页指示 0连接对象无下一页可用 1连接对象下一页可用 5.14 ACK 0,RO 1:连接对象接收0:无DM9000A自动协商状态机将在FLP自动控制该位 5.13 RF 0,RO 远程错误 1远程错误被连接对象指出 0无远程错误被连接对象指出 5.12-5.11 保留 0,RO 保留 读0，忽略写 5.10 FCS 0,RO 流控制1:控制器芯片支持连接对象流控制能力 0控制器芯片不支持连接对象流控制能力 5.9 T4 0,RO 100BASE-T4支持 1连接对象支持100BASE-T40:连接对象支持100BASE-T4 5.8 TX_FDX 0,RO 100BASE-TX全双工支持 1连接对象支持100BASE-T 0:连接对象支持100BASE-T 5.7 TX_HDX 0,RO 100BASE-TX半双工支持 1连接对象支持100BASE-TX半双工0:连接对象支持100BASE-TX半双工 5.6 10_FDX 0,RO 10BASE-T全双工支持 1连接对象支持10BASE-T全双工0:连接对象支持10BASE-T全双工 5.5 10_HDX 0,RO 10BASE-T半双工支持 1连接对象支持10BASE-T半双工0:连接对象支持10BASE-T半双工 5.4-5.0 Selector ,RO 协议选择位 连接对象的二进制编码协议选择器 8.7自动协商扩展寄存器(ANER)06 位 位名称 默认 描述 6.15 保留 0,RO 保留 读0，忽略写 6.4 PDF 0,RO/LH 本地设备并行检测错误 PDF 1:通过并行检测功能检测到一个错误 PDF 0:通过并行检测功能未检测到错误 6.3 LP_NP_ABLE 0,RO 连接对象下一页可用 LP_NP_ABLE 1:连接对象下一页可用 LP_NP_ABLE 0:连接对象无下一页 6.2 NP_ABLE 0,RO/P 本地设备下一页可用 NP_ABLE 1:DM9000A下一页可用 NP_ABLE 0:DM9000A无下一页 6.1 PAGE_RX 0,RO/LH 接收到新 一页 接收到一个新的连接码字页。当该寄存器本处理器读时改为被自动清除。 6.0 LP_AN_ABL 0,RO 连接对象自动协商可用 该位的“1”表示连接对象支持自动协商 8.8 DAVICOM定配置寄存器(DSCR)16 位 位名称 默认 描述 16.15 BP_4B5B 0,RW 4B5B编码和5B4B解码 14B5B编码器和5B4B解码器功能0:正常4B5B和5B4B操作 16.14 BP_SCR 0,RW 扰/解扰器功能 1扰/解扰器功能0:正常扰/解扰器功能操作 16.13 BP_ALIGN 0,RW 符号对齐功能 1接收功能(，符号对齐和符号解码功能)。发送功能(符号编码和扰)0:正常操作 16.12 BP_ADPOK 0,RW ADPOK 强制信号检器(SD)。该寄存器只用于调试，不对用户开放。 1强制SD工作0:正操操作 16.11 保留 0,RW 保留 应用中强制为0 16.10 TX 1,RW 100BASE-TX模式控制 1100BASE-TX操作 16.9 保留 0,RO 保留 16.8 保留 0,RW 保留 应用中强制为0 16.7 F_LINK_100 0,RW 强制100Mbps良好连接 0正常100Mbps操作 1强制100Mbps良好连接状态 该位用于诊断。 16.6 SPLED_CTL 0,RW 保留 应用中强制为0 16.5 COLLED_CT 0,RW 保留 应用中强制为0 16.4 RPDCTR_EN 1,RW 简化掉电控制使能 该位用于使能自动简化掉电。 0 禁止自动精简掉电 1 使能自动精简掉电 16.3 SMRST 0,RW 复位状态机 当给该位写1，PHY的所有状态机将被复位。该位在复位完成后自清除。 16.2 MFPSC 1,RW MF前控制 帧控制位 1 MF位开 0 MF位关 16.1 SLEEP 0,RW 睡眠模式 该位写1将造成PHY进入睡眠模式和使除了晶振和时钟产生电路外的所有电路掉电。当从睡眠模式中唤醒(该位写0)，配置将变为睡眠之前的状态，但是状态机将被复位。 16.0 RLOUT 0,RW 远程循环输出控制 当该位置1，接收的数据将循环输出到发送通道。该位用于错误位检测。 8.9 DAVICOM定配置和状态寄存器(DSCSR)17 位 位名称 默认 描述 17.15 100FDX 1,RO 100M全双工操作模式 自动协商完成后，结果将被写到该位。若该位为1，意味着操作1模式是100M全双工模式。软件可以通过读bit[15:12]来看经过自动协商后选择的是哪一种模式。当不是自动协商模式下该位非法。 17.14 100HDX 1,RO 100M半双工操作模式 自动协商完成后，结果将被写到该位。若该位为1，意味着操作1模式是100M 全双工模式。软件可以通过读bit[15:12]来看经过自动协商后选择的是哪一种模式。当不是自动协商模式下该位非法。 17.13 10FDX 1,RO 10M全双工操作模式 自动协商完成后，结果将被写到该位。若该位为1，意味着操作1模式是100M全双工模式。软件可以通过读bit[15:12]来看经过自动协商后选择的是哪一种模式。当不是自动协商模式下该位非法。 17.12 10HDX 1,RO 10M全双工操作模式 自动协商完成后，结果将被写到该位。若该位为1，意味着操作1模式是100M全双工模式。软件可以通过读bit[15:12]来看经过自动协商后选择的是哪一种模式。当不是自动协商模式下该位非法。 17.11-17.9 保留 0,RO 保留 读0，忽略写 17.8-17.4 PHYADR[4:0] PHYADR ,RW PHY地址bit 4:0 首先发送或接收的PHY地址位是地址的最高有效位(bit4)。一个连接到多种PHY实体的站管理实体必须知道每个PHY的适当的地址。 17.3-17.0 ANMB[3:0] 0,RO 自动协商监视位 这些位只用于调试。自动协商状态将被写到这些位。 b3 b2 b1 b0 0 0 0 0 空闲状态 0 0 0 1 能力匹配 0 0 1 0 认证匹配 0 0 1 1 认证匹配失败 0 1 0 0 协调匹配 0 1 0 1 协调匹配失败 0 1 1 0 并行检测信号连接准备好 0 1 1 1 并行检测信号连接准备好失败 8.10 10BASE-T配置/状态(10BTCSR)10BASE-T Configuration/Status 18 位 位名称 默认 描述 18.15 保留 0,RO 保留 读0，忽略写 18.14 LP_EN 1,RW 连接脉冲使能 1连接脉冲的发送使能0:连接脉冲禁止，良好连接状态被强制该位仅在 10Mbps操作中 18.13 HBE 1,RW 心跳使能 1心跳功能使能0:心跳功能禁止当DM9000A配置为全双工操作，该位被忽略(冲突/心跳功能在全双工模式下) 18.12 SQUELCH 1,RW 静噪使能1:正常静噪 0低静噪 18.11 JABEN 1,RW Jabber使能 当DM9000A在10BASE-T全双工或10BASE-T收发器回环模式下使能或禁止Jabber功能 18.10 保留 0,RW 保留 应用中强制为0 18.9-18.1 保留 0,RO 保留 读0，忽略写 18.0 POLR 0,RO 极性保当该位置1，指示着10Mbps电缆线极性保。该位由10BASE-T模块自动清除和置位。 8.11掉电控制寄存器(PWDOR)19 位 位名称 默认 描述 19.15-19.9 保留 0,RO 保留 读0，忽略写 19.8 PD10DRV 0,RW 生产厂家掉电控制测试 19.7 PD100DL 0,RW 生产厂家掉电控制测试 19.6 PDchip 0,RW 生产厂家掉电控制测试 19.5 PDcom 0,RW 生产厂家掉电控制测试 19.4 PDaeq 0,RW 生产厂家掉电控制测试 19.3 PDdrv 0,RW 生产厂家掉电控制测试 19.2 PDedi 0,RW 生产厂家掉电控制测试 19.1 PDedo 0,RW 生产厂家掉电控制测试 19.0 PD10 0,RW 生产厂家掉电控制测试 *当被选择时，掉电值将由寄配置寄存器位 位名称 默认 描述 20.15 TSTSE1 0,RW 厂家测试选择控制 20.14 TSTSE2 0,RW 厂家测试选择控制 20.13 FORCE_TXSD 0,RW 强制信号检测 1在100M中强制SD信号0:正常SD信号 20.12 FORCE_FEF 0,RW 厂家测试选择控制 20.11-20.8 保留 0,RO 保留 读0，忽略写 20.7 MDIX_CNTL MDI/MDIX, RO MDI/MDIX值的极性 1MDIX模式 0MDI模式 20.6 AutoNeg_lpbk 0,RW 自动协商回环 1测试数字自动协商回环 0正常 20.5 Mdix_fix Value 0,RW MDIX_CNTL强制值: 当Mdix_down 1, MDIX_CNTL值取决于该寄存器的值。 20.4 Mdix_down 0,RW AUTO-MDIX关闭 手动强制MDI/MDIX. 0使能AUTO-MDIX 1禁止AUTO-MDIX，MDIX_CNTL值取决于20.5 20.3 MonSel1 0,RW 厂家测试选择控制 20.2 MonSel0 0,RW 厂家测试选择控制 20.1 保留 0,RW 保留 应用中强制为0 20.0 PD_value 0,RW 掉电控制值 决定寄存器19每一的值1:掉电 0正常 9. 功能描述 9.1 主机接口(HI) 主机接口为ISA总线模式，有8个IO基址，分别为:300H、310H、320H、330H、340H、350H、360H、370H。这些地址可由strap引脚锁存或从eeprom加载。 只有两个地址端口经过主机接口，一个是INDEX端口，另一个时DATA端口。 当引脚CMD 0时，主机接口作INDEX端口用，当引脚CMD 1时，主机接口作DATA端口用。INDEX端口的内容为DATA端口的寄存器地址。在访问任何寄存器之前，寄存器地址都必须保存在INDEX端口中。 9.2 直接内存访问控制(DMAC) DM9000支持DMA方式简化对内部存储器的访问。在我们编程写好内部存储器地址后，就可以用一个读/写命令伪指令把当前数据加载到内部数据缓冲区，这样，内部存储器指定位置就可以被读/写命令寄存器访问。存储器地址将会自动增加，增加的大小与当前总线操作模式相同(比如:8-bit、16-bit或32-bit)，接着下一个地址数据将会自动加载到内部数据缓冲区。要注意的是在连续突发式第一次访问的数据应该被忽略，因为，这个数据是最后一次读写命令的内容。 内部存储器空间大少16K字节。头3K字节单元用作发送包的缓冲区，其他13K字节用作接收包的缓冲区。所以在写存储器操作时，如果地址越界(即超出3K空间)，在IMR寄存器bit-7置位的情况下，地址指针将会返回到存储器0地址处。同样，在读存储器操作时，如果地址越界(即超出16K空间)，在IMR寄存器bit-7置位的情况下，地址指针将会返回到存储器0x0C00地址处。 9.3 数据包发送(PT) 有两个数据包，顺序命名为index1和index2，能同时存储在TX SRAM中。发送控制寄存器(02h)控制冗余校验码(CRC)和填充(pads)的插入，其状态分别记录在发送状态寄存器I(03H)和发送状态寄存器II(04H)中。 发送器的起始地址为0x00H，在软件或硬件复位后，默认的数据发送包为index1。首先，使用DMA端口将数据写入TX SRAM中，其次，在发送数据包长度寄存器(0fch/0fdh)中，把数据字节数写入字节计数寄存器。置位发送控制寄 存器的bit-0位，则DM9000开始发送index1数据包。在index1数据包发送结束之前，数据发送包index2被移入TX SRAM中。在index1数据包发送结束后，将index2数据字节数写入字节计数寄存器中，然后，置位发送控制寄存器的bit-0位，则index2数据包开始发送。以此类推，后面的数据包都以此方式进行发送。 9.4 数据包接收(PR) RX SRAM是一个环形数据结构。在软件或硬件复位后，RX SRAM的起始地址为0X0C00。每个接收数据包都包含有CRC校验域，数据域，以及紧跟其后的4字节包头域。4字节包头格式为:01h、状态、BYTE_COUNT低、BYTE_COUNT高。请注意:每个接收包的起始地址处在适当的地址边界，这取决于当前总线操作模式(8-bit、16-bit)。 9.5 100Base-TX操作 发送器部分包含以下功能模块: 4B5B编码器 扰频器(Scrambler) 并―串转换 NRZ码到NRZI码转换 NRZI码到MLT-3码转换 MLT-3驱动 4B5B编码器 4B5B编码器把MAC层生成的4-bit(4B)半字节数据转换成5-bit(5B)编码进行发送，请参考Table1。这种转换需要控制数据和包数据在编码中相结合。 在数据包发送时，4B5B编码器首先用J/K编码对(11000 10001)取代MAC前导字节的头8bits数据，标记传送数据包的开始。随后，对数据包继续进行4B5B编码。当到达数据包的末尾且MAC层的发送使能信号消逝时，4B5B编码器插入T/R编码对(01101 00111)来指示数据包的结束。之后，4B5B编码器就持续插入IDLEs信号到发送数据流中，直到发送使能信号置位且下一个数据包被检测到。 DM9000A有一个取消4B5B编码转换的选项，以支持像100Mbps重发器那样不需要4B5B编码转换的应用。 (Scrambler) 在100Base-TX操作中，扰频器是通过频谱能量在媒介连接器与双绞线电缆中的分布来控制电磁辐射(EMI)。通过扰频数据，电缆中的总能量就随机地分布在宽的频率范围。如果没有扰频器，电缆中的能量等级就会超出FCC的频率限制，该频率与反复的5B编码序列相关，就像持续发送的IDLE信号。从扰频器输出的信号通过逻辑异或(XOR)与NRZ 5B编码数据进行结合。结果是，在时钟频率下，带很强随机性的扰频数据流可以降低电磁辐射。 并--串转换 并―串转换器接收并行扰频的5B数据并将它转换为串行数据，然后将串行数据发送到NRZ到NRZI转换的模块中。 NRZ码到NRZI码转换 对于使用5类非屏蔽双绞线对电缆的100Base-TX的发送操作，在发送数据流完成扰频和串行后，必须进行NRZI编码来保持与TP-PMD标准相兼容。 NRZI码到MLT-3码转换 MLT-3码转换是通过将NRZI编码成交替定相逻辑1的二进制数据流来完成的。 MLT-3驱动 MLT-3转换器生成的二进制数据流被用于双绞线对的输出驱动。MLT-3转换器将这些数据流转换为电流源，然后，交变地驱动传输变压器的主线圈端，结果是产生一个最小的MLT-3信号。 4B5B编码 9.6 100Base-TX接收器 100Base-TX接收器包含一些功能模块，这些模块将125Mb/s的串行数据转换为同步4-bit半字数据。包含以下功能模块: 信号检测 数字自适应补偿 MLT-3到二进制解码 时钟复原模块 NRZI到NRZ解码 串,并转换 扰频 编码组对齐 4B5B解码 信号检测 信号检测功能是为了满足ANSI XT12 TP-PMD 100Base-TX标准定义的电压门限与定时参数的说明。 自适应补偿 当传输数据在双绞线电缆上高速传输时，会产生频率衰减问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 。发送信号频率在扰频数据流随机性的正常工作期间，变化。这个信号衰减的变化是由频率变化引起的，必须进行补偿以保证接收数据的完整性。为了确保传输质量，当使用MLT-3编码时，信号补偿功能能适应各种电缆长度和类型，这些长度和类型是由具体安装环境确定的。对于一个给定执行 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 的电缆长度的选择，要求合理的补偿，这个补偿不包含短距离、很少衰减电缆长度的情况。相反地，如果选择需要很少补偿的短的或中等长度的电缆将会引起在长电缆情况下的连续的欠补偿。因此，信号补偿和信号均衡必须被采用以确保接收到合适的信号，而这个信号跟电缆长度无关。 MLT-3到NRZI解码 DM9000A从数字自适应补偿处将MLT-3信息解码成NRZI数据。 时钟复原模块 时钟复原模块从MLT-3 to NRZI解码器处接收NRZI数据。时钟复原模块锁存数据流以及从中提取125MHz的参考时钟。这个时钟和数据将出现在从NRZI 到NRZ 的解码器中。 NRZI 到NRZ 对于采用5类非屏蔽双绞线电缆的100Base-TX，其发送数据要求采用NRZI编码以保持与TP-PMD标准相兼容。这个转换必须在接收终端被保存。NRZI to NRZ解码器从时钟复原模块接收NRZI数据流，并将其转换为NRZ数据流，NRZ数据流将出现在串,并的转换模块中。 串,并转换 串,并转换器从NRZI to NRZ解码器中接收串行数据并将其转换为并行数据，送到扰频器中。 扰频器 由于扰频器是在发送数据时用来控制电磁辐射的，所以，接收器也必须对接收到的数据进行扰频。扰频器从串,并转换器中接收扰频的并行数据流，去除数据扰频将数据送到编码组对齐模块中。 编码组对齐模块 编码组对齐模块从扰频器中接收非对齐的5B数据，并将其转换为对齐的5B编码组数据。编码组对齐发生在J/K码组被检测到之后，随后的数据将以固定边界进行对齐。 4B5B解码 4B5B解码功能可以看作一个查找列表，用于将接收到的5B码组解码成4B编码数据。当接收到一帧数据时，头25bits码组用于接收帧开始分隔符(J/K符号)。J/K符号对被两个半字节前导符代替。最后两个码组为帧结束分隔符(T/R符号)，T/R符号对也是被两个半字节代替出现在MAC层上。 9.7 10Base-T操作 10Base-T发送器遵照IEEE 802.3u标准。当DM9000A工作在10Base-T模式时，采用曼切斯特编码(Manchester)。数据发送处理时，数据以半字节格式出现。先将其转换为串行的比特流，然后进行曼切斯特编码。当接收数据时，将接收到的比特流进行曼切斯特解码，然后转换为半字节格式。 9.8 冲突检测 对于半双工操作，当接收和发送通道同时工作时，将进行冲突检测。冲突检 测功能在全双工模式时禁止。 9.9 载波检测 在半双工模式时，载波检测(CRS)在接收和发送期间都有效。而在全双工模式时，只在接收操作时有效。 9.10 自动协商 自动协商功能为两个连接设备提供信息交换和自动配置设备以使设备发挥出最佳性能。值得注意的是:自动协商并不是测试连接设备特性。在最多的普通操作模式下，它允许设备在两部分的终端建立连接。如果在两设备间存在多于一个普通模式，则根据预先定义好的优先级来选择一个操作模式。 自动协商功能可为设备提供并行检查功能，尽管该设备不支持自动协商功能。在并行检查期间，不产生配置交换信息，取而代之的是接收信号检查。如果发现一个接收设备支持的信号匹配协议，则设备会根据该协议建立连接。这允许设备不支持自动协商功能，但是要支持一个普通操作模式来建立连接。 9.11 省电模式 信号检测电路一直在检测传输介质上是否有电缆断开的信号。如果有，DM9000A则自动关闭电源进入省电模式，而不管操作模式是N-way模式或强制模式。当进入省电模式时，发送电路仍然以最小功率损耗来发送快速连接脉冲。如果从介质中检测到一个有效的信号，该信号可能为N-ways 快速连接脉冲，10Base-T普通连接脉冲，或是100Base-TX MLT3信号，则设备被唤醒进入普通操作模式。 可以写“0”到PHY 电模式。 掉电模式 PHY 为高电平进入掉电模式，该模式禁止所有发送和接收功能，访问PHY寄存器除外。 降低发送损耗模式 额外的降低发送损耗可以通过改变变压器TX端的转换比率为1.25:1，在BGRES与AGND引脚处接一个8.5KΩ电阻、将TXO+/TXO-上的上拉电阻由50Ω改为78Ω来实现。该配置可以而外降低20,的损耗。 10 DC与AC电器特性 10.1 最大绝对额定值 工作条件 10.2 DC电器特性(VDD 3.3V) 10.3 AC电器特性与时序 TP接口 晶振/振荡时钟 I/O读时序 说明:(默认CLK周期为20ns) 当SD总线宽度为16-bit、系统地址为DATA端口(高)、INDEX端口为存储器数据寄存器索引(ex.F0H,F2H,F6H,F8H)时，IO16有效。 I/O写时序 说明:(默认CLK周期为20ns) 当SD总线宽度为16-bit、系统地址为DATA端口(高)、INDEX端口为存储器数据寄存器索引(ex.F0H,F2H,F6H,F8H)时，IO16有效。 EEPROM接口时序 11应用说明 11.1网络接口信号接线 尽量的将变压器靠近RJ 11.3 10Base-T/100Base-TX无自动MDIX变压器应用 11.4电源退偶电容 Davicom半导体公司建议在DM9000A所有电源引脚焊盘附件放置去偶电容，越靠近引脚越好(最佳放置距离 3mm)。推荐的电，根据布局需要选择。 11.5地平面布局 Davicom半导体公司建议使用单一的地平面来降低EMI。地平面分割会增加EMI，以致网络接口卡不符合FCC通信规则(part15)。图11-4显示了推荐的地平面布局原理图。 图11-4 地平面布局 11.6电源平面分割 电源平面应按照图11-5所示分割。 图11-5 电源平面分割 11.7铁氧体磁珠选择指导 变压器需求请参考表2。这些变压器，都适用于各个厂商的铁氧体磁珠，用户应该在适用前测试所有的磁珠。表2列出的所有变压器都是电气相当的，但是，不都是引脚到引脚相当。 11.8晶振选择指导 晶振可以用于产生25MHz的参考时钟信号，晶振必须为基频类型、连续振荡。晶振连接到X1与X2引脚上，并在每个晶振引脚上并联一个22pf的电容 到地平面(参考图11-6)。 12封装信息 LQFP 48L 外形尺寸(单位为:inches/mm) 13订购信息 南京电研电力自动化股份有限公司 2