-PAGE.z"数字电路与逻辑设计实验"实验
报告
软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载
题目数字钟电路与PCB设计学院：信息工程学院系专业：班级：121班学号：学生：指导教师：递交日期：2021年12月28日大学实验报告学生：学号：专业班级：实验类型：□验证□综合■设计□创新实验日期：2021.12实验成绩：数字钟电路设计与制作实验报告一、实验目的：1、综合应用数字电路知识；2、学习使用protel进展电子电路的原理图设计、印制电路板设计3、学习电路板制作、安装、调试技能。二、实验任务及要求：任务：设计一个12小时或24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时及分进展单独校时，使其校正到准确时间。可以根据兴趣增加其它与数字钟有关的功能。要求：画出电路原理图，元器件及参数选择，PCB文件生成、制板及实物制作三、实验原理及电路设计：1、
设计方案
关于薪酬设计方案通用技术作品设计方案停车场设计方案多媒体教室设计方案农贸市场设计方案
及电路框图数字钟实际上是一个对
标准
excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载
频率(1HZ)进展计数的计数电路。主要由振荡器、分频器、计数器、译码器、显示器和校时电路组成。振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器或者由555构成的多谐振荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照"24翻1〞规律计数。计数器的输出分别经译码器送显示器显示。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当计时出现误差时，可以用校时电路校时、校分。如图一所示为数字钟电路系统的组成框图。〔1〕振荡器是数字钟的核心。振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。通常选用石英晶体构成振荡器电路构成振荡器。也可以由555定时器组成。在实验最初有两种
方案
气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载
，一是由555定时器构成1000hz的脉冲，再由其他芯片分频产生1hz的脉冲。二是直接由555定时器产生1hz的脉冲。两种方案各有优劣。方案一能产生频率更准确的脉冲，但是由于分频，使用了更多的芯片，可能会对后期的布线造成困扰。方案二产生的脉冲不如方案一的准确，但是使用的芯片更少，整体设计更简洁。后考虑到校时电路的"快校时〞需要一个较高的脉冲，最后综合了两个方案的优点，决定由555定时器构成的多谐振荡器产生10hz的脉冲，然后分频产生1hz和5hz的脉冲。〔2〕时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。实验最初打算使用74ls161芯片，后来发现如果使用74ls160代替可以减少与非门的使用，于是本次实验设计采用74ls160芯片与与非门构成60模、24模计数器。〔3〕译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。〔4〕显示电路的组成主要是数码管，数码管由7个发光二极管组成，行成一个日字形，它门可以共阴极，也可以共阳极，本设计中为共阴极七段显示LED数码管。〔5〕当重新接通电源或走时出现误差时都需要对时间进展校正，所以数字钟应具有分校正和时校正功能。对校时电路的要：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。2、各子模块电路设计及原理说明〔1〕振荡器及分频电路〔脉冲发生电路〕由555定时器产生多振荡电路的电路如右图所示，根据
计算公式
六西格玛计算公式下载结构力学静力计算公式下载重复性计算公式下载六西格玛计算公式下载年假计算公式
可以将所需要产生的脉冲频率带入，求得所需的元件参数。连接后的电路如下列图2。图2脉冲产生电路〔2〕时间计数单元由时计数、分计数和秒计数等几个局部组成。时计数单元为24数器计数，其输出为两位8421BCD码形式，分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。本实验采取了用两块74LS160芯片进展级联来产生60进制和24进制计数器CR高电平有效，为异步清零端，当CR=1时，Q0~Q3均为0。.LD高电平有效，为置入控制端，当CR=0、LD=1时，在时钟CP的上升沿作用下，外加输入数据D0~D3同时输入，即Q0=d0、Q1=d1、Q2=d2、Q3=d3。CTp、CTt为计数控制信号，当CR=0、LD=0的条件下，CTp=1、CTt=1，完成4位二进制加法计数；CTp=1、CTt=0时，电路中各级触发器状态处于保持，而输出CO=0;CTt=1、CTp=0时，电路各级触发器及输出均处于保持。设计电路见下列图。〔图3-1〕60进制电路〔图3-2〕24进制电路〔3〕译码器74LS48及数码管74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED七段共阴极显示数码管。其功能是把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。由74LS48和LED七段共阴极数码管组成一位数码显示电路。假设将"秒〞、"分〞、"时〞计数器的每位输出分别接到相应七段译码器的输入端，便可进展不同数字显示。在译码器输出与数码管之间串联的R为限流电阻。当数字钟的计数器在CP脉冲的作用下，就应将其状态显示成清晰的数字符号共阴极式LED数码管使用时公共阴极接地，使每个发光二极管都处于导通状态，而且这7个发光二极管a到g分别由相应的BCD七段译码器来驱动。图4译码驱动及数码管〔4〕校时电路对校时电路的要：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。设计的校时方式有"快校时〞和"慢校时〞两种。"快校时〞是通过开关控制，使计数器对5hz的校时脉冲进展计数；"慢校时〞是用手动产生单脉冲作校时脉冲。图4为校时"时〞"分〞电路。〔图4〕校时电路3、仿真图及仿真方法说明〔配合文字说明，对时分秒显示及调时等功能进展仿真〕图5为仿真图。由于软件对1hz的脉冲不识别，以及仿真速度慢的关系，按原理接入1hz脉冲，不能看到明显的仿真结果。所以，在仿真时实际接入1000hz脉冲，脉冲由一个交流电源提供。仿真时，可以看到"秒数码管〞示数规律地变化，每千分之一秒变化一次。秒数码管显示到59后，在下一次变化时，跳为00。仿真时将两个校时按键分别设为A和S，可以看到，每按动一次"A〞，"时〞变化一次；没按动一次"S〞键，"分〞变化一次。〔图5〕原理图四、主要实验元件及器材清单：〔也可以从protel导出元件清单表〕五、系统设计与实现1、总电路图〔见一〕2、工程变化订单〔见二〕3、PCB图〔见三〕4、3D图〔见四〕六、总结
浙公网安备 33021202002483