数电各章重点复习

数电课程各章重点 第1章 逻辑代数基础知识要点 1、 二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码 2、 逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：与、或、非 3、 逻辑代数的基本公式和常用公式、基本规则 逻辑代数的基本公式 逻辑代数常用公式： 吸收律： 消去律： 多余项定律： 反演定律： 基本规则：反演规则和对偶规则，例1-5 4、 逻辑函数的三种表示方法及其互相转换 逻辑函数的三种表示方法为：真值表、函数式、逻辑图 会从这三种中任一种推出其它二种，详见例1-7 5、 逻辑函数的最小项表示法：最小项的性质；例1-8 6、 逻辑函数的化简：要求按步骤解答 1、 利用公式法对逻辑函数进行化简 2、 利用卡诺图对逻辑函数化简 3、 具有约束条件的逻辑函数化简 例1.1 利用公式法化简 解： 例1.2 利用卡诺图化简逻辑函数 约束条件为 解：函数Y的卡诺图如下： EMBED Equation.3 第2章 门电路知识要点 一、三极管开、关状态 1、饱和、截止条件：截止： ， 饱和： 2、反相器饱和、截止判断 二、基本门电路及其逻辑符号 与门、或非门、非门、与非门、OC门、三态门、异或； 传输门、OC/OD门及三态门的应用 三、门电路的外特性 1、输入端电阻特性：对TTL门电路而言，输入端通过电阻接地或低电平时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。习题2-7 以下内容了解 2、输入短路电流IIS 输入端接地时的输入电流叫做输入短路电流IIS。 3、输入高电平漏电流IIH 输入端接高电平时输入电流 4、输出高电平负载电流IOH 5、输出低电平负载电流IOL 6、扇出系数NO 一个门电路驱动同类门的最大数目 第三章 组合逻辑电路知识要点 1、 组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关 2、 组合逻辑电路的分析方法（按步骤解题） 3、 若干常用组合逻辑电路 译码器（74LS138） 全加器（真值表分析） 数选器（74151和74153） 4、 组合逻辑电路设计方法（按步骤解题） 1、 用门电路设计 2、 用译码器、数据选择器实现 例3.1 试设计一个三位多数表决电路 1、 用与非门实现 2、 用译码器74LS138实现 3、 用双4选1数据选择器74LS153 解：1. 逻辑定义 设A、B、C为三个输入变量，Y为输出变量。逻辑1表示同意，逻辑0表示不同意，输出变量Y=1表示事件成立，逻辑0表示事件不成立。 2. 根据题意列出真值表如表3.1所示 表3.1 3. 经化简函数Y的最简与或式为： 4. 用门电路与非门实现 函数Y的与非—与非表达式为： 逻辑图如下： EMBED Visio.Drawing.11 5. 用3—8译码器74LS138实现 由于74LS138为低电平译码，故有 由真值表得出Y的最小项表示法为： EMBED Equation.3 用74LS138实现的逻辑图如下： 6. 用双4选1的数据选择器74LS153实现 74LS153内含二片双4选1数据选择器，由于该函数Y是三变量函数，故只需用一个4选1即可，如果是4变量函数，则需将二个4选1级连后才能实现 74LS153输出Y1的逻辑函数表达式为： 三变量多数表决电路Y输出函数为： 令 A=A1，B=A0，C用D10~D13表示，则 ∴D10=0，D11=C，D12=C，D13=1 逻辑图如下： 注：实验中1位二进制全加器设计：用138或153如何实现？1位二进制全减器呢？ 第4章 触发器知识要点 1、 触发器：能储存一位二进制信号的单元 2、 各类触发器框图、功能表和特性方程 RS： SR=0 JK： D： T： T'： 3、 各类触发器动作特点及波形图画法 基本RS触发器：SD、RD每一变化对输出均产生影响 时钟控制RS触发器：在CP高电平期间R、S变化对输出有影响 主从JK触发器：在CP=1期间，主触发器状态随R、S变化。CP下降沿，从触发器按主触发器状态翻转。在CP=1期间，JK状态应保持不变，否则会产生一次状态变化。 T'触发器：Q是CP的二分频 边沿触发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。 4、 触发器转换 D触发器和JK触发器转换成T和T’触发器 第5章 时序逻辑电路知识要点 一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。 时序逻辑电路由组合逻辑电路和存储电路组成。 二、同步时序逻辑电路的分析方法（按步骤解题） 逻辑图→写出驱动方程→写出状态方程→写出输出方程→画出状态转换图 （详见例5-1） 3、 典型时序逻辑电路 1. 移位寄存器及移位寄存器型计数器。 2. 用T触发器构成二进制加法计数器构成方法。 T0=1 T1=Q0 ··· Ti=Qi-1 Qi-2 ···Q1 Q0 3. 集成计数器框图及功能表的理解 4位同步二进制计数器74LS161：异步清0（低电平），同步置数，CP上升沿计数，功能表 4位同步十进制计数器74LS160：同74LS161 同步十六进制加/减计数器74LS191：无清0端，只有异步预置端，功能表 双时钟同步十六进制加减计数器74LS193：有二个时钟CPU，CPD，异步置0（H），异步预置（L） 4、 时序逻辑电路的设计 （按步骤解题） 1．用触发器组成同步计数器的设计方法及设计步骤（例5-3） 逻辑抽象→状态转换图→画出次态 以及各输出的卡诺图→利用卡诺图求状态方程和驱动方程、输出方程→检查自启动（如不能自启动则应修改逻辑）→画逻辑图 2． 用集成计数器组成任意进制计数器的方法 置0法：如果集成计数器有清零端，则可控制清零端来改变计数长度。如果是异步清零端，则N进制计数器可用第N个状态译码产生控制信号控制清零端，如果是同步清零，则用第N-1个状态译码产生控制信号，产生控制信号时应注意清零端时高电平还是低电平。 置数法：控制预置端来改变计数长度。 如果异步预置，则用第N个状态译码产生控制信号 如果同步预置，则用第N-1个状态译码产生控制信号，也应注意预置端是高电平还是低电平。 两片间进位信号产生：有串行进位和并行进位二种方法 详见例5-5至5-8 第六章 可编程逻辑器件知识要点 一、半导体存储器的分类及功能（了解） 从功能上分 二、半导体存储器结构 （了解） ROM、RAM结构框图以及两者差异 三、RAM存储器容量扩展 位扩展：增加数据位数 字扩展：增加存储单元 第八章 脉冲波形产生和整形知识要点 重点：555电路及其应用 1、 用555组成多谐振荡器 1. 电路组成如图6.5所示 图6.5 2. 电路参数： 充电 ：(R1+R2)C 放电 ： R2C 周期：T=(R1+2R2)C ln2 占空比： 2、 用555电路组成施密特触发器 1. 电路如图6.1所示 2. 回差计算 ， 回差 3. 对应Vi输入波形、输出波形如图6.2所示 3、 用555电路组成单稳电路 1. 电路如图6.3所示 稳态时 VO=0 。 Vi2有负脉冲触发时VO=1 。 2. 脉宽参数计算 3. 波形如图6.4所示 第9章 数模和模数转换知识要点 1、 D/A 转换器 D/A 转换器的一般形式为：VO=KDi，K为比例系数，Di为输入的二进制数，D/A 转换器的电路结构主要看有权电阻、权电流、权电容以及开关树型D/A 转换器。 权电阻及倒T型电阻网络D/A转换器输出电压和输入二进制数之间关系的推导过程。 2、 A/D 转换器 1. A/D 转换器基本原理 取样定理：为保证取样后的信号不失真恢复变量信号，设采样频率为 ，原信号最高频率为 ，则 。 A/D 转换器过程：采样、保持、量化、编码 2. 典型A/D 转换器的工作原理 逐次逼近型A/D 转换器原理 计数型A/D 转换器原理 PAGE 9/9 _1229117450.unknown _1230031176.unknown _1230033239.vsd _1230033482.unknown _1230034345.unknown _1323496283.unknown _1323497163.unknown _1230035173.vsd _1230035588.unknown _1230035681.unknown _1230035504.unknown _1230034802.vsd _1230034289.unknown _1230034310.unknown _1230033496.unknown _1230034179.vsd _1230033392.unknown _1230033468.unknown _1230033274.unknown _1230031894.unknown _1230032755.vsd _1230033134.vsd _1230032159.unknown _1230031683.unknown _1230031845.unknown _1230031597.unknown _1229120218.unknown _1229124322.unknown _1229249353.vsd 00 01 11 10 00011110 AB CD 1 1 1 × 1 1 × × × × _1229250497.unknown _1229155355.unknown _1229155445.unknown _1229121110.unknown _1229124093.unknown _1229121099.unknown _1229119965.vsd A B C Y 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 _1229120145.unknown _1229119045.vsd _1229115502.unknown _1229115775.unknown _1229115926.unknown _1229116008.unknown _1229115791.unknown _1229115664.unknown _1229115705.unknown _1229115567.unknown _1229115604.unknown _1229115515.unknown _1229114875.unknown _1229114950.unknown _1229115385.unknown _1229114915.unknown _1229114780.unknown _1229114816.unknown _1229114689.unknown