高速高精度ADC的驱动电路

／飞 设计思路 DesignIdeos 高速高精度ADC的驱动电路★ DrivingCircuitofHigh——SpeedandHigh_-PrecisionADC 栏目编辑JI 韩汝水ll 天津大学精密仪器与光电子工程学院林凌王斯亮李刚 摘要： 本文分无源和有源抗混叠滤波电路两种情况， 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 高速高精 度数据采集系统对放大器驱动能力的 要求 对教师党员的评价套管和固井爆破片与爆破装置仓库管理基本要求三甲医院都需要复审吗 ，指出习惯上的无 源抗混叠滤波器已难以满足精度要求和对放大器容性负载的 驱动能力过于苛刻，有源抗混叠滤波器能够较好地满足驱动 要求，但对放大器仍有较高的要求。 关键词： 放大器；ADC；驱动；抗混叠滤波器 *国家自然科学 脚苦 基 金 项 目 在数据采集过程中，不可避免地会有高 fNo．601 74032． 频干扰信号的存在。当这些信号的频率超过纳 6067411 11。 奎斯特频率时，数字信号中就会出现不可预料 2007年4月10日的干扰，即频率混叠。为了最大程度地抑制或 收到修改稿。林凌： 消除混叠现象对动态测控系统数据采集的影 副教授，主要研究方 响，就需要利用抗混叠滤波器将无用信号进行 向为生物医学信号检 衰减和滤除⋯。 测-b处理。 设计抗混叠滤波器需要考虑的因素有： 截止频率、品质因数、滚降特性等。目前这方 面的文章主要集中在讨论滤波器本身的设计和 性能的改进上，比如文献2主要阐述了数据采 集系统中对信号进行抗混叠滤波的必要性，介 绍了两种低成本、使用简单的抗混叠滤波器的 设计方法；而文献3则介绍的是在采样系统中 如何用分离元件和集成电路芯片来设计抗混叠 滤波器的方法；文献4是通过计算分析巴特沃 斯滤波器、贝塞尔滤波器等的频率特性、品质 因数、频率比例因子特性，优化抗混叠滤波器 图1放大器驱动无源 抗混叠滤波器 的设计。显然，这些文章对于A／D转换器周围 电路的要求以及非线性电容并未加以考虑，这 种有局限的设计方法在高速高精度的数据采集 系统中显然是不合理的。 文献5中考虑到非线性电容，提出了无源 抗混叠滤波器对前级运算放大器驱动能力要求 提高的问题。本文对高速高精度数据采集系统 中抗混叠滤波器，对前级驱动放大器的驱动能 力的要求进行进一步的讨论。 目前，抗混叠滤波电路对运放驱动能力 的要求提高，主要是因为高速高精度数据采集 系统中一般都加入了采样保持电路(由简单电 阻电容组成)或者是在ADC内部集成了采样 保持器。为了方便但不失一般性，下面以ADI 公司的微处理器ADuC841为例，其内部集成 了一个12位的ADC，ADC的内部集成有采样 保持电路，本文以其主要参数讨论高速高精度 的ADC驱动问题。但讨论限于单端驱动的情 况，对双端驱动同样有参考价值。 无源抗混叠滤波器的驱动 图1为前级运放驱动无源抗混叠滤波电 路的简单示意图【7]。开关K和电容C，构成了集 成在ADC中的采样保持电路，当开关断开时 处于保持阶段；开关闭合时为采样阶段。 无源抗混叠滤波器的设计中，考虑最差 的情况，假设ADC前后两次转换之间，模拟 量的输入值相差(Eli]加到C，上的电压值)最大 为5V。为保证C，对C，的分压小于1LSB=5／2”， 万方数据 图2有源滤波器中的 放大器驱动ADC ：一⋯一⋯一一⋯一一一一一⋯⋯⋯一?垆二章 假设要求C．=aC，，这样C，对C，的分压为U，，=1／ aur，，Ur，最大为5V，由C，分压所造成的误差 最大为U，，=5／a，令5／a<5，2“=ILSB，即a>2”， C，>4096C2。在实际应用时，由于采样频率往 往高于信号中的最高频率数倍(>2)以上和高 频信号频率往往幅值较低，对电容c，的要求 C，>212C，可以适当的放宽。为保证测量的可信 度，后面都同上考察最差情况，实际应用中可 适当放宽要求。 在ADuC841中的电容C，的值为32pF，C， ≥4096C，=131072pF，取标称值CI=0．221aF。 现有的运算放大器对容性负载的驱动能 力有限，当R较小C，值较大时，运放驱动大 容性负载时可能会产生振荡。AD8024是一种 四元组350MHz、24V的放大器，据其数据手 册称可驱动高电容性负载，其最大也可以驱动 1000pF的容性负载。可见，运放驱动能力限制 了无源抗混叠滤波器的应用，尤其在高精度数 据采集系统中。这在实际应用中应该引起注 意。 有潦抗混叠滤波器的驱动 图2为有源抗混叠滤波器中的运放驱动 ADC的简单示意图。有源抗混叠滤波器中的 运放作为驱动放大器，必须提供足够的输出电 流以驱动ADC输入；其带宽应该接近采样频 率的两倍；运放建立时间应与ADC采样时间 相匹配。下面就这几个方面讨论有源抗混叠滤 波电路中的驱动放大器与ADC的匹配问题。 运放的驱动能力 运放的驱动能力主要是指，运放能否满 足采样保持电路在采样瞬时对充电电流的要 求。当采样保持电路处于采样阶段时，开关K 闭合，相当于一个阶跃信号通过电阻R对电容 栏目编辑II 韩汝水lI C，(当然这里仍存在着C，的干扰)进行充电。为 了保证可信度，假设前一次采样值与本次采 样值之差为最大值，即5V(ADuC841的电源 电压)。也就是相当于一个5V的阶跃信号给 C，充电。充电开始的瞬时充电电流最大，最大 值I。。=5／R。运放应该满足峰值输出电流I。。。≥ I⋯时的驱动能力要求。ADuC841中的R约 2001)，I。， ． 。显m=5／R=5V／200f2=0 025A=25mA 然，这个条件不难达到，但仍然有很多低功耗 的CMOS运算放大器或放大器的驱动能力远 低于该要求。 运放的单位增益带宽 单位增益带宽是一个很重要的指标，正 弦小信号放大时的重要参数。运放的增益越 高，带宽越窄，增益带宽积为常数，即A。B。= 常数。因此运算放大器在给定电压增益下，其 最高工作频率受到增益带宽积的限制。放大倍 数等于1时的带宽称为单位增益带宽。 当运放用做有源抗混叠滤波器时，至少 应使其单位增益带宽应高于低通截止频率。但 仅仅满足这个要求还不够，运放的放大倍数不 为1时，由于增益带宽积为常数，放大倍数增 加，带宽相应减小，当小于低通滤波器截止频 率时就不能正常工作了。所以，考虑运放的放 大倍数时，可要求单位增益带宽为4-5倍的截 止频率。工程上运放的带宽通常取采样频率的 2倍以上。 运放建立时间和压摆率 内部集成有采样保持电路的ADC或者是 加了简单电容电阻采样保持器的数据采集电 路，容易造成较大误差，使ADC损失精度。这 主要是因为电路在ADC每次转换结束时，采 样开关进行切换，采样电容切换到输入端开始 下一次采样。前后两次采样的模拟量之间存在 差值，相当于一个阶跃信号输入到运放的输出 端，运放如果不能跟上阶跃信号，就会产生误 差，当误差大于1LSB时就会造成ADC精度的 损失。为避免这种误差，运算放大器应能够在 下一次转换启动前，保证输入到ADC(采样／ 保持电路)的信号在误差带以内(重新建立)。 万方数据 运放能否快速重建，主要考虑它在大信号处理 中的速度参数，比如建立时间和压摆率。为保 证测量的可信度，考虑最差的情况：两次采样 的模拟量之间相差电源电压5V，即假设采样 开关切换后，相当于给运放加了一个5V的阶 跃信号。 为保证采样的准确性，运放的建立时间 与ADC的采样时间应匹配，即只有当ADC采 样输入信号的时间长于最差情况下放大器的建 立时间时，才能保证转换结果的精度。 对于12位的ADC，为避免误差，假定 电压稳定后其误差应小于1／2LSB。每两次 采样模拟量的差值作为ADC的输入，假设为 Vi，满足最低要求的误差为V：Xa≤LSB／ 2=(1／2)x(5／212)，Vi最大为5V，所以5× a≤(1／2)X(5／212)，即a≤1／2”=0．00012≈ 0．01％。也就是要充分利用ADC，满足精度 要求，就要求运放的建立时间短于电压稳定 在0．01％以内的时间。并且这个时间t应满 足，t≤1／420KHz≈2．389S(ADuC841的最 高采样频率为420KHz)。虽然有很多现代的 高速运放能够达到上述建立时间的要求，如 OPA211，0．01％的建立时间不足19S，但在 设计ADC的驱动电路仍然需要给与足够的 重视。 对于一个给定的输入信号幅度和放大器 压摆率(SR)，可以求出一个信号频率最大值。 在该频率范围内，信号可以被忠实地重建： ^。=篆鲁，其中V，为峰值输出电压口，。反 过来，根据采样速率(fm。。)和采样模拟量电压 变化的幅值(V。)，也可以估算出，ADC对运放 压摆率的要求。取输出电压的峰值为两次采样 模拟量的差值(sv)，可重建的信号频率最大值 取420KHz(ADuC841的最高采样率)，经计算 得SR=2rcVP‘fM“=2兀’5V’o．42MHz=13．19W ItS。目前高速运放达到上述压摆率也比较容 易。如ADI公司的OPA211达到了22V／I．tS的 压摆率。 栏目编辑Il 韩汝水Il 结蒋 本文根据目前数据采集系统不断提高的 速度和分辨率及非线性电容输入结构等的要 求，对高速高精度数据采集系统中两种抗混叠 滤波器对驱动放大器的要求进行了分析。分析 了无源抗混叠滤波器对前级放大电路的运放驱 动能力的要求，得出理论上无源抗混叠滤波电 路精度低，不能充分利用ADC精度和速度，不 适用于高速高精度数据采集系统。进而本文对 有源抗混叠滤波电路对驱动运放的要求，进行 了分析，分别从高频参数单位增益带宽和高速 参数建立时间，压摆率以及运放的电流驱动能 力，分析了系统对驱动放大器的要求。这些分 析，为高速高精度信号采集系统中设计有源抗 混叠滤波电路提供了很有意义的参考。髓 参考文献： 1．WeiyunShan．SundstromL．．Effectsofanti— aliasingfiltersinfeedbackpathofadaptive predistortion【j】．MicrowaveSymposiumDigest， 2002IEEEMTT—SInternationalVolume1．2—7June 2002Page(s)：469—472 2．王刚、康显红，两种抗混叠滤波电路的运用 【J】．科技情报开发与经济，2006，16：282—283 3．刘洪涛、吴云洁，高品质抗混叠滤波器的设计 fJ】，仪器仪 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 用户，2006，13：97—98 4．彭永胜、王太勇等，高品质抗混叠滤波器设计 【J】，西南交通大学学报，2003，38：596—601 5．李刚、程丽君、林凌．高精度数据采集中抗混 叠滤波器的设计【J】．天津大学学报，待发表． 6．Markiewicz—WrzecionoM．，SniatalaP．．A simpledesignprogramforoptimalanti—aliasing filters[J】．CircuitTheoryandDesign，1989．，Euro— peanConferenceon5—8Sep1989Page(s】：294— 298 7．李刚、林凌，粟田禾，易学易用高性能SoC 单片机ADuC841【M】，西安电子科技大学出版社 ，2006． 万方数据 高速高精度ADC的驱动电路 作者： 林凌， 王斯亮， 李刚 作者单位： 天津大学精密仪器与光电子工程学院 刊名： 电子产品世界 英文刊名： ELECTRONIC ENGINEERING & PRODUCT WORLD 年，卷(期)： 2007，""(6) 被引用次数： 1次 参考文献(7条) 1.Weiyun Shan.Sundstrom L Effects of antialiasing filters in feedback path of adaptive predistortion 2002 2.王刚.康显红 两种抗混叠滤波电路的运用[期刊论文]-科技情报开发与经济 2006(16) 3.刘洪涛.吴云洁 高品质抗混叠滤波器的设计[期刊论文]-仪器仪表用户 2006 4.彭永胜.王太勇 高品质抗混叠滤波器设计[期刊论文]-西南交通大学学报 2003 5.李刚.程丽君.林凌 高精度数据采集中抗混叠滤波器的设计 6.Markiewicz-Wrzeciono M.Sniatala P A simple design program for optimal anti-aliasing filters 1989 7.李刚.林凌.粟田禾 易学易用高性能SoC单片机ADuC841 2006 相似文献(10条) 1.期刊论文 李春燕.Li Chunyan 差分放大器驱动ADC的应用 -电子科技2010,23(2) 高速高精度 ADC 的应用需要其驱动器具备良好的性能,文中阐述了以差分放大器作为ADC驱动器的优势,介绍了一种双通道差分放大器驱动ADC的应用 ,并对该差分放大器的性能进行了分析.实验结果表明,此差分放大器具有高带宽、低功耗、低失真的特点,可驱动16位ADC.文末指出了差分放大器驱动 ADC电路中需注意的问题. 2.学位论文 王继安 高速高精度ADC集成电路的研究与设计 2008 随着计算机技术、多媒体技术、通信技术和微电子技术的高速发展，图像显示、高性能控制器与传输器的广泛应用，极大地促进了高速、高精度 A/D转换器的发展，它作为模拟信号和数字信号之间的接口有着不可替代的作用。高速、高精度ADC由于存在工艺兼容性、功耗和面积限制、噪声问题等 设计难题而成为目前研究热点。 本研究针对上述领域和难点取得创新性成果：提出ADC在线数字修调法(OLDT)；提出混合模数转换结构；提出高性能余量放大器；提出宽带高性能采 样保持电路；发展代码密度法和相干测试法，结合高速采集卡解决了高速ADC静态参数和动态参数的测试问题；基于0.35μmBiCMOS工艺设计并成功研制 8位250MS/s700MHz带宽ADC，并已成功应用于国防工程装备且已投放市场。 论文的创新成果包括： 1．提出ADC在线数字修调法(OLDT)。OLDT利用数字控制电路及MOS开关实现了对器件静态参数的可重复性修调，具有可调整性及灵活性特点，极大的 缩短了研发周期。通过在线数字修调技术将ADC生产过程中产生的工艺偏差进行修正。这种在线数字修调方法可以普遍应用于模拟集成电路设计。 2．提出混合模数转换结构。采用5级1.5位/级流水线与3位Flash结构实现8位采样率为250MSPS、带宽为700MHz的A/D转换器，这种混合结构不但能够 提高转换速度与精度，同时能够大大降低功耗和芯片面积。通过对电路中各关键模块做深入研究与设计优化，使DNL和INL典型值分别达到±0.3LSB和 ±0.25LSB。 3．提出高性能余量放大器。利用余量放大器的减法、增益功能实现了流水线结构级间数据传递及转换运算功能。通过对开关和电容的取值优化，消 除了余量增益电路对ADC系统引入的微分非线性(DNL)误差，提高了ADC的线性度和精度。 4．提出高性能宽带采样保持电路。通过采用全差分结构及底极板采样技术，消除了沟道电荷注入效应和时钟馈通效应，通过采用自举开关技术消除 了沟道导通电阻引入的非线性误差，通过采用共源共基—共源共栅结构，实现了宽带高增益。 5．基于XFAB及Jazzsemiconductor0.35μmBiCOMS体硅工艺投片，样片在对125MHz输入信号进行250MHz采样时 SNR=41.31dB，ENOB=6.57Bits，THD=51.77dB，该电路已成功应用于国防工程装备且已投放市场。 6．发展代码密度法和相干测试方法，结合高速采集卡解决了高速ADC静态参数和动态参数的测试问题。 3.期刊论文 黄显洋.李树荣.姚素英 一种适用于高速高精度流水线ADC的放大器 -电子学报2006,34(1) 本文提出了一种新颖的放大器结构.它由两部分组成:前面为跨导放大器,后面则是由电阻反馈形成的跨阻放大器,两种放大器的组合构成了具有高输 入阻抗、低输出阻抗的电压放大器.与普通放大器不同的是,在我们设计的工作条件下,它输出端的极点几乎不受负载电容的影响.用该放大器作为预放大 级,驱动一单级主放大器所构成的两级运放在负载电容为4pf的情况下实现了超过1GHz的增益带宽积,瞬态分析的结果表明它可以在10ns内达到0.01%的精 度(闭环增益为8),而功耗仅有25mW,远低于同性能其他结构的放大器,非常适合作为高速高精度流水线模数转换器中的首级余量放大器使用. 4.学位论文 刘志明 16 比特低功耗音频应用Sigma-Delta ADC研究 2010 近许多年来, Sigma-delta 调制器的过采样技术和噪声整形技术被广泛的应用于模拟和数字接口电路，这两种技术对实现高精度模数转换器有较多 优势，可以降低系统功耗，同时对工艺要求不是很苛刻，而且采用合适的低电源电压就可以保证电路可靠的工作，因此降低系统功耗，适合于低功耗接 口电路中。 本文针对音频应用Sigma-Delta ADC进行研究，实现信号带宽20kHz,抽取滤波器输出速率44.1 或者 48KHz。本文采用三阶单环sigma-delta 调制器，有 利于低功耗设计，同时对一阶，二阶sigma-delta 调制器进行了研究。采用MATLAB simulink 进行优化设计积分器系数,并对积分器非理想因素（有限的 输出摆幅，压摆率，带宽，开关非线性及kT/C噪声）进行建模，以确保行为级仿真与电路级设计相一致。同时对高阶调制器稳定性进行分析，通过优化 积分器系数优化调制器环路传输函数极点位置。电路设计时放大器第一级采用交叉耦合管对提高放大器增益，输出级采用AB类输出，提高了输出摆幅 ，同时降低了电源电压。调制器采用差分输入，芯片内部有单端转差分电路，差分输出信号后仿真THD高达－92dB。滤波器第一级采用CIC滤波器，后两 级采用半带滤波器，降低输出信号速率。滤波器验证采用spectreVerilog 仿真器，sigma-delta 调制器用VerilogA 实现，大大降低了晶体管仿真时间 。 本文采用SMIC0.18um CMOS 工艺实现，并流片测试验证整个芯片功能。输入信号带宽20kHz,过采样率为128 时测试指标SNDR 达到75dB，调制器功耗为 0.9mW，滤波器功耗为8mW 。调制核心面积为0.33 mm2,数字滤波器核心面积为1.5 mm2 。 5.期刊论文 李向文.顾晓峰.臧佳锋.徐振.LI Xiang-wen.GU Xiao-feng.ZANG Jia-feng.XU Zhen 一款适于音频 ADC的共源共栅放大器设计 -微计算机信息2008,24(35) 设计了一款适合于16位Sigma-delta调制器的增益增强型共源共栅运算放大器.该运算放大器主要采用套桶式共源共栅结构,带有一个开关电容共模反 馈电路,并采用增益提高技术提高放大器的增益.运算放大器采用和舰0.35um mixed-signal CMOS工艺设计,直流增益可达到97.7dB;负载电容为4 pF时,单 位增益频率为203MHz,满足了对模数转换器高速度和高精度的要求. 6.学位论文 孙金铎 12-Bits 50MHz Pipelined ADC设计与实现 2008 众所周知，现实生活当中人所感觉到的事物均是模拟信号，例如颜色、光线、声音、压力与温度等，这些物理性质没办法直接描述为一个确切的数 字，所以必须要有一个共同的量测准则来告诉我们比较的结果，而这就是数字化的肇始。如何将模拟的信息转成数字的数据、将电压数据转成可信的数 字数据，于是有了模拟数字转换器(Analog-Digital-Converter:ADC)。模拟数字转换器将模拟信号转换为数字信号，是连接模拟现实世界与数字虚拟世 界的桥梁。作为数字信号处理的使能，ADC负责对模拟信号进行采集并将之转换为数字信号，然后才能进行数字处理。ADC器件的发展与广泛的应用是与 数字技术发展分不开的;另外，ADC器件的发展与微处理器、数字信号处理器和PC的发展、普及以及应用有极大的关系。过去，ADC主要应用于数据采集系 统、工业过程控制、测量及分析等领域。近年来，数字技术进入音频及视频领域，各种便携式播放机设备更为年轻人青睐；无线数字通信发展神速。总 之，数字技术的快速发展和应用领域越来越宽，使ADC器件也相应获得较快的发展与进步，这体现在对ADC分辨率要求越来越高；采样率要求越来越快 ；功率消耗要求越来越低等方面。因为当前处理器处理的数据都是数字数据，模拟信号转化为数字信号质量的好坏直接影响到处理器的性能。而本课题 正是要解决高速，高分辨率ADC设计的难题。主要工作如下： 首先，介绍ADC的基本情况，对ADC的作用、性能指标、研究现状和发展趋势等进行分析； 其次，分析目前比较流行的几种不同结构ADC的行为模型、分辨率以及采样率等性能参数；并作对比； 然后，研究具有校准逻辑的1.5位每级PipelinedADC与没有校准逻辑的每级单比特PipelinedADC之间的区别； 最后是PipelinedADC的各个子模块的电路设计，并对各模块进行仿真；其中重点对运算跨导放大器等模拟器件进行仔细设计分析：最后进行整体仿 真，并根据已有的对ADC性能参数的了解来分析仿真结果数据，得到ADC的性能指标。 7.期刊论文 丛秋波 低功耗高速全差动放大器驱动ADC实现高精度 -电子设计技术2009,16(4) 在高分辨率和高精度应用中,怎样才能使ADC在严格的功率限制内实现宽泛的范围?以往有二种解决 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 ,一种是单端解决方案,这种方案设计和电路都 比较复杂、需多个放大器,匹配问题也不好解决.另一种方案是采用差动放大器,但是噪声和功耗都比较大,对驱动ADC来讲也不是十分理想. 8.学位论文 林贝元 UWB系统中可变增益放大器设计与TIADC信号校正研究 2009 脉冲无线电超宽带(Impulse Radio-Ultrawide Band，IR-UWB)通信系统是一种占用频带资源很高的新型无线通信系统。其高速的数据传输速率有着 传统无线传输技术难以比拟的优点。 由于移动无线通信的信号传输信道存在时变问题，接收机天线获取的信号时大时小。因此需要引入自动增益控制模块(AGC)电路，从而达到稳定输入 信号大小的目的。本文分析了有源电感在提升系统带宽的作用，采用伪指数电路结构实现增益与控制变量成dB线性关系，同时加上了环路反馈消除直流 失调以及匹配电路等模块，设计出了一个高频3dB带宽为1GHz，最高增益为36.99dB，最低增益为1.72dB，增益动态范围35.27dB的VGA系统。本设计采用 SMIC0.18um工艺进行了流片。流片测试结果表明设计基本实现了系统的指标要求。 由于UWB超高的无线传输速率，这对后续的高速ADC设计提出了很高的设计压力。本文探讨了基于时间交替采样技术的多路并行ADC(TIADC)的系统集 成方案结构，同时针对该结构和采样时钟偏移，提出了一种适合片上实现的3点曲线拟合快速算法。通过Matlab对4通道ADC进行了存在采样时钟偏移情况 下的建模，仿真结果表明在采样时钟最大偏差不超过5％的情况下，该结构和算法能将系统的无杂散动态范围(SFDR)从在校正前的-41.19dB提升为校正后 的-82.61dB，性能提高了41.42db，为实现高速TIADC通道失配误差的在线校正提供了一个可行方法。 9.学位论文 岂飞涛 A 10-bit 30MSps Pipelined ADC 2004 AD转换器是现代通信系统中的重要电路模块之一.在各种AD转换器中,SAR ADC虽然具有功耗低的优点,但是它的速度很慢,通常用于便携式设备中 ;Sigma-Delta ADC可以实现16Bits以上的精度,但是通常应用在音频领域,而且由于抽取滤波器的存在,使得高速高精度Sigma-Delta ADC的面积和功耗也 非常大;Flash ADC的速度虽然很快,但是无法做到高精度(大于8Bits).与其他ADC相比,Pipelined ADC同时具有速度快、精度高、功耗低的优点,因此在视 频领域得到了十分广泛的应用.该文设计并实现了一个10 Bits 30MSPs Pipelined ADC.该ADC使用2.5V单电源供电,采用全差分结构,其量化范围为- 1V~+1V,功耗250mW.测试结果表明,该ADC在20M采样速率下达到了9Bits的精度. 10.期刊论文 肖培磊.胡小琴.李竞春.XIAO Pei-lei.HU Xiao-qin.LI Jing-chun 一种应用于10位逐次逼近ADC的比 较器设计 -电子与封装2010,10(5) 文中提出了一种应用于10位逐次逼近ADC的比较器.该比较器包括预放大器、中间放大器、输出驱动级及共模电平缓冲器.整体开环设计,采用多级级 联的形式以满足增益和速度的要求;采用输出失调消除技术进行失调校正;为了提高共模电平的驱动能力和缩短建立时间,采用分压电路加单位增益放大器 的结构.基于3.3V电源电压、TSMC 0.18 μm CMOS工艺下,仿真结果表明,完全满足最高采样频率30MHz,10位精度的模数转换器要求. 引证文献(1条) 1.邹琳.王俊杰 高速ADC驱动电路建立时间的准确测量[期刊论文]-郑州轻工业学院学报（自然科学版） 2009(6) 本文链接：http://d.wanfangdata.com.cn/Periodical_dzcpsj200706017.aspx 授权使用：国电南京自动化股份有限公司(wfgdnz)，授权号：9afdf102-269f-4e0f-80e6-9e3000b36e98 下载时间：2010年11月16日