4组合逻辑电路

nullnull第四章 组合逻辑电路§4.1 概述 §4.2 组合逻辑电路的 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 方法和设计方法 §4.3 若干常用的组合逻辑电路 §4.4 组合逻辑电路中的竞争-冒险现象 *§4.5 用Multisim 7分析组合逻辑电路内容提要内容提要 本章的重点内容有： 1、组合逻辑电路在电路结构和逻辑功能上的特点； 2、组合逻辑电路的分析方法和设计方法； 3、常用的中规模集成组合电路器件的应用； 4、竞争-冒险现象及其成因。null组合 逻辑电路时序 逻辑电路功能：输出只取决于 当前的输入 逻辑电路组成：门电路（不存在记忆元件）功能：输出取决于当前的输入 原来的状态组成：组合电路记忆元件4.1 概 述一、组合逻辑电路的特点二、逻辑功能的描述二、逻辑功能的描述电路的逻辑功能可以通过逻辑图来 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示，但更直观的方式是通过逻辑函数式和真值表来表达逻辑电路的功能。 图4.1.1的逻辑表达式如下：S=(AB)  CI CO=(A  B)CI+ABnull n个输入变量， m个输出变量，其逻辑关系可以用一组逻辑函数式表示:图4.1.2 组合逻辑电路的框图null分析：设计： 给定 逻辑图 得到 逻辑功能分析 给定 逻辑功能 画出 逻辑图设计组合逻辑电路的研究内容：4.2 组合逻辑电路的分析方法和设计方法4.2 组合逻辑电路的分析方法和设计方法1、由给定的逻辑图逐级写出逻辑函数式。2、对逻辑式进行化简：3、列真值表；卡诺图化简法公式化简法分析步骤：4、根据真值表和逻辑表达式，确定逻辑功能。4.2.1 组合逻辑电路的分析方法逐级写逻辑式法null12345一、逐级写逻辑式：例1：分析下图的逻辑功能。 二、对逻辑式进行化简：二、对逻辑式进行化简：（德  摩根定理）（德  摩根定理）三、列真值表：三、列真值表：A B S C 0 0 0 1 1 0 1 1三、列真值表：0 01 01 00 1null四、确定逻辑功能：半加器：两个一位二进制数相加，只求 本位和 ，不考虑低位的进位信号。逻辑功能： 半加器null1例2：分析下图的逻辑功能。（用波形图分析） 01被封锁1Bnull10被封锁1特点： M=1时选通A路信号； M=0时选通B路信号。逻辑功能：2选1数据选择器。例4.2.1 试分析图4.2.1电路的逻辑功能，指出该电路的用途。例4.2.1 试分析图4.2.1电路的逻辑功能，指出该电路的用途。1:由逻辑图写函数式并化简2:写出真值表并分析规律2:写出真值表并分析规律3:确定逻辑功能3:确定逻辑功能★本电路的功能是：判别输入的4位二进制数数值的范围。当输入5时Y0为1；6输入10时Y1为1；11 输入15时Y2为1。4.2.2 组合逻辑电路的设计方法设计步骤：一、由逻辑问题抽象出逻辑功能，列出真值表；4.2.2 组合逻辑电路的设计方法设计 要求 对教师党员的评价套管和固井爆破片与爆破装置仓库管理基本要求三甲医院都需要复审吗 ：得到最简逻辑电路。1.分析事件的因果关系，确定输入变量和输出变量。 通常把引起事件的原因定为输入变量，而把事件的结果作为输出变量。 “最简”是指电路所用的器件数最少，器件的种类最少，器件之间的连线也最少。null3.根据给定的因果关系列出逻辑真值表。二、写出逻辑函数式三、选定器件的类型 可以用小规模集成门电路组成相应的逻辑电路，也可以用中规模常用组合逻辑器件或可编程逻辑器件等构成相应的逻辑电路。2.定义逻辑状态的含义——逻辑赋值。null 四、将逻辑函数化简或变换成适当的形式 在使用小规模集成门电路进行设计时，为获得最简单的设计结果，需将函数式化成最简形式。 在使用中规模芯片设计时，需要把函数式变换为与芯片表达式相应的形式，以便使用最少的器件和最简单的连线接成所要求的逻辑电路。 用可编程器件设计的方法将在后面讲叙。五、根据化简或变换后的逻辑表达式，画出逻辑电路的连接图null 六、工艺设计 为了把逻辑电路实现为具体的电路装置，还要作一系列的工艺设计工作。如抗干扰问题、带负载问题、电源、面板、机箱设计等问题。设计举例设计举例例4.2.2 设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一 盏灯点亮，而且只允许有一盏灯点亮。而当出现其他五种点亮状态时，电路发生 故障，这时要求发出故障信号，以提醒维护人员前去修理。 一、逻辑抽象一、逻辑抽象将红、黄、绿的状态表示为R、A、G输入变量，故障信号输出变量以Z表示，列出真值表：null二、写函数式并化简三、选择SSI器件并形式变换三、选择SSI器件并形式变换选择与非门、或非门、与或非门等SSI器件来实现上面的逻辑 例如选择与非门来实现，则将函数形式转换为与非-与非式即可。四、画逻辑图四、画逻辑图null例2：设计三人表决电路。每人一个按键（A、B、C） ，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1. 首先指明逻辑符号取“0”、“1”的含义。2. 根据题意列出真值表。三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，指示灯亮为“1”，否则为“0”。null真值表3. 画出卡诺图，并用卡诺图化简：null4. 根据逻辑表达式画出逻辑图。(1) 用与门-或门实现null(2) 用与非门实现4.3 若干常用的组合逻辑电路4.3 若干常用的组合逻辑电路二进制代码 功能：将电路某种特定的状态 （高电平或低电平）转 换n位二进制代码有2n种不同的组合，可以表示2n个信号。普通编码器优先编码器4.3.1 编码器任何时刻只允许输入一个编码信号，否则输出将发生混乱。允许同时输入两个以上编码信号。null3位二进制编码器--8线-3线编码器：八个输入端为I0I7（八种状态），与之对应的输出为 Y0、Y1、Y2，共三位二进制数。一、普通编码器编码器的逻辑功能编码器的逻辑功能编码器8 线 | 3 线 编 码 器编码器的输入为状态输入，每一个输入代表一个事物或状态，若用高电平1代表编码信号，即申请编码，则输出为此编码信号对应的二进制代码。如I1为1，其余都为0，则表示I1有编码信号，如果为8421码编码规则，则输出为001。 称输入高电平有效，或1有效。0 1 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 10 0 1null由功能表写出逻辑函数式：利用了无关项化简3位二进制编码器3位二进制编码器1 0 0 0 0 0 00 0 1I0思考两个问题思考两个问题1、同时有两个以上的输入为编码信号1时，编码器会有怎样的输出呢？ 2、以上输入编码信号是以高电平1为有效状态的，有没有输入编码信号以0为有效状态的？1、两个输入同为编码信号1、两个输入同为编码信号1 1 0 0 0 0 00 1 1I02、编码器输入低电平有效2、编码器输入低电平有效1 0 1 1 1 1 1 10 0 1输出端有效形式输出端有效形式输出端一般是正的形式，也有反(非)的形式。0 1 0 0 0 0 0 01 1 0真值表真值表优先级别：低逻辑表达式：2、8线-3线优先编码器74HC1481、4线-2线优先编码器二、优先编码器null编 码 输 入 端编 码 输 出 端74HC148有编码信号输入标志无编码信号输入标志10选 通 控 制（1）电路结构：见图4.3.3低电平有效null（2）逻辑功能： (见表4.3.2）输入端无编码信号： 为非编码输出，输入端无编码信号： 为非编码输出，用于多片优先编码器的级联例4.3.1 试用两片74HC148 接成16线-4线优先编码器。例4.3.1 试用两片74HC148 接成16线-4线优先编码器。设计目标：功能表：功能表：null(1) (2)16根输入线Ī0~ Ī15，而每片148只能提供8根编码输入，所以使用2片148，每片各提供8个输入，总共16个输入，其中148(1)提供Ī0~ Ī7， 148(2)提供Ī8~ Ī15 。 优先权: Ī0 <Ī1 <Ī2 <… <Ī6 <Ī7 <Ī8 <Ī9 <… <Ī14 <Ī151、输入编码信号：74HC148(1)输入74HC148(2)输入null如何保证148(2) 比148(1)优先权大呢？74HC148(1)无效74HC148(1)有效有编码无编码1100null(1) (2)2、输出：Ī8 ~ Ī15有编码输入Ī8 ~ Ī15无编码输入Ī0 ~ Ī7有编码输入74148(2)有编码 74148(1)不工作74148(2)无编码 74148(1)有编码010110null(1) (2)3、控制端：null010100111000(1) (2)null000011100111(1) (2)null0X0111(1) (2)思考题？思考题？如何用74HC148设计32线-5线优先编码器？(题4.8) 74HC148：4片 方法一：用2片74HC148设计16-4编码器；然后用2片16-4设计32-5编码器。 方法二：直接用4片74HC148设计32-5编码器。3、二-十进制优先编码器74LS1473、二-十进制优先编码器74LS14774LS1474.3.2 译码器4.3.2 译码器二进制代码(机器代码)转换特定的输出状态(控制信号)译码：按功能 分类二进制译码器显示译码器——用于电路输出的数字显示部分n位二进制代码可译成2n种电路状态。译码器：具有译码功能的逻辑电路。（代码变换器）是编码的逆过程二-十进制译码器null0S高电平有效。一、二进制译码器：3 - 8线译码器74HC138null管 脚 图+5V地74HC138A0 A1 A2null表4.3.5 74HC138功能表允许译码条件下（S=1)，各输出逻辑式为：允许译码条件下（S=1)，各输出逻辑式为： 三个变量的全部最小项的译码输出。利用3-8线译码器可以很方便的实现逻辑函数null双2-4线集成译码器74LS139：（其中含两个2-4译码器）输 入输 出使能端使能端输 入输 出+5V地例4.3.2 试用两片74HC138组成4线-16线译码器。例4.3.2 试用两片74HC138组成4线-16线译码器。1、设计16个输出2、设计4个输入S1（1） S1（2） 1 0 0 1 例2、用3线-8线译码器74HC138设计组合逻辑函数。（见书P186）例2、用3线-8线译码器74HC138设计组合逻辑函数。（见书P186）解：因此，附加一个与非门即可实现该逻辑函数。例3、 3线-8线译码器构成数据分配器 （见书P176）例3、 3线-8线译码器构成数据分配器 （见书P176）数据分配器：将一个数据源来的数据根据要求送到多个不同的通道上去的器件。null根据3线-8线译码器的逻辑图图4.3.8可写出：地 址 输 入…3线-8线译码器作数据分配器使用：当S1=1, A2A1A0=001时，当S1=1, A2A1A0=010时，A0 A1 A2null二、 二-十进制译码器 这种译码器有4个输入端,10个输出端。它把0000~1001十组输入信号译成对应的10个高、低电平输出信号。图4.3.11二-十进制译码器74HC421010~1111 伪码输入真值表见表4.3.6三、显示译码器译码显示系统：二-十进制代码显示 译码器数码 显示器三、显示译码器LED、LCDnull1）LED七段字符显示器的原理简介 发光二极管使用的材料与普通的硅二极管和锗二极管不同，有磷砷化镓、磷化镓、砷化镓等几种，而且半导体中的杂质浓度很高。当外加正向电压时，大量的电子和空穴在扩散过程中复合，其中一部分电子从导带跃迁到价带，把多余的能量以光的形式释放出来，便发出一定波长的可见光。 磷砷化镓发光二极管发出的光线波长与磷和砷的比例有关，含磷的比例越大波长越短，同时发光的效率也随之降低。常用的LED发出光线的波长大约在6500Å左右，呈橙红色。LED的优点：工作电压低、体积小、寿命长、响应时间短（小于0.1μs）、亮度较高等； LED的缺点：工作电流较大（10mA/段）。1、七段字符显示器nullLED七段显示器：每个发光字段是一个发光二极管（PN结）： 磷砷化镓（GaAsP)共阴极LED七段显示器工作示意图：共阴极LED七段显示器工作示意图：“1”共阳极LED七段显示器工作示意图：共阳极LED七段显示器工作示意图：“0”• • • a b • • • g +5vnull图4.3.12 半导体数码管BS201A （a）外形图 （b）等效电路null七段字符显示器：显示数字情况（以共阴极七段字符显示器为例）abcdfg09 a b c d e f g1 0 1 1 0 0 0 02 1 1 0 1 1 0 1e0 1 1 1 1 1 1 03 1 1 1 1 0 0 14 0 1 1 0 0 1 1 9 1 1 1 1 0 1 18 1 1 1 1 1 1 1null2）LCD七段显示器原理简介 液晶是一种既具有液体的流动性又具有光学特性的有机化合物。它的透明度和呈现的颜色受外加电场的影响，LCD字符显示器就是利用这一特性来做的。null 在电极上加电压以后，液晶分子因电离而产生正离子，这些正离子在电场的作用下运动并碰撞其他液晶分子，破坏了液晶分子的整齐排列，使液晶呈现混浊状态，如上图（b）所示。这时射入的光线散射后仅有少量反射回来，故显示器呈暗灰色。这种现象称为散射效应。外加电场消失后，液晶又恢复到整齐排列的状态。如果将七段透明的电极排列成8字形，则只要选择不同的电极组合并加以正电压，就能显示出各种字符来。 LCD最大的优点：功耗小（1mW/cm2） 在没有外加电场的情况下，液晶分子按一特定取向整齐地排列着，如上图（a）所示。这时液晶为透明状态，射入的光线大部分由反射电极反射回来，显示器呈白色。null 为了使离子撞击液晶分子的过程不断进行，通常在液晶显示器的两个电极上加以数十至数百周的交变电压。对交变电压的控制可以用异或门实现，如下图（a）所示。null2、BCD—七段显示译码器/驱动器:7448逻辑图见图4.3.16输出高电平有效，用以驱动共阴极显示器。其功能表如下：7448逻辑功能7448逻辑功能灯测试输入灭0输入灭灯输入/灭0输出7448应用实例一7448应用实例一图4.3.18 用7448驱动BS201的连接方法 由7448的输出电路可以看出，当输出管截止，输出为高电平时，流过发光二极管的电流是由VCC和内部2KΩ上拉电阻提供的。当VCC=5V时，电流为2mA左右。null 下面举一个利用7448实现多位数字译码显示的例子，通过它了解各控制端的用法，特别是如何动态灭0，实现无意义位的消隐。7448应用实例二4.3.3 数据选择器4.3.3 数据选择器在数字信号的传输过程中，有时需要从多路输入数据中选出某一路数据，完成此功能的逻辑器件称为数据选择器，即所谓多路开关。选择端输入数据输出数据功能示意图:双4选1数据选择器74HC153 双4选1数据选择器74HC153 74HC15378109选择端选择端使能端： 低电平有效使能端： 低电平有效输 出 端逻辑图见图4.3.21（P188）输出端null1. 功能表：0 0 0 D00 0 1 D10 1 0 D20 1 1 D3（输入地址代码）2. 逻辑式：2. 逻辑式：null八选一集成数据选择器74HC151功能表74HC151的逻辑电路图如图4.3.24所示。例4.3.4 试用两个带附加控制端的4选1数据选择器组成一个8选1数据选择器。例4.3.4 试用两个带附加控制端的4选1数据选择器组成一个8选1数据选择器。A2A2=0:(1)工作, (2)不工作A2=1:(2)工作，(1)不工作null例4.3.5 试用4选l数据选择器实现例4.2.2的交通信号灯监视电路。 4选1的函数形式为：将Z变换为Y的表示形式，即： 令RA1，A  A0，有：如果Z=Y画逻辑图画逻辑图R A1Z0例+、试用8选1数据选择器74HC151产生逻辑函数：例+、试用8选1数据选择器74HC151产生逻辑函数：解：将L写成如下形式：所以，当D0=D1=D2=D4=0, D3=D5=D6=D7=1时，有Y=L。如下图：如下图：D0=D1=D2=D4=0, D3=D5=D6=D7=14.3.4 加法器4.3.4 加法器◆加法器是计算机系统中最常用的算术运算单元，它是计算机CPU中算术运算器的基本单元。 ◆其他算术运算如减、乘、除等都可以由加法运算演变而来。 ◆加法器一次能计算的数据的长度就是加法器的长度，常用的8、16、32位等，当然最简单的是1位的加法器。1、半加器1、半加器S=AB CO=A•B◆A、B为两个1位数，不考虑来自低位的进位，A、B相加的结果为S，产生的进位为CO，称半加。一、1位加法器2、全加器2、全加器化为最简： S=ABCI CO=AB+ACI+BCI = CI( A+B )+AB 若不化为最简： CO= CI( AB )+AB◆如果将两个对应位的加数和来自低位的进位相加，则为全加。null引 脚 图甩空甩空双全加器74LS183：逻辑图见图4.3.27null二、多位加法器 若有多位数相加,则可采用并行相加串行进位的方式来完成。例如，有两个4位二进制数A3A2A1A0和B3B2B1B0相加，可以用4个全加器来构成，其原理图如下图所示。 低位的进位输出端接高位的进位输入端，因此，任一位的加法运算必须在低位的运算完成之后才能进行，这种进位方式称为串行进位。1.串行进位加法器串行进位的特点是电路简单，缺点是运算速度慢。null全加器的进位输出：2.超前进位加法器 为了提高运算速度，必须设法减少或消除由于进位信号逐级传递所消耗的时间。 高位的进位输入信号是否有可能只由加数和被加数来判断，而与低位的进位无关？ 当AiBi=1时，COi=1，即产生进位； Ai+Bi=1且CIi=1时，低位的进位能传送到高位的进位输出端。 若将AiBi定义为进位生成函数Gi，(Ai+Bi)定义为进位传送函数Pi，则有：null由上式可得各进位位的分步式：CO0=G0+P0CI0 CO1= G1+P1CI1 =G1+P1G0+P1P0CI0 CO2=G2+P2G1+P2P1G0+P2P1P0CI0 CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0 可见进位信号只与函数Gi、Pi有关，所以各位进位信号是可以并行产生的。null 根据超前进位概念构成的集成4位超前进位加法器74LS283的逻辑图见图4.3.29。null三、用加法器设计组合逻辑电路 如果要产生的函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式，则用加法器来实现较方便。例4.3.7 设计一个代码转换电路，将十进制代码的8421码转换为余三码。解：以8421码DCBA作输入，余三码Y3 Y2 Y1 Y0作输出。又8421码加3即得余三码，所以可得表达式：Y3 Y2 Y1 Y0= DCBA+00114.3.5 数值比较器4.3.5 数值比较器1. 先从高位比起,高位大的，数值一定大；2. 若高位相等,则需再比较低位数， 最终结果由低位的比较结果决定；3. 比较结果应有三个标志：数值比较的规则：一、1位数值比较器一、1位数值比较器设计：1.列出真值表：0 011 110 111 011位数值比较器真值表1位数值比较器真值表2.由真值表写逻辑式：（同或运算）null3.画出逻辑图:null二、多位数值比较器4位数值比较器的功能表：4位数值比较器的功能表：a3 >b3    1 0 0a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0a3=b3 a2=b2 a1= b1 a0 b0 1 0 0a3=b3 a2=b2 a1 b1  1 0 0a3=b3 a2b2   1 0 0a3 B) Y (A=B) Y(A 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 一 设：输入 B=0101 ~ 5 ;X=x3x2x1x0 。输出F2 。null例2：挑出等于和大于5的四位二进制数。方案二 设：输入 B=0100 ~ 4 ;X=x3x2x1x0 。输出 F2 。4.4 组合逻辑电路中的竞争-冒险现象4.4 组合逻辑电路中的竞争-冒险现象 前面我们系统的介绍了组合逻辑电路的分析和设计，这些分析和设计都是在输入、输出处于稳定的逻辑电平下进行的。 为了保证系统工作的可靠性，有必要观察一下当输入信号逻辑电平发生变化的瞬间电路的工作情况。首先我们来看一个最简单的例子：4.4.1竞争-冒险现象及其成因图4.4.1 由于竞争而产生的尖峰脉冲图4.4.1 由于竞争而产生的尖峰脉冲null 我们把门电路两个输入信号同时向相反逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象叫竞争。 由于竞争而在电路输出端可能产生尖峰脉冲（glitch )的现象叫竞争-冒险。图4.4.2 2线－4线译码器中的竞争－冒险现象 （a）电路图 （b）电压波形图图4.4.2 2线－4线译码器中的竞争－冒险现象 （a）电路图 （b）电压波形图null 例如图4.4.3所示的电路:*4.4.2 检查竞争-冒险现象的方法null图4.4.3 同一输入变量经不同途径到达输出门的情况（m、n 均为正整数）null解：图4.4.4（a）电路输出的逻辑函数式为:图4.4.4 例4.4.1 的电路例4.4.1 试判断图4.4.4中的两个电路中是否存在竞争-冒险现象。已知任何瞬间输入变量只有一个改变状态。 Y=AB+A’C 当B=C=1时，得Y=A+A’故图4.4.4（a）电路中存在竞争-冒险现象。null2.卡诺图法 用卡诺图化简逻辑函数时,若存在卡诺圈相切(相邻)而不相交的情况,则存在竞争冒险。 图4.4.4（b）电路的输出函数为： Y=(A+B)(B’+C) 当A=C=0时 Y=BB’ 故图4.4.4（b）电路中存在竞争-冒险现象。 这种方法虽然简单但局限性太大，因为多数情况下输入变量都有两个以上同时改变状态的可能性。null3.计算机辅助分析法：通过在计算机上运行数字电路模拟程序，能够迅速查出电路是否存在竞争-冒险现象。4.实验法：加到电路输入端的信号波形应该包括输入变量的所有可能发生的状态变化。null 一、在输出端接入滤波电容 二、引入选通(或封锁)脉冲4.4.3消去竞争-冒险现象的方法图4.4.5 消除竞争－冒险现象的几种方法 （a）电路接法 （b）电压波形三、修改逻辑设计(增加沉余项)三、修改逻辑设计(增加沉余项)当B=C=1时，始终有F=1,所以A的变化不会引起 竞争-冒险，使可靠性提高。nullABCF本章小结本章小结一、组合电路的分析:二、组合电路的设计：1. 用SSI门电路设计组合逻辑电路：逻辑式卡诺图最简与或式列真值表1、门电路构成的组合逻辑电路的分析；2、MSI构成的组合逻辑电路的分析；null四、竞争-冒险现象：理解2、 用中规模组合逻辑器件设计组合逻辑电路： 逻辑函数式对照法，较灵活。三、典型器件1. 编码器:2. 译码器4. 加法器5. 数值比较器:3. 数据选择器:74139，74138 744874LS183 ,74LS28374HC153 、74HC15174LS8574148对集成电路的要求对集成电路的要求要求 （“三会”）1 、会认管脚电源端控制端数据端2 、看懂功能表3 、会正确使用控制端习题课（第四章）习题课（第四章）1、已知：组合逻辑电路的功能如右表所示，试用中规模集成器件（MSI）实现之。可以附加少量的门电路。2、分别用双四选一数据选择器（74LS153）和双2-4线译码器（74LS139）实现逻辑函数:(两种方法)3、设计三个四位数的比较器，可以对A、B、C 进行比较，能判断： （1）三个数是否相等。 （2）若不相等，判断A是最大还是最小。3、设计三个四位数的比较器，可以对A、B、C 进行比较，能判断： （1）三个数是否相等。 （2）若不相等，判断A是最大还是最小。4、写出下图所示电路的输出函数F（数据选择器的使能端都为有效电平）。中规模组合逻辑集成器件的灵活应用中规模组合逻辑集成器件的灵活应用一、设计方法及步骤：逻辑函数式对照法1.由功能确定输入、输出量，写出逻辑式； 2.把要用的MSI逻辑函数式变换成与所求逻辑式相类似的形式：中规模集成逻辑器件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。 用中规模组件设计逻辑电路，可以减少连线、提高可靠性。下面介绍用数据选择器和译码器设计组合逻辑电路的方法及MSI电路的分析方法。null其中：“ 2.把要用的MSI逻辑函数式变换成与所求逻辑式相类似的形式”中又分这样几种情况：适中(最好)多项(删除)少项(扩展)null★若要产生单输出逻辑函数时, 可先考虑数据选择器。★若要产生多输出逻辑函数时, 使用译码器+门电路较有利。 3.接线，画出逻辑图。扩展方法：用使能端或其它输入端扩展，适当加其他门电路；采用多片MSI进行适当连接。一般地:二、分析方法及步骤：二、分析方法及步骤：由逻辑图得逻辑式得逻辑功能题1.已知组合电路逻辑功能如表所示，试用中规模集成器件实现之。设计：1. 由表写式：F是单输出逻辑函数,可考虑用数据选择器(方案一):双4选1数据选择器—74HC153题1.已知组合电路逻辑功能如表所示，试用中规模集成器件实现之。习题课解答null74HC153函数式：2.与F式对照：MSI没有C端，可以用输入数据端改接：令 : A1 = A , A0 = B ;3.画出逻辑图：3.画出逻辑图：D0 =D3 =C;1D01D11D21D374HC153 (1)A0A1(低)(高)总选中方案二：用8选1数据选择器74HC151实现方案二：用8选1数据选择器74HC151实现null1.将Y与F式相对照：1）F式中不出现的项，令其对应的数据Di=0; 于是消去这些项。2）F式中出现的项，令其对应的数据Di=1; 于是保留这些项。发现 Di 数据似乎多余，改接：若令 : A2 = A , A1 = B , A0 = C;null令D0 = D3 = D5 = D6 =0，消去相应的项；令D1 = D2 = D4 = D7 =1，保留相应的项。2.画出逻辑图：2.画出逻辑图：D7D6D5D4D3D2D1D074HC151A1A0A2选中方案三: 用3-8线译码器—74HC138实现方案三: 用3-8线译码器—74HC138实现 假设：使能端被选中74HC138功能表：nullnull2.画出逻辑图：题2.题2.分别用四选一数据选择器和2-4线译码器实现逻辑函数:方案一:用双四选一数据选择器74HC153实现1.与F式对照：且令 A1 = A , A0 = B ; 则D3=1 ,使Y中保留AB;因为MSI没有C端，可以用 输入数据端扩展： D0= D1= D2= C。2.画出逻辑图：2.画出逻辑图：D0 =D1 =D2 =C; D3 =1。方案二：用双2-4线译码器74HC139实现方案二：用双2-4线译码器74HC139实现方法一:用74HC139中两个2-4线译码器扩展为3-8线译码器。 2. 逻辑图： 2. 逻辑图：A=1 选中A=0 选中F方法二：方法二： 让74HC139中两个2-4线译码器同时使能，利用它们的输入端进行组合： 2. 逻辑图 2. 逻辑图Fnull题3：设计三个四位数的比较器，可以对A、B、C 进行比较，能判断： （1）三个数是否相等。 （2）若不相等，判断A是最大还是最小。比较原则：先将A与B比较，再A与C比较：可以用两片74LS85实现。若A=B A=C，则A=B=C；若A>B A>C，则A最大；若A