白中英数字逻辑习题答案

（习题一）第一章开关理论基础数字逻辑与数字系统习题解答1-8用布尔代数化简逻辑函数表达式。1-9将下列函数展开为最小项表达式。1-10用卡诺图法化简下列各式。1-10用卡诺图法化简下列各式。1-10用卡诺图法化简下列各式。1-10用卡诺图法化简下列各式。1-11利用与非门实现下列函数，并画出逻辑图。1-11利用与非门实现下列函数，并画出逻辑图。1-12利用或非门实现下列函数，并画出逻辑图。1-15写出下面逻辑图的函数表达式，要求表出每一级门的输出。1-20输入信号A、B、C的波形如下所示。试画出F1、F2的波形图。（习题二）第二章组合逻辑T2.1 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 下图所示的逻辑电路，写出表达式并进行简化。T2.2分析下图所示的逻辑电路，写出表达式并进行简化。T2.3分析下图所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明F与A、B的关系。T2.4分析下图所示逻辑电路，列出真值表，说明其逻辑功能。当A、B、C三个变量中有两个及两个以上同时为“1”时，F2=1。[解]当B≠C时，F1=A；当B=C=1时，F1=A；当B=C=0时，F1=0。T2.5右图所示为数据总线上的一种判零电路，写出F的逻辑表达式，说明该电路的逻辑功能。只有当变量A0~A15全为0时，F=1；否则，F=0。因此，电路的功能是判断变量是否全部为逻辑“0”。[解]T2.6分析下图所示逻辑电路，列出真值表，说明其逻辑关系。这是一个四选一的数据选择器。真值表如下：[解]T2.7下图所示为两种十进制数代码转换器，输入为余三码，问：输出为什么代码？这是一个余三码至8421BCD码转换的电路。[解] ABCD WXYZ 0011010001010110011110001001101010111100 0000000100100011010001010110011110001001T2.8下图是一个受M控制的4位二进制码和格雷码的相互转换电路。M=1时，完成自然二进制码至格雷码转换；M=0时，完成相反转换。请说明之。[解]当M=1时：当M=0时：列真值表如下：由真值表可知：M=1时，完成8421BCD码到格雷码的转换；M=0时，完成格雷码到8421BCD码的转换。T2.9在有原变量又有反变量的输入条件下，用与非门设计实现下列函数的组合电路：T2.10设输入既有原变量又有反变量，用与非门设计实现下列函数的多输出电路。T2.11设输入既有原变量又有反变量，用或非门设计实现下列函数的组合电路：(1)F(A,B,C,D)=Σ(0,1,2,4,6,10,14,15)[解][解]两次求反后得：T2.12设输入只有原变量而无反变量，试用最少的三级与非门实现下列函数：[解](2)F(A,B,C,D)=Σ(1,2,5,6,8,9,10)[解]T2.13设输入只有原变量没有反变量，试用或非门实现下列函数组合电路：(2)F(A,B,C,D)=Σ(0,1,5,7,10,11,12,13,14,15)T2.14已知输入信号A,B,C,D的波形如下图所示，选择适当的集成逻辑门电路，设计产生输出F波形的组合电路（输入无反变量）。 ABCD F 0000000100100011010001010110011110001001101010111100110111101111 0101110011111000T2.15用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。列出控制电路真值表，并选出合适的集成电路来实现。[解]设：三台设备分别为A、B、C：“1”表示有故障，“0”表示无故障；红、黄、绿灯分别为Y1、Y2、Y3：“1”表示灯亮；“0”表示灯灭。据题意列出真值表如下： ABC Y1Y2Y3 000001010011100101110111 001100100010100010010110T2.16用八选一数据选择器实现下列函数：(1)F(A,B,C,D)=Σ(0,4,5,8,12,13,14)(2)F(A,B,C,D)=Σ(0,3,5,8,11,14)+Σφ(1,6,12,13)解：选BCD为地址，则D0=D4=D5=1,D6=A，D1=D2=D3=D7=0如图（1）所示。解：选BCD为地址，则D0=D3=D5=D6=1，D1=D2=D4=D7=0如图（2）所示。T2.17用两片双四选一数据选择器和与非门实现循环码至8421BCD码转换。解：(1)画函数卡诺图；(2)写逻辑函数表达式：(3)画逻辑图：T2.18用一片74LS148和与非门实现8421BCD优先编码器。T2.19用三片74LS138组成一个5:24线译码器。T2.19用四片74LS139组成一个5:24线译码器。2.20用一片4:16线译码器将8421BCD码转换成余三码，写出表达式。W(A,B,C,D)=Σ(5,6,7,8,9)X(A,B,C,D)=Σ(1,2,3,4,9)Y(A,B,C,D)=Σ(0,3,4,7,8)Z(A,B,C,D)=Σ(0,2,4,6,8) 十进制数 8421码 余三码 0123456789 0000000100100011010001010110011110001001 0011010001010110011110001001101010111100T2.21使用一个4位二进制加法器设计下列十进制代码转换器：（1）8421BCD码转换为余三码；（2）余三码转换为8421BCD码。T2.22用74LS283加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均为BCD码。 74LS283加法器的输出 8421BCD码的输出 Y3Y2Y1Y0 C3 S3S2S1S0 CO 0000...10011010...11110000000100100011 0...00...01111 0000...10010000...01010110011110001001 0...01...11111输出排列：S3S2S1S0/CO化简时应注意：当C3=1时，除m0、m1、m2、m3外，其余各项均按无关项处理；当C3=0时，则不存在无关项。当C3=0时：当C3=1时： B3B2B1B0 G3G2G1G0 0000000100100011010001010110011110001001101010111100110111101111 0000000100110010011001110101010011001101111111101010101110011000T2.24设计一个4bit二进制乘法器。输入为两个4bit二进制数A=A3A2A1A0和B=B3B2B1B0，输出为8bit乘积P=P7P6P5P4P3P2P1P0。[解]乘法器的算法：T2.25设计一个以10为模的补码产生器。N为0~9中的一个数符，C为N的补码，N和C均为8421BCD码，EN为使能端。 N3N2N1N0 C3C2C1C0 0000000100100011010001010110011110001001 0000100110000111011001010100001100100001T2.26设计一个血型配比指示器。输血时供血者和受血者的血型配对情况如图所示。要求供血者血型和受血者血型符合要求时绿灯亮；反之，红灯亮。 XYMN F1(绿)F2(红) 0000000100100011010001010110011110001001101010111100110111101111 10011001011010010101100110101010T2.27设计一个5人表决电路。同意者过半则表决通过，绿灯亮；否则，表决不通过则红灯亮。F=Σ(7,11,13,14,15,19,21,22,23,25,26,27,28,29,30,31)解：采用门电路与4个3-8线译码器配合实现之。（习题三）第三章时序逻辑T3.1写出触发器的次态方程，并根据已给波形画出输出Q的波形（设初始状态为1）。T3.2说明由RS触发器组成的防抖动电路的工作原理，画出对应输入波形的输出波形。T3.3已知JK信号如图，请分别画出主从JK触发器和负边沿JK触发器的输出波形（设触发器的初态为0）。T3.4维持-阻塞D触发器输入波形如图，试画出触发器各个与非门所对应的输出波形。T3.5写出下图所示个触发器次态方程，指出CP脉冲到来时，触发器置“1”的条件。T3.6写出各触发器的次态方程，并按所给的CP信号，画出各触发器的输出波形（设初态为0）。Qn+1=Qn=0T3.7下图是一种两拍工作寄存器的逻辑图，即每次在输入数据之前必须先置“清0”信号，然后接收控制信号有效，此时将数据存入寄存器。（1）若不按两拍方式工作，即取消“清0”信号，则当D2D1D0=100→001→010时，输出Q2Q1Q0将如何变化？（2）为使电路正常工作，“清0”信号与“接收控制”信号应如何配合？画出这两种信号的正确时间关系。（3）若采用单拍方式工作，提出寄存器的改进 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 。[解]（1）设触发器初始状态为0。当D2D1D0=100→001→010时，输出Q2Q1Q0将为100→101→111。（3）若采用RS触发器。有以下两种方案：若采用D触发器作为寄存器，只要将数据接触发器的D输入端，接收控制信号接时钟端，此时无需事先清0。T3.8现有一片74LS2998位通用一位寄存器，一片8位74LS373锁存器，另有一个D触发器和一个与非门，请设计实现8位数据的串行→并行转换器。T3.9分析下图所示同步计数电路，作出状态转移表和状态图，并画出在时钟作用下各触发器输出的波形。[解]先写出激励方程，然后求得状态方程： Q1nQ2nQ3n Q1n+1Q2n+1Q3n+1 000001010011100101110111 100100001001110010111011T3.10下图所示为序列信号发生器逻辑图，试作出状态转移表和状态图，确定其输出序列。[解]先写出激励方程，然后求得状态方程： Q1nQ2nQ3n Q1n+1Q2n+1Q3n+1 000001010011100101110111 100000001001110010011011T3.11用D触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器。[解]先列出状态方程，然后求得激励方程：T3.12用D触发器设计3位二进制加法计数器，并画出波形图。由激励方程画出逻辑图： Q1nQ2nQ3n Q1n+1Q2n+1Q3n+1 000001010011100101110111 001010011100101110111000T3.13用下图所示的电路结构构成五路脉冲分配器，试分别用最简与非门电路及74LS138集成译码器构成这个译码器，并画出连线图。[解]先写出激励方程，然后求得状态方程： Q1nQ2nQ3n Q1n+1Q2n+1Q3n+1 000001010011100101110111 110110100101111010111011若用与非门实现，译码器输出端的逻辑函数为：若用译码器74LS138实现,译码器输出端的逻辑函数为：时序电路状态表译码器功能表 Q1nQ2nQ3n Q1n+1Q2n+1Q3n+1 000001010011100101110111 110110100101111010111011 Q1nQ2nQ3n Y0Y1Y2Y3Y4 010100111011101 1000001000001000001000001 000110001 Φ译码器功能表若用译码器74LS138实现，译码器输出端的逻辑函数为： Q1nQ2nQ3n Y0Y1Y2Y3Y4 010100111011101 1000001000001000001000001 000110001 ΦT3.14用74LS290构成模为8和9的计数器，各采用两种方案画出其接线图。T3.15若将下图接成12进制加法器，预置值应为多少？画出状态图及输出波形图。74LS169为4位二进制计数器，同步预置（低有效） 序号 QDQCQBQA 0123456789101112131415 0000000100100011010001010110011110001001101010111100110111101111T3.16用一片74LS163计数器和2片74LS138译码器构成一个具有12路脉冲输出的数据分配器。画出连接图，在图上标明第1路到第12路输出的位置。74LS163为4位二进制计数器，同步预置、清零（低有效）T3.17改用一片74LS195移位寄存器来代替上题中的74LS163，完成同样的设计。T3.17改用一片74LS195移位寄存器来代替上题中的74LS163，完成同样的设计。T3.18分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是Mealy型电路还是Moore型电路以及电路的功能。[解]电路的状态方程和输出方程为：该电路是Moore型电路。当X=0时，电路为模4加法计数器；当X=1时，电路为模4减法计数器。 Q1nQ2n Q1n+1Q2n+1/Z X=0 X=1 00011011 10/111/101/100/0 11/110/100/101/0T3.19分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明这个电路能对何种序列进行检测？[解]电路的状态方程和输出方程为：说明：凡在输入序列中出现两个或两个以上“1”之后再出现一个“0”，输出就为“1”；否则，输出为“0”。 Q1nQ2n Q1n+1Q2n+1/Z X=0 X=1 00011011 00/001/111/011/1 01/010/010/000/0T3.20作“101”序列信号检测器的状态表，凡收到输入序列101时，输出为1；并规定检测的101序列不重叠。[解]根据题意分析，输入为二进制序列x，输出为Z；且电路应具有4个状态：S0、S1、S2、S3（其中S0为初始状态）。列状态表和状态图如下：原始状态表简化状态表 PS NS/Z X=0 X=1 S0S1S2S3 S0/0S2/0S0/0S0/0 S1/0S1/0S3/1S1/0 PS NS/Z X=0 X=1 S0S1S2 S0/0S2/0S0/0 S1/0S1/0S0/1T3.21同步时序电路对串行二进制输入进行奇偶校验,每检测5位输入,输出一个结果：当5位输入中1的数目为奇数时，在最后一位的时刻输出1。作出状态图和状态表。[解]该题目要求对有限长度的串行序列进行的奇偶校验。一方面对于每接收到一位码后都要断定一下到目前为止接收的数据中1的数目是奇数还是偶数；另一方面还要记忆到目前为止已收到了几位数据。为此，电路的状态表和状态图如下：T3.22简化下列完全定义时序电路状态表为最简状态表。原始状态表 PS NS/Z X1X2=00 01 10 11 ABCDEFGHIJ D/0A/0A/0A/0G/0G/0F/0E/0J/0D/0 B/1D/0I/1E/0H/1B/1E/0G/0G/0H/1 F/0F/1E/0B/0E/0F/0H/0J/1E/1F/0 D/1E/0D/1G/0D/1G/1D/0J/0C/0G/0T2.23对下面的时序电路状态表进行状态编码，作出编码后的状态转移表，并用D触发器和与非门加以实现。BCDEFABCDE PS NS,Z X=0 X=1 ABCDEF C,1B,0C,1D,0E,0F,0 D,1C,1A,0C,0C,0C,0 × × × × × × × × × √ × × × √ √ PS NS,Z X=0 X=1 S0S1S2S3 S2,1S1,0S2,1S3,0 S3,1S2,1S0,0S2,0T2.24某时序机状态图如下图所示。请用“一对一法”设计其电路。T3.25某时序机状态图如下所示，用“计数器法”设计该电路。若编码为：S0=00S1=01S2=11S3=10则： Q1nQ2n Q1n+1Q2n+1 k=0 k=1 00011110 00011010 01111100若编码为：S0=00S1=01S2=10S3=11则： Q1nQ2n Q1n+1Q2n+1 k=0 k=1 00011011 00011111 01101000T3.26设计4bit串/并转换电路,实现4位二进制码的串→并转换。要求通过标志位信号的设置和控制，使电路能自动连续地实现转换。（以上两题要求用VHDL进行编程设计）T3.27某通信接收机的同步信号为1110010（巴克码）。设计一个检测器，其输入为串行码X，输出为检测结Z，当检测到巴克码1110010时输出为1。T3.28设计一个巴克码信号发生器，要求自动产生周期性的1110010信号序列。可以用移位寄存器实现，也可以用同步时序电路实现。（要求用VHDL进行编程设计）（习题四）第四章可编程逻辑器件[解]用EPROM实现逻辑函数时，一般的步骤为：(1)确定输入变量和输出端的个数；(2)将函数化为最小项之和的形式；(3)确定EPROM的容量；(4)确定各存储单元的 内容 财务内部控制制度的内容财务内部控制制度的内容人员招聘与配置的内容项目成本控制的内容消防安全演练内容 ；(5)画出相应的点阵图。由给定条件可知，输入变量为A、B、C、D，输出为F1、F2、F3。利用卡诺图将函数写成最小项之和的形式，为：F1=Σ(3,7,8,11,12)F2=Σ(1,2,4,5,6,7,8,9,10,11,13,14)F3=Σ(0,1,3,4,5,6,7,8,9,11,12,13,14,15)矩阵的容量为：8×16+3×16=176EPROM的与矩阵且为全译码阵列，或矩阵可编码。将A、B、C、D作为地址输入，F1、F2、F3作为输出，画出点阵图如下：T4.3用EPROM实现下列多输出函数，画出阵列图。F1=Σ(3,7,8,11,12)F2=Σ(1,2,4,5,6,7,8,9,10,11,13,14)F3=Σ(0,1,3,4,5,6,7,8,9,11,12,13,14,15)T4.4试用EPROM实现8421BCD码至余三码的转换。X=Σ(5,6,7,8,9)Y=Σ(1,2,3,4,9)Z=(0,3,4,7,8)W=Σ(0,2,4,6,8)[解]列真值表，求得用最小项表示的逻辑函数表达式如下： ABCD XYZW 0000000100100011010001010110011110001001 0011010001010110011110001001101010111100T4.7用FPLA实现下列多输出函数，画出阵列图。T4.10用FPLA实现2位加法器，画出阵列图。[解]设两个2位二进制数分别为X=X1X0，Y=Y1Y0。可采用串行加法方式进行。根据设计要求，两个低位按半加运算，两个高位及低位相加的进位信号按全加运算，故电路有5个输入信号：X1、Y1、CL、X0、Y0；3个输出信号：S1、S0、CO。T4.11用时序FPLA设计一个循环码十进制计数器。要求设计优化，即FPLA的面积尽可能小。[解]时序FPLA采用D触发器。状态转换表如下： PS NS Co Q3Q2Q1Q0 Q3Q2Q1Q0 0000000100110010011001110101010011001101 0001001100100110011101010100110011010000 0000000001