个人作品翻译外文文献 机械自动化类

附录B 翻译 阿房宫赋翻译下载德汉翻译pdf阿房宫赋翻译下载阿房宫赋翻译下载翻译理论.doc 原文ElectronicdesignautomationKeywordEDA;IC;VHDLlanguage;FPGAPROCESSDESCRIPTIONThreeobstaclesinparticularbedevilicdesignersinthisdawnofthesystemonachip.Thefirstisactuallyashortfall-thehardwareandsoftwarecomponentsofthedesignlackaunifyinglanguage.Then,asthenumberoflogicgatesperchippassesthemillionmarks,verificationofadesign'scorrectnessisfastbecomingmorearduousthandoingthedesignitself.Andfinally,notonlygatecountsbutchipfrequenciesalsoareclimbing,sothatgettingadesigntomeetitstimingrequirementswithouttoomanydesigniterationsisarecedinggoal.Asisthewontoftheelectronicdesignautomation(EDA)community,theseconcernsarebeingattackedbystart-upcompaniesledbyafewindividualswithbigideasandalittleseedmoney.PARLEZ-VOUSSUPERLOG?Asystemonachipcomprisesbothcircuitryandthesoftwarethatrunsonit.Suchadevicemaycontainanembeddedprocessorcorerunningasoftwaremodem.Mostoften,afterthechip'sfunctionalityisspelledout,usuallyonpaper,thehardwarecom-potentishandedofftothecircuitdesignersandthesoftwareisgiventothepro-grammars,tomeetupagainatsomelaterdate.Thepartofthechipsfunctionalitythatwillendupaslogicgatesandtransistorsiswrit-teninahardwaredesignlanguage-VirologyorVHDL,whilethepartthatwillendupassoftwareismostoftendescribedintheprogramminglanguageCorC++.Theuseofthesedisparatelanguageshamperstheabilitytodescribe,model,anddebugthecircuitryoftheICandthesoftwareinacoherentfashion.Itistime,manyintheindustrybelieve,foranewdesignlanguagethatcancopewithbothhardwareandsoftwarefromtheinitialdesignspecificationrightthroughtofinalverification.JustsuchanewlanguagehasbeendevelopedbyCo-DesignAutomationInc.,SanJose,Calif.Beforelaunchingsuchanambitiousenterprise,cofoundersSimonDavidmann,whoisalsochiefoperatingofficer,andPeterFlakeruledouttheusefulnessofextendinganexistinglanguagetomeetsystem-on-chipneeds.AmongthecandidatesforextensionwereC,C++,Java,andVerilog.Adesignlanguageshouldsatisfythreerequirements,maintainedDavidmann.Itshouldunifythedesignprocess.Itshouldmakedesigningmoreefficient.Anditshouldevolveoutofanexistingmethodology.Noneoftheexistingapproachesfilledthebill.SoDavidmannandFlakesetaboutdevelopingnewco-designlanguagecalledSuperlog.AnaturalstartingpointwasablendofVirologyandCsince"fromanalgorithmpointofview,alotofVirologyisbuiltonC,"explainedDavidmann.ThentheyspicedtheblendwithbitsandpiecesofVHDLandJava.FromVirologyandVHDL,Superloghasacquiredtheabilitytodescribehardwareaspectsofthedesign,suchassequential,combinatorial,andmultivaluedlogic.FromCandJavaitinheritsdynamicprocessesandothersoftwareconstructs.Evenfunctionslikeinterfaces,protocols,andstatemachines,whichtillnowhaveoftenbeendoneonpaper,canbedescribedinthenewlanguage.Tosupportlegacycodewritteninahardwaredescriptionorprogramminglanguage,SuperlogallowsbothVirologyandCmodulestobeimportedanduseddirectly.Itisimportantforthelanguagetobeinthepublicdomain,accordingtoDavidmann.Thecompanyhasalreadybeguntoworkwithvariousstandardsorganizationstothisend.Nottobeoverlookedistheneedforasuiteofdesigntoolsbasedonthelanguage.RecentlyCo-Designidentifiedanumberofelectronicdesignautomationcompanies,amongthemMagmaDesignAutomation,Sente,andViewlogic,thatwilldeveloptoolsbasedonSuperlog.Co-Designwillalsodevelopproductsforthefrontendofthedesignprocess.ARACETOTHEFINISHNoteveryoneisconvincedthatanewlanguageisneeded.SystemC,amodelingplatformthatextendsthecapabilitiesandadvantagesofC/C++intothehardwaredomainhasbeenproposedasanalternative.SuchlargeandpowerfulcompaniesasSynopsys,Coware,LucentTechnologies,andTexasInstrumentshavebandedtogetherundertheOpenSystemCInitiativetopromotetheirversionofthenext-generationdesignplatform.TogetSystemCofftoarunningstart,thegroupoffersamodelingplatformfordownloadofftheirWebsitefreeofcharge.Theirhopeisalsotomaketheirplatformthedefactostandard.TherationalefordevelopingSystemCwasstraightforward,accordingtoJoachimKunkel,generalmanagerandvicepresidentoftheSystemLevelDesignBusinessUnitatSynopsys.Itwastohaveastandardlanguageinwhichsemiconductorvendors,IPvendors,andsystemhousescouldexchangesystem-levelIPandexecutablespecifications,andtheelectronicdesignautomationindustrycoulddevelopinteroperabletools.SupportersofSystemCbelievethatthewould-bestandardhastobebasedonC++becauseitallowscapabilitiestobeaddedtoitwithoutleavingthelanguagestandard,KunkeltoldJEEESpectrum.MostsoftwaredevelopersuseC++andmanysystemsdevelopersuseC++alreadytodescribetheirsystemsatabehaviorallevel.Buttillnowithasnotbeenpossibletodescribehardwareusingthelanguage.ThedevelopersofSystemChavesolvedthatproblembydefiningnewC++classlibrariesandasimulationkcrne1thatbringtoC++allofthecapabilitiesneededtodescribehardware."Thesenewclassesimplementnewfunctionality,"explainedKunkel."Forexample,bitvectors-stringsofzerosandones-andalltheoperationsthatyouwoulddoonthem."TheSystemCdevelopersalsoprovidedaclassofsignedandunsignednumbers,thenotionofasignal,andotherconceptsneededtomodelhardware.Therearestillsomeholes,however.Forexample,itisstillnotpossibletosynthesizeagate-levelnetlistfromaSystcmCdescription.RutsynthesistoolsforSysteniCwouldheanaturalresultofbroadacceptanceofthelanguagewithintheusercommunity,accordingtoKunkel.ItremainstobeseenwhetherSystemCorSuperlogwinsoutintheend.LeastdesirablewouldbeanoutcomeliketheimpassebetweenVirologyandVHDL,inwhichbothprevailed,forcingelectronicdesignautomationvendorstosupportbothplatformsinawastefulduplicationofeffort.THEVERIFICATIONNIGHTMAREIftoday'scomplexICsaretoughtodesign,theyareverymuchtoughertoverify.Avarietyoftoolsareavailable,eachwithitsprosandcons.Emulationtranslatesadesignintofield-programmablegatearrays(FPGAs).Presumably,ifthearrayworksasplanned,thefinalchipwillalso.Theemulationplatformalsoenablesdesignerstotry0111thesoftwarethatwillrunontheASIC.Theapproach,though,isslow.Typicalemulationsystemsrunatafewmegahertz."Atroughlyonemillioncyclespersecond,designersarcnotgettingcnoughperformanceoutoftheiremulationsystemstoverifyorunderstandsomeofthethingsthataregoingonwithvideogenerationorhighbandwidthcommunications,"saidJohnGallagher,directorofmarketingforSynplicityInc.,Sunnyvale,Calif.Theymustprocessalargenumberofoperationstoensuretheirfunctionalityiscorrect,headded.Thereasonthatemulationsystemsaresoslow,accordingtoGallagher,isthattheyroutethedesignthroughmanyFPGAsandmanyboards.Simplicitysolutionistouseafewhigh-endFPGAshavingoveronemilliongatesrunningat100MHz.Typically,amillionFPGAgatestranslatesinto200000ASICgates.Puttingninesuchchipsonaboardinathree-by-threearrayallowsdesignerstorepresentupto1.8millionASlCgates.Androutingdelaysaregreatlycurtailedbecauseeachchipisnomorethantwohopsawayfromanyotherchipinthearray.Thecompany%product,calledCertify,isnotintendedtocompetewithreconfigurableemulationsystems,whichareveryeffectiveatdebuggingdesignsduringtheinternaldesignprocess,explainedGallagher.Rather,itisatrueprototypeofthesystem,runningatspeedsthatmayapproachtherealthing.Certifyhandlesthreefundamentaloperations,saidGallagher.Thefirstispartitioning,orbreakingsuptheASICregistertransferlevel(RTL)codeintodifferentFPGAs.Itdoessynthesis,turningtheRTLcodeintoASICgatesequivalenttothefinalASICgates.Thenitdoestiminganalysis."Wehaven'tjustlinkedtogetherthedifferenttools,”heexplained.'Wehavetakaoursynthesisalgorithms,betweenthepartitioningcapabilities,andlaidthetiminganalysisacrossthat."Inadditiontoemulation,twocomplementaryapproachestodesignverificationaresimulationandmodelchecking,atypeofformalverification.Simulationappliesvectorstoasoftwaremodelofadesignandcheckstoseciftheoutputhasthecorrectvalue.Theapproachisstraightforward,butisbecomingincreasinglytortuousasdesignsbecomemorecomplicatedandthenumberofpossibletestvectorsmushrooms.Sorecently,electronicdesignautomationcompanieshavebeenturningtomodelcheckingtoprovethatdesignsarecorrectlydone.Thestickingpointwithmodelcheckingisitsgreatdifficultyofuse."Itisnotformostengineers,"saidSimonNapper,chiefoperatingofficerOFInnol-ogicSystemsInc.,SanJose,Calif."Theusagemodelisverydifficult-itchecksproperties.Butthedesignerisn'tfamiliarwithwhatPpropertyis-heisusedtosimulationandstatictiming."Asaremedy,InnoLogicdevelopedasymbolicsimulationtool,whichblendssimulationandformalverification.ItisaVirologysimulatorexceptinsteadofsendingIsandOsthroughthelogic,thetoo1propagatessymbolorsymbolsplusbinaryvalues.Theusergainsimprovedfunctionalcoveragedongwithmuchfasterverification.Toillustrate,tocompletelyverifyafourbitadderwouldrequire256binaryvectors-andtake256simulationcycles.Withsymbols,ittakesjustonecycle.Justaswithformalverification,therearelimitstothecomplexityofthecircuitsthatsymbolicsimulationcancompletelyverily.Bothhavetroublewithmultipliers,forexample."Amodelcheckerwillgrindandgrindandneverproducearesult,"explainedNapper."Butinourtoolwetakesomesymbolinputsandswitchthemtobinaryvalues,thatreducesthejobfroma32-toa16-bitmultiplier.Andwereporttotheuserthatwewereabletoverifytheuppertheoperands."InnoLogichasannouncedtwoVersifiesofsymbolicsimulation.ESI'-XVverifiesdesignswritteninVirology.EXP-CVismeantforcustomdesignsandmemoryblocks.THETIMEISRIGHTThoughthedesignofICswithsemiconductorgeometriesbelow0.25pmfacechallengesthroughoutdevelopment,someofthebiggesthurdlesoccurduringphysicaldesign,whenthegatesareplacedonthechipandtheinterconnectsareroutedbetweenthemProblemsoccurhereforanumberofreasons.First,thecapacitance,resistance,andinductanceoftheinterconnectscannotbeignored,astheywereinolder,largertechnologies.Crosstalkbetweeninterconnects;nowclosertogether,mustalsobecontrolled.Severaliterationsthroughsynthesisandplacementmaybenecessarytoachievetherequiredtiming,ifitcanbeaccomplishedatall.ThesolutionproposedbyMontereyDesignSystemsInc.,Sunnyvale,Calif.,iscalledglobaldesigntechnology.Thisproprietarycomputingapproachsimultaneouslyexplores,analyzes,andoptimizesallaspectsofthephysicaldesign.ThetintproductcontainingthetechnologyisDolphin,whichwasannouncedinApriloflastyear.Dolphinsimultaneouslyplacesandroutereachgateandflip-flopusingtheresultsortheanalysisandmaintainingallspecifiedconstraints.(Mostplace-and-routetoolssequentiallyanalyzethelayoutforeachtypeofconstraint.)Itperformstimingandlogicoptimizationforeveryplacementmove.TimingclosureistoppriorityfordevelopersoftheBlastFusionphysicaldesignsystemfromMagmaDesignAutomations.,Cupertino,Calif.Itsmethodology,calledFixedTiming,bringstimingwithinspecifiedlimitswithoutiteratingbetweensynthesisandphysicaldesign.Basically,heapproachfixestimingfirst,thenadjustscellsizestoachievethetimingrequirements.Varyingthecellsizesalwayshetooltosupplytherightdrivestrengthortheload.EDAONTHEWEBAsestablishedelectronicdesignautomationcompaniestrytosortouthowtoutilizetheinternetintheirproductInks,smaller,moreagilecompaniesandstart-upsarccoiningupwithinnovativeproductsandservices,mainlyintheareasordesignmanagement.ApioneerinthisareaisSynchronicityInc.,avirtualcompanyheadquarteredinMarlboro,Mass.Synchronicityisnowbeingjoinedbyothercompaniesseekingtousetheinternettoadvantage.TheconcernofCCAES.COM,Milpitas,CalifaproviderofWeb-basedengineeringtools'for;designautomation,istheextractionofusefulinformationaboutICs,chipsets,andboardsfromsuppliers'Websites.Theissue,accordingtoMichaelBitzko,presidentofthecompany,isthatdesignersofproductsbasedontherecomponentsneedtobeabletoobtaininformationaboutthemquicklyandrouteittotheirengineering,manufacturing,andprocurementdepartmentsasquicklyaspossible."Inanutshell,”saidBitzko,"peopleusedtotakeweekstogetdatasheets.ThenalongcanetheWebandPDF-formatteddocuments.Butinordertocreate,ray,schematicsymbolsandfootprintsfurprintedcircuitboards,informationfromPDFdocumentsmustoftenbereentered-acostlyandtime-consumingprocesswhentimetoinfarctisaconcern.CCAES.COM'sproductsarebasedontheelectroniccomponentinterchange(ECIX)standarddevelopedbyEDAstandardsorganizationSI,Austin,Texas,andontheExtensibleMarkupLanguage(XML),thatallowsthecreationorWeb-baskdocumentshaving(morefunctionalitythanwiththeconventionalHypertextMarkupLanguage(HTM1.).Thecompany’sproductsincludeQuickDataServer,aparametricsearchengineforelectroniccomponentinformation,andQuickdataMiner,whichtransforminformationcontainedinPDFdatasheetsintoausableform.ThemissionorGenedaxInc.,Portland,Ore.istousetheWebtoincreasedesignedabilitytocreateandmanagelarge,complexdesigns,toirondesignICLISC,andtoimproveaccesstointellectualproperty.Thecompanyplanstoannounceaproductinthefirstquarterortheyear.JohnOtt,vicepresidentofsalesandmarketing,toldSprctmnithatitsproductswillbebasedontheoperatingsystemsandbrowsersdevelopedbyMicrosottCorp.,Redmond,Wash.Also,thecompanysupportsacollaborativeWebsite,www.fatchip.comthatshowswhatthetechnologycando.ThesiteincludesasearchenginebasedonAltaVistatechnologythatsearchestheWebsitesofcompaniesrelatedtodesignautoillation.Ottelaborated,"WealsohaveafreeInternetlocatorserverthatletspeopleuseNetmeetingaMicrosoftproductforremotesharingofcomputerdesktops]andaWebboardwhereyoucanpostquestionsandgetanswers."OtheraspectsofelectronicdesignontheWebshavebeenslowerintakingoffthandesignandinformationmanagement.ButTransimCorpalsobaredinPortland,Ore,hastakenabigsteptowardWeb-baseddesigntools.Itsproduct,Websim,isaninterfacebetweenaWebbrowserandSimples,thecompany’spower-supplysimulator.Websimallowsdesigners,usingSimplis,tosimulatedesignsovertheInternet.Soratherthanporingoverdatasheetsandlookingatrangesofvalues,designerscanseeactualwaveforms,explainedNclsGahbert,Transimpresidentandchiefexecutiveofficer.TransimisworkingwithsupplierstosetupcomponentmodelssothatdesignerscanlogontothesuppliesWebrite,selectpartsfortheirpowersupply,entersetuportestconditions,andrunthesimulationonline.UsersneednothingmorethanaWebbrowser.ThesimulationisrunonTransim's"ranch"ofsixstriversfromSunMicrosystems.ThecompanyhasteamedupwithNationalSemiconductorCorp,SantaClara,Calif.,toprovidethisserviceforNational'scustomers.Thecostisonaper-usebasisandisaminimalUS$10.附录C翻译中文电子设计自动化关键字电子设计自动化；集成电路；VHDL语言；现场可编程门阵列在这个片上系统开始出现的时候，有三个问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 一直困扰着集成电路设计者。首先就是缺乏一些东西即设计的硬件部件与软件部件之间缺少统一的语言。这样由于每一个芯片的逻辑闸门的数量超过了百万，因此，对设计正确性的验证瞬间比设计本身更加艰巨。另外，不仅仅是闸门数量问题，集成芯片的频率也在加大。因此，为了满足时间需要，做出一个不用反复设计的设计是遥远的目标。由于已长期研究电子设计自动化，对于这方面的关注经常受到一些新建的公司抨击。那些公司是由几个志向远大启动资金缺乏的人领导。您说superlog？芯片系统由电路和软件组成运行。这样的系统一般包含一个嵌入的处理器核运行软件调制解调器。通常，芯片的功能被写在纸上后，硬件部件就交给了集成电路设计者，软件部件就给了程序设计者，在以后的某个闸门在合起来组在一起。芯片的一部分功能在逻辑闸门核晶体管被写入硬件描述语言-verilog语言或VHDL语言时结束。而另外一部分功能将在软件被描述在编程语言C或C++中结束。这种不同语言的使用给描述，仿制，调试集成电路的线路和软件的条理清晰方面都带来了很大的不便。从工业角度上看我们相信是时候推出一种新的设计语言处理硬件和软件的问题，使系统从最初的设计规格直达最后的检验。加利福尼亚州的协同设计自动化公司的sanjose发展了这种新型语言。在成立这个蒸蒸日上的企业前，合作者，现经营主任simondavidmann和peterflake已经得出了为满足片上系统发展现有语言的实用性。选为被发展的现有语言有C,C++,Java和Verilog。davidmann说一种设计语言必须满足三个需求。第一应该连接设计过程。第二应该使设计更为高效。第三应该由一种现存的方法演变而来。没有一种现存的方法满足这些需求，于是davidmann和flake决定发明一种新的协同设计语言，并命名为superlog。davidmann解释说“一个很自然的基准点就是连接verilog语言和C语言，从算法观点上来看，大多数verilog语言都是建立在C语言基础上的。”这时用比特和VHDL语言与Java语言将其连接起来。从VerilogandVHDL方面，superlog获得了设计中描述硬件方面的能力，例如顺序逻辑，组合逻辑和多值逻辑。从C和Java方面superlog又集成了动态处理器和其他软件编制。甚至像接口程序，活动网络路由协议和状态机等现阶段仍常被写在纸上的功能也能被新的语言描述了。为了处理已经存在的硬件描述或编程语言的遗留问题，superlog允许verilog语言和C语言模块输入并允许其直接使用。davidmann说这门语言推广到公共领域使用是非常重要的。公司已经开始和不同 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 的组织合作工作达到其推广的目的。不被忽视是建立在语言上的设计工具套装软件的需要，目前协同设计公司已经和一些电子设计自动化公司确立了合作关系。其中magma设计自动化公司，sente公司和viewlogic公司将发展建立的superlog上的工具。协同设计公司将继续为设计程序的前景开发新的产品。冲向终点的比赛并不是每一个人都相信我们需要新的语言。SystemC语言，一个建模平台，扩展了C/C++的容量和优势到硬件领域，已经被推荐为一个可选择的 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 。许多像synopsys公司，coware公司，lucent技术公司和德州器具公司等大型权威的公司已经在开放性systemC下联结在一起，开始创立他们下一代设计平台的版本。为了使systemC重新运行，这个组提供了一个建模平台在他们的网址里免费下载。他们也希望他们的平台能成为实际的标准。据synopsys公司总经理兼系统级设计商业部副总裁Joachimkunkel说，发展systemc的合理性是显而易见的。它将是一种标准语言使半导体供应商，IP供应商和系统房屋可交换系统级IP和可执行规格，并且电子设计自动化工业能够发明一种编写互用性的工具。systemc的支持者们坚信未来的标准将建立在C++之上因为它允许不放弃语言标准增加新的功能。kunkel告诉IEEEspectrum说大部分软件开发者用C++且系统开发者已经运用C++在行为级上描述他们的系统。但是现在仍然不可能用这个语言描述硬件。通过确定新的C++类库和模拟型芯，systemC的开发者已解决了上述问题，使得C++拥有了所有的所需的描述硬件的功能。对此，KUNKEL解释说：“这些新的类实现了新的性能。例如，位向量0和1的字符串，和所有的在其上将实行的操作。”systemC的开发者们也提供了一类有符号的数据类型和无符号的数据类型，另外还有一种信号的概念和仿制硬件所需的其他概念。然而，问题依然存在。例如，从一个systemC描述上仍旧不能生成一个门级的网表文件。但据KUNEL说，systemC的合成工具将在用户群体中得出一个语言上被广泛接受的自然结果。systemC和Superlog哪一个将取得最终胜利我们仍试目以待。最不利的结果将是像verilog和VHDL之间那样的僵局，两者都很盛行，导致电子设计自动化的商贩们支持两种技术而浪费双重的精力。检验噩梦如果说当今复杂的集成电路设计起来很困难，那么检验起来就更加困难。每一种可使用的工具都有其缺点和优势。仿真技术可将一个设计译成现场可编程门阵列。据推测，如果这个阵列按 计划 项目进度计划表范例计划下载计划下载计划下载课程教学计划下载 工作，则最终芯片也将工作。这个仿真平台也能使设计者们尝试运用软件而运行ASIC码。然而走势很缓慢。典型仿真系统运行几兆赫。加利福尼亚州Sunnyvale的市场部经理JohnGallagher说“每秒钟大约运行一百万圈，设计者们不能从他们的仿真系统中有足够的操作去检验或理解一些东西，这些东西将靠新一代视频技术或宽频带的通信技术运行。”John补充说“他们必须完成大量的操作以确保功能的正确性”。据Gallagher说仿真系统之所以运行缓慢是由于要使设计按部就班的运行需要通过许多现场可编程门阵列和许多板。synplicity公司的解决方法是用一些高端的现场可编程门阵列。这些现场可编程门阵列以100兆赫运行，拥有超过一百万门。通常，一百万现场可编程门阵列门译成200000ASIC门。将九个这样的芯片以3×3阵列放置在板上，设计者可以描述高达1.8百万的ASIC门。而且运行耽搁将被大大缩短，因为每一个芯片距离阵列中其它任何一个芯片都不超过两级。Gallagher解释说“公司的产品被称为certify，它并非以与可重构的仿真系统竞争为最初目的。并且仿真系统在内部设计过程中对设计调试非常有效。”然而，它却真的是系统的蓝本，高速运行可能使目标更真实。Gallagher说certify处理三个基本的操作。第一是分开或打破ASIC寄存器传送级编码，使之成为不同的现场可编程门阵列。之后将寄存器传送级编码合成为ASIC门，也就是最终合成为ASIC门。此时做时间分析。他解释说“我们并非只是单纯地将两种不同的工具结合在一起。我们运用我们合成的算法，使分开的功能相互融合并且将时间分析贯穿于其中。”除仿真之外，两种补充的设计检验方法是模拟和一种正规的检验类型--模型检验。模拟是在一种设计和检验的软件模型上应用向量，查看输出是否有正确的值。方法很直接，但是当设计越来越多，可能检验的数字向量越来越快速的扩散时，这种方法使用会越来越困难。因此最近电子设计自动化公司已经运用模型检验法去验证设计是否正确。模型检验的症结是使用上的巨大困难。加州圣荷西innologic系统公司操作部经理simonnapper说“并非大多数工程师能够使用它。使用模型非常困难，它为了检验性能，但设计者习惯于模拟和静态时序，并不熟悉什么是性能。”为了补救，innologic公司开发了一种象征性的模拟工具。这种模拟工具结合了模拟和正规的检验。这是一个verilog模拟装置除了没有通过逻辑发送1和0，这种工具传送符号或带有二进制数值的符号。用户获得改善的功能保证和更高速的检验。为了说明和完全检验一个四位微机芯片的加法器，需要256个二元向量，运行256个模拟周期。而使用符号只运行一个周期。象征性模拟能完全检验的电路，仅使用正规检验的话对其复杂性有限制。两者都在乘数上有问题。“例如一个模拟检验器将不停的旋转运行但从不产生一个结果。”napper解释说“但是在我们的工具中我们采取一些符号输入并且将它们转变为二进制数值。这样从一个32位降至16位的乘数。并且我们告诉使用者我们可以检验超过16的运算对象。”innologic公司已经发行了两个版本的象征性模拟。ESP-XV检验以verilog写成的设计。EXP-CV则意在用户定制设计和存储块。时间恰好尽管几何上在0.25微米以下，运用半导体的集成电路的设计通过开发面临挑战，但是大的困难一部分发生在结构设计上。当门被放置到芯片上时，连接体在它们之间运行。问题发生在这里，由于一些原因。首先，连接体的电容，电阻和感应系数不能被忽视。尽管它们属于更古老更巨大的技术。由于在一起更为紧密，必须控制连接体之间的串扰。如果最终能够完成的话，一些通过合成和替代产生的循环重复可能对于实现所需时序是必要的。由加州Sunnyvale的monterey设计系统公司提出的方案称为全球设计技术。这种专利的计算方法对结构设计的所有方面有开发分析和改善的效果。第一个包含这项技术的产品是去年四月生产的Dolphin。Dolphin运用分析结果维持所有种类的系统规定参数以便同时放置和运行每一个门和复振器。（多数放置和运行工具按顺序分析每一种系统规定参数的流程图。）它使每一次放置移动在时间和逻辑上达到最优化。对于位于加州cupertino的正在开发BlastFusion结构设计系统的Magma设计自动化公司来说，时序收敛是重中之重。它以定时标记为方法，给时序特定的限制，使其不再在合成与结构设计之间重复。基本上说，这种方法首先确定时序，然后调整信元大小以满足时间的需要。改变信元大小使得工具能为负荷提供适当的驱动强度。网络上的电子设计自动化当已经成立的电子设计自动化公司正在努力解决如何在生产线中利用网络这个问题时，一些更小更灵敏的公司和一些刚刚起步的公司则致力于创新产品和服务上，主要在设计管理领域创新。synchronicity公司是这个领域的一个开拓者。该公司是一个虚拟企业，总部设在马萨诸塞州的万宝路。。synchronicity现以被其他公司联合寻求使用网络的优势。关注加州Milpitas的ccaes.com是对有用信息的提取，从提供者的网址上我们可以看到关于集成电路，芯片和电路板的信息。据公司总裁MichaelBitzko说，问题是基于这些部件的产品的设计者们需要能够迅速获得他们的信息并且尽快将其运行在他们的设计工程，生产和采购中。他说“简而言之，人们过去用几周的时间去得到数据单表。而现在可以轻易由网络文件和PDF格式的文件获得。但是为了创造图表式的符号和覆盖区为覆盖电路板，PDF文件中的信息必须频繁重新输入，这是一项耗资巨大且非常浪费时间的过程，而且时间对于市场来说非常重要。ECIX标准是由位于德州Austin的电子设计自动化标准组织SI2开发的。ccaes.com的产品是基于ECIX标准和XML的。这样就使得基于网络的文件比传统的HTML有更多的功能。公司的产品包括quickdata服务器和quickdata转换器。quickdata服务器是为查找电子部件信息的参数查询引擎，而quickdata转换器则是将包含在PDF数据表中的信息转换成可用的格式。俄勒冈波特兰市的genedax公司的任务便是运用网络增强设计者的能力，以创造和管理大型而复杂的设计，提高设计的再利用率，拓宽智力性能的途径。该公司计划在今年第一季度上市一个产品。市场营销部副部长Johnott告诉spectrum报说该产品基于华盛顿Redmond的微软公司开发的操作系统和浏览器。另外该公司赞助了一个合作网站www.fatchip.com，旨在展示这项技术的用途。这个网站包含一个建立在AltaVista技术上的搜索引擎，可以搜索与设计自动化相关的各公司网址。ott进一步阐述说”我们还有一个免费的网络定位服务器，在此人们运用netmeeting和一个网络板可以提出问题并找到解决答案。（netmeeting是一项微软产品，可以完成对计算机桌面的远程共享）。基于网络的电子设计的其他方面从事起来要比设计和信息管理方面进展缓慢。不过也坐落在俄勒冈波特兰市的transim公司已经在基于网络的设计工具上跨越了一大步。该公司的产品websim是一个网络浏览器和仿真器的接口程序。仿真器则是公司的能源供应模拟装置。websim允许设计者使用仿真器在网络上模拟设计。因此据transim公司首席执行官兼总裁解释说，设计者门能够看到实际的波状图而非字斟句酌的研究数据表和一大堆的数值。transim公司和供应商合作建立部件模型，这样设计者门可以注册供应商的网站选择他们电源供应所需的零部件，进入组建或测试环境，在线运行仿真器。用户只需要一个网络浏览器，其余均不需要。仿真器在transim公司的六个服务器中的大农场中运行，其中六个服务器由sunmicrosystems公司提供。该公司已经同加州圣克拉拉的semiconductor公司建立团队合作关系，以为全球消费者提供此项服务。花费极小，每个用户低至10美元。