循环彩灯电路设计报告

《数字电子技术基础》课程 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 报告设计题目：彩灯循环控制器的设计专业：班级：姓名：学号：指导教师:设计日期：2014年6月课程设计评常意见(1)设计阶段(30分)一一硬件电路运行情况优，()、良，()、中，()、般，()、差，()；(2)报告(60分)——对于课程设计才艮告撰写的整体评价优，()、良，()、中，()、般，()、差，()；(3)平时 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 现(10分)一一课程设计过程中的表现优，()、良，()、中，()、般，()、差，()；总评分数：优()能很好地完成数字电子课程设计的任务，制作的电路板达到设计要求，课程设计报告能对设计内容进行全面、系统的总结，并能运用学过的数字电子技术理论知识对某些问题加以分析。态度端正，课程设计期间无违纪行为。良()能较好地完成数字电子课程设计的任务，制作的电路板达到设计要求，课程设计报告能对设计内容进行比较全面、系统的总结。考核时能较圆满地回答老师提出的问题，态度端正，课程设计期间无违纪行为。中()能够独立完成课程设计的任务，制作的电路板达到规定的主要要求，课程设计报告能对设计内容进行比较全面的总结，在考核时能正确地回答主要问题，态度端正，课程设计时无违纪行为。一般()课程设计过程中态度基本端正，能够完成课程设计的任务，提交电路板，能够完成报告，内容基本正确；但不够完整、系统，考核中能回答主要问题。差（）课程设计过程中表现不佳，未能完成课程设计要求的内容。评阅人：2014年6月25日注：优（90—100分）、良（80—89分）、中（70—79分）、一般（60一69分）、差（60分以下）目录引言0第一部分：设计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 设计1方案选择：1功能设计及分析...1时钟信号功能设计错误！未定义书签。TOC\o"1-5"\h\z花型控制功能设计1花型演示功能设计3原理图总图及说硬件调试总结5元器件清单及说明.5TOC\o"1-5"\h\z硬件调试9第三部分：总结.......10设计小结10心得体会11参考文献11附录12现在绝大多数的彩灯控制电路都是用数字电路来实现的，例如，用中规模集成电路实现的彩灯控制电路主要用计数器，译码器，分配器和移位寄存器等集成。本次设计的彩灯控制电路就是用寄存器、计数器和译码器等来实现，其特点是用发光二极管显示，显示循环为：（1）彩灯白上到下渐亮至全亮（2）彩灯白上到下渐灭至全灭（3）彩灯白下到上渐亮至全亮（4）彩灯白下到上渐灭至全灭（5）彩灯全亮。（6）彩灯全灭。发光二极管的亮灭由移位寄存器的输出高低电平来控制，不同图案从左到右或从右到左的变化可用移位寄存器的左移、右移功能，全亮或全灭可由移位寄存器的并入功能实现。8种彩色图案的转换由计数器的8种状态控制。通过本次课程设计既可以提高我们的动手能力和实际分析问题能力，还有助于我们加深对数字电路的认识和了解，进一步激发学习的兴趣，为后续学习打下坚实基础。第一部分：设计方案设计1.1方案选择:图1脉冲产生电路：选用NE555定时器组成的多谐振荡器可以产生所需频率的脉冲。循环控制电路：由两片74LS194实现，每一片芯片能实现4位输出的左移、右移、清零和全亮，两片芯片就能对8组彩灯进行控制，全亮由高电平置数实现。1.2功能设计及分析1.2.1时钟信号功能设计图210k「R1047k=C2了310uFNE55^个多谐振荡器，让其是：接通电源后，若内部的放电管T截电回路是Vc——R9GNDVc按指数规律2/3Vcc时，输出OUT通，电容C放电，放降到1/3Vcc时，输出用NE55制成一产生脉冲，工作原理OU谣高电平，贝U555止，电容C充电，充——R10——C1——上升。当Vc上升到翻转为低电平，T导电回路C1——R10T——GNDVc按指数规律下降,OUTW转为高电平，放电管T截止，C再次充电，如此循环，产生脉冲1.2.2花型控制功能设计图3控制部分由两个四位二进制计数器74LS161级联起来，作为计数模块，其中一片161作为低位，当其计数满进位时产生脉冲使高位161开始计数,将地位161的进位端在高位的使能端，便能将两片161级联。针对本次设计只有8节拍的花型，所以两片194不用级联就可以实现所要求的功能。1.3原理图总图及说明图5本次设计是由二片移位寄存器194实现。其八个输出信号端连接八个发光二极管，用其输出信号控制发光二级管的亮灭实现花型演示。而花型之间的变化通过花型控制电路的输出即161级联的计数器出控制（它们由同一个CP脉冲控制）。移存器输出状态编码表如下：彩灯花型1花型2花型3花型4花型5花型611000000001111111000000011111111011111111000000002110000000011111100000011111111001111111100000000311100000000111110000011111111000111111110000000041111000000001111000011111111000011111111000000005111110000000011100011111111000001111111100000000611111100000000110011111111000000111111110000000071111111000000001011111111000000011111111000000008111111110000000011111111000000001111111100000000由以上元器件的所示的芯片构成原理图，通过NE55晞荡器产生的时钟脉冲信号，再通过具有同步加法计数74LS161产生分频，再经过控制电路输入到74LS194组成的移位寄存器中通过控制发光二极管来显示设计所需要的要求。第二部分：硬件调试总结2.1元器件清单及说明兀器件清单元件名称数量NE555174LS161274LS194274LS04174LS08174LS32110uF电解电容1104电容11K电阻810K电阻1104电位器1发光二极管8万用板1导线粉(1)NE555芯片：图6¥mI-1bB引脚说明：、>1脚(GND正地n卫im七l福；,…TTEN4K、、一.…•2脚(TR)称触发端，是下比较器的输入；3脚(Vo)是输出端，它有O和1两种状态，由输入端所加的电平决正；4脚(MR)是复位端，加上低电平时可使输出为低电平；5脚(Vc)是控制电压端，可用它改变上下触发电平值；6脚(TH)称阈值端，是上比较器的输入；7脚(DIS)是放电端，它是内部放电管的输出，有悬空和接地两种状态，也是由输入端的状态决定；8脚(Vcc)是电源端，特点：只需简单的电阻器、电容器，即可完成特定的振荡延时作用。其延时范围极广，可由几微秒至几小时之久。它的操作电源电压范围极大，可与TTL,CMO等逻辑电路配合，也就是它的输出准位及输入触发准位，均能与这些逻辑系列的高、低态组合。其输出端的供给电流大，可直接推动多种白动控制的负载。它的计时精确度高、温度稳定度佳，且价格便宜。74LS161芯片:引脚说明：PCO进位输出端CLOCK时钟输入端（上升沿有效）CLEAR异步清除输入端（低电平有效）ENP计数控制端ENT计数控制端ABCD并行数据输入端LOAD同步并行直入控制端（低电平后效）QA—QD输出端功能：161的清除端是异步的。当清除端CLR为低电平时，不管时钟端CLK状态如何，即可完成清除功能。161的预置是同步的。当置入控制器LD为低电平时，在CLK±升沿作用下，输出端Q（PQ3与数据输入端PO—P3相一致。对于54/74LS161,当CLK由低至高跳变或跳变前，如果计数控制端ENPENT为高电平，则LOADS避免由低至高电平的跳变，而54/74LS161无此种限制。161的计数是同步的，靠CLK同时加在四个触发器上而实现的。当ENPENT均为高电平时，在CLK±升沿作用下Q（PQ3同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74LS161,只有当CLK为高电平时，ENPENT才允许由高至低电平的跳变，而54/74LS161的ENPEN1B变与CLK无关。161有超前进位功能。当计数溢出时，进位输出端（RCO输出一个高电平脉冲，其宽度为QO的高电平部分。在不外加门电路的情况下，可级联成N位同步计数器。对于54/74LS161,在CLK出现前，即使ENPENTCLR发生变化，电路的功能也不受影响（3）74LS194芯片：引脚说明:CLKMRA-DDSLDSR时钟清除并行左移串行数据输入端右移串行数据输入端■Ce：己步ViCb«LIIF输入端端（低电平有效）数据输入端S0、S1工作方式控制端QA-QD输出端功能：当清除端(MR为低电平时，输出端(QAQD均为低电平。当工作方式控制端(SQS1)均为高电平时，在时钟(CL吟上升沿作用下，并行数据(A—D)被送入相应的输出端QAQD此时串行数据(DSRDSL被禁止。当S0为高电平、S1为低电平时，在CLOCKt升沿作用下进行右移操作，数据由DS涎入。当S0为低电平、S1为高电平时，在CLOCKt升沿作用下进行操作，数据由DSR入。当S0和S1均为低电平时，CLOCK禁止。对于54/74LS194,只有当CLK为高电平时S0和S1才可改变。74LS04芯片：7^LS0