数字电子技术基础简明教程第三版(3)

EXIT第3章　组合逻辑电路概　述组合逻辑电路中的竞争冒险加法器和数值比较器数据选择器与数据分配器译码器编码器组合逻辑电路的分析和设计 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 本章小结EXIT　概　述主要 要求 对教师党员的评价套管和固井爆破片与爆破装置仓库管理基本要求三甲医院都需要复审吗 ：掌握组合逻辑电路和时序逻辑电路的概念。了解组合逻辑电路的特点与描述方法。EXIT一、组合逻辑电路的概念　　指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。数字电路根据逻辑功能特点的不同分为　　指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。EXIT二、组合逻辑电路的特点与描述方法组合电路的描述方法主要有逻辑 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 达式、真值表、卡诺图和逻辑图等。EXIT3.1　组合逻辑电路的分析方法和设计方法主要要求：理解组合逻辑电路分析与设计的基本方法。熟练掌握逻辑功能的逻辑表达式、真值表、卡诺图和逻辑图表示法及其相互转换。EXIT一、组合逻辑电路的基本分析方法分析思路：基本步骤：　　根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。EXIT[例]分析下图所示逻辑电路的功能。解：(1)写出输出逻辑函数式YY1(3)分析逻辑功能　　根据异或功能可列出真值表如右表；也可先求 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 与或式，然后得真值表。后者是分析电路的常用方法，下面介绍之。　　通过分析真值表特点来说明功能。　　A、B、C三个输入变量中，有奇数个1时，输出为1，否则输出为0。因此，图示电路为三位判奇电路，又称奇校验电路。EXIT初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。　　由Si表达式可知，当输入有奇数个1时，Si=1，否则Si=0。[例]分析下图电路的逻辑功能。解：(2)列真值表(1)写出输出逻辑函数式由Ci-1表达式可画出其卡诺图为：可列出真值表为(3)分析逻辑功能　　将两个一位二进制数Ai、Bi与低位来的进位Ci-1相加，Si为本位和，Ci为向高位产生的进位。这种功能的电路称为全加器。EXIT二、组合逻辑电路的基本设计方法设计思路：基本步骤：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图。　　首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0，何时取值1)。然后分析输出变量和输入变量间的逻辑关系，列出真值表。　　根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。EXIT下面通过例题学习如何设计组合逻辑电路(一)单输出组合逻辑电路设计举例[例]设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，则提案通过，但A具有否决权。用与非门实现。解：(1)分析设计要求，列出真值表　　设A、B、C同意提案时取值为1，不同意时取值为0；Y表示表决结果，提案通过则取值为1，否则取值为0。可得真值表如右。(2)化简输出函数Y=AC+AB用与非门实现，并求最简与非式EXIT(3)根据输出逻辑式画逻辑图(二)多输出组合逻辑电路设计举例EXIT解：(2)求最简输出函数式Ci=AiBi(3)画逻辑图[例]试设计半加器电路。　　将两个1位二进制数相加，而不考虑低位进位的运算电路，称为半加器。(1)分析设计要求，列真值表。EXIT　　半加器电路能用与非门实现吗？用与非门实现的半加器电路为EXIT3.2　编码器主要要求：理解编码的概念。理解常用编码器的类型、逻辑功能和使用方法。EXIT一、编码器的概念与类型编码　　将具有特定含义的信息编成相应二进制代码的过程。实现编码功能的电路EXIT二、二进制编码器　　用n位二进制数码对2n个输入信号进行编码的电路。由图可写出编码器的输出逻辑函数为由上式可列出真值表为原码输出被编信号高电平有效。8线–3线编码器EXIT三、二－十进制编码器　　将0~9十个十进制数转换为二进制代码的电路。又称十进制编码器。原码输出10线–4线编码器被编信号高电平有效EXIT四、优先编码器(即PriorityEncoder)　为何要使用优先编码器？　　允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。　　普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。EXIT二-十进制优先编码器CT74LS147反码输出依次类推EXIT3.3　译码器主要要求：理解译码的概念。掌握二进制译码器CT74LS138的逻辑功能和使用方法。理解其他常用译码器的逻辑功能和使用方法。掌握用二进制译码器实现组合逻辑电路的方法。EXIT一、译码的概念与类型译码是编码的逆过程。　　将表示特定意义信息的二进制代码翻译出来。实现译码功能的电路EXIT二、二进制译码器　　将输入二进制代码译成相应输出信号的电路。译码输出高电平有效译码输出低电平有效2-4线译码器电路与工作原理演示EXIT(一)3线－8线译码器CT74LS138简介(一)3线－8线译码器CT74LS138简介3位二进制码输入端8个译码输出端低电平有效。实物图片EXIT允许译码器工作禁止译码00输出逻辑函数式　　二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。EXIT(二)用二进制译码器实现组合逻辑函数EXIT由于有A、B、C三个变量，故选用3线-8线译码器。解：(1)根据逻辑函数选择译码器选用3线-8线译码器CT74LS138，并令A2=A，A1=B，A0=C。(2)将函数式变换为标准与-或式(3)根据译码器的输出有效电平确定需用的门电路EXIT(4)画连线图EXIT[例]试用译码器实现全加器。解：(1)分析设计要求，列出真值表设被加数为Ai，加数为Bi，低位进位数为Ci-1。输出本位和为Si，向高位的进位数为Ci。列出全加器的真值表如下：(3)选择译码器选用3线–8线译码器CT74LS138。并令A2=Ai，A1=Bi，A0=Ci-1。(2)根据真值表写函数式EXIT(4)根据译码器的输出有效电平确定需用的门电路(5)画连线图EXIT(三)译码器的扩展低位片高位片(三)译码器的扩展例如两片CT74LS138组成的4线–16线译码器。16个译码输出端4位二进制码输入端　　低3位码从各译码器的码输入端输入。STA不用，应接有效电平1。　　作4线–16线译码器使能端，低电平有效。EXITCT74LS138组成的4线–16线译码器工作原理EXIT三、二－十进制译码器　　将BCD码的十组代码译成0~9十个对应输出信号的电路，又称4线–10线译码器。8421BCD码输入端，从高位到低位依次为A3、A2、A1和A0。10个译码输出端，低电平0有效。EXIT0001EXIT四、数码显示译码器　　将输入的BCD码译成相应输出信号，以驱动显示器显示出相应数字的电路。(一)数码显示译码器的结构和功能示意EXIT(二)数码显示器简介　　数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器(LED)和液晶显示器(LCD)等。它们由七段可发光的字段组合而成。1.七段半导体数码显示器(LED)显示的数字形式EXITVCC+5V串接限流电阻a~g和DP为低电平时才能点亮相应发光段。a~g和DP为高电平时才能点亮相应发光段。　　共阳接法数码显示器需要配用输出低电平有效的译码器。　　共阴接法数码显示器需要配用输出高电平有效的译码器。EXIT即液态晶体2.液晶显示器(LCD)点亮七段液晶数码管的方法与半导体数码管类似。　　液晶显示原理：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当在相应字段的电极上加电压时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。EXIT3.七段显示译码器消隐控制端，低电平有效。8421码输入端译码驱动输出端，高电平有效。EXIT允许数码显示伪码　　相应端口输出有效电平1，使显示相应数字。输入BCD码禁止数码显示数码显示器结构及译码显示原理演示EXIT3.4　数据选择器和数据分配器主要要求：理解数据选择器和数据分配器的作用。理解常用数据选择器的逻辑功能及其使用。掌握用数据选择器实现组合逻辑电路的方法。EXIT一、数据选择器和数据分配器的作用数据选择器:根据地址码的要求，从多路输入信号中选择其中一路输出的电路.又称多路选择器(Multiplexer，简称MUX)或多路开关。多路输入一路输出地址码输入Y=D1D1　　常用2选1、4选1、8选1和16选1等数据选择器。　　数据选择器的输入信号个数N与地址码个数n的关系为N=2nEXIT数据分配器:根据地址码的要求，将一路数据分配到指定输出通道上去的电路。Demultiplexer，简称DMUX一路输入多路输出地址码输入Y1=DDEXIT二、数据选择器的逻辑功能及其使用1.　8选1数据选择器CT74LS1518路数据输入端地址信号输入端互补输出端使能端，低电平有效4选1数据选择器电路与工作原理动画演示实物图片EXITEXIT因为若A2A1A0=000，则因为若A2A1A0=010，则Y=D0Y=D2CT74LS151输出函数表达式=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6+m7D7EXIT2.双4选1数据选择器CC14539　　两个数据选择器的公共地址输入端。数据选择器1的输出　　数据选择器1的数据输入、使能输入。　　数据选择器2的数据输入、使能输入。数据选择器2的输出EXIT使能端低电平有效数据选择器2的逻辑功能同理。EXITCC14539数据选择器输出函数式EXIT三、用数据选择器实现组合逻辑函数　　由于数据选择器在输入数据全部为1时，输出为地址输入变量全体最小项的和。例如4选1数据选择器的输出Y=m0D0+m1D1+m2D2+m3D3　　当D0=D1=D2=D3=1时，Y=m0+m1+m2+m3。　　当D0~D3为0、1的不同组合时，Y可输出不同的最小项表达式。而任何一个逻辑函数都可表示成最小项表达式，　　当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接将逻辑函数输入变量有序地接数据选择器的地址输入端。因此用数据选择器可实现任何组合逻辑函数。EXITCT74LS151有A2、A1、A0三个地址输入端，正好用以输入三变量A、B、C。[例]试用数据选择器实现函数Y=AB+AC+BC。该题可用代数法或卡诺图法求解。Y为三变量函数，故选用8选1数据选择器，现选用CT74LS151。代数法求解解：(2)写出逻辑函数的最小项表达式(3)写出数据选择器的输出表达式(4)比较Y和Y′两式中最小项的对应关系(1)选择数据选择器令A=A2，B=A1，C=A0EXIT(5)画连线图即可得输出函数EXIT(1)选择数据选择器选用CT74LS151(2)画出Y和数据选择器输出Y的卡诺图(3)比较逻辑函数Y和Y的卡诺图设Y=Y、A=A2、B=A1、C=A0对比两张卡诺图后得(4)画连线图卡诺图法求解解：与代数法所得图相同EXIT3.5加法器和数值比较器主要要求：理解加法器的逻辑功能及应用。了解数值比较器的作用。EXIT一、加法器(一)加法器基本单元EXITEXIT(二)多位加法器实现多位加法运算的电路　　其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。　　其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。EXIT串行进位加法器举例EXIT超前进位加法器举例：CT74LS283相加结果读数为C3S3S2S1S04位二进制加数B输入端4位二进制加数A输入端低位片进位输入端本位和输出端向高位片的进位输出EXIT二、数值比较器DigitalComparator，又称数字比较器。用于比较两个数的大小。(一)1位数值比较器 输入 输　出 A B Y(A>B) Y(A<B) Y(A=B) 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1EXIT(二)多位数值比较器可利用1位数值比较器构成比较原理：从最高位开始逐步向低位进行比较。例如比较A=A3A2A1A0和B=B3B2B1B0的大小：若A3>B3，则A>B；若A3<B3，则A<B；若A3=B3，则需比较次高位。若次高位A2>B2，则A>B；若A2<B2，则A<B；若A2=B2，则再去比较更低位。　　依次类推，直至最低位比较结束。EXIT3.6组合逻辑电路中的竞争冒险主要要求：了解竞争冒险现象及其产生的原因和消除措施。EXIT一、竞争冒险现象及其危害　　当信号通过导线和门电路时，将产生时间延迟。因此，同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间会有先有后，这种现象称为竞争。　　逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。可能导致错误动作EXIT二、竞争冒险的产生原因及消除方法负尖峰脉冲冒险举例　　可见，在组合逻辑电路中，当一个门电路(如G2)输入两个向相反方向变化的互补信号时，则在输出端可能会产生尖峰干扰脉冲。正尖峰脉冲冒险举例理想考虑门延时理想考虑门延时EXIT　　由于尖峰干扰脉冲的宽度很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。消除冒险的方法：EXIT本章小结组合逻辑电路指任一时刻的输出仅取决于该时刻输入信号的取值组合，而与电路原有状态无关的电路。它在逻辑功能上的特点是：没有存储和记忆作用；在电路结构上的特点是：由各种门电路组成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。EXIT组合逻辑电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。 组合逻辑电路的基本分析方法是：根据给定电路逐级写出输出函数式，并进行必要的化简和变换，然后列出真值表，确定电路的逻辑功能。组合逻辑电路的基本设计方法是：根据给定设计任务进行逻辑抽象，列出真值表，然后写出输出函数式并进行适当化简和变换，求出最简表达式，从而画出最简(或称最佳)逻辑电路。EXIT以MSI组件为基本单元的电路设计，其最简含义是：MSI组件个数最少，品种最少，组件之间的连线最少。以逻辑门为基本单元的电路设计，其最简含义是：逻辑门数目最少，且各个逻辑门输入端的数目和电路的级数也最少，没有竟争冒险。  用于实现组合逻辑电路的MSI组件主要有译码器和数据选择器。EXIT编码器、译码器、数据选择器、数据分配器、数值比较器和加法器等是常用的MSI组合逻辑部件，学习时应重点掌握其逻辑功能及应用。数据选择器的作用是根据地址码的要求，从多路输入信号中选择其中一路输出。数据分配器的作用是根据地址码的要求，将一路数据分配到指定输出通道上去。EXIT译码器的作用是将表示特定意义信息的二进制代码翻译出来，常用的有二进制译码器、二-十进制译码器和数码显示译码器。编码器的作用是将具有特定含义的信息编成相应二进制代码输出，常用的有二进制编码器、二-十进制编码器和优先编码器。数值比较器用于比较两个二进制数的大小。EXIT加法器用于实现多位加法运算，其单元电路有半加器和全加器；其集成电路主要有串行进位加法器和超前进位加法器。同一个门的一组输入信号到达的时间有先有后，这种现象称为竞争。竞争而导致输出产生尖峰干扰脉冲的现象，称为冒险。竞争冒险可能导致负载电路误动作，应用中需加以注意。