倒芯片互连用的高密度积层封装基板--DSOL技术 万方数据２．１芴系树脂绝缘层工艺现有积层基板的层间绝缘层一般采用环氧系树脂，但是为了形成多针数倒ｊｃ！：：：片封装，希望采用具有高耐热性（玻璃转移温度Ｔｇ＞】８０℃），低热膨胀系数（４ｌ。）ｐｐｍ／℃以下）等特性的绝缘树脂，现有的环氧系绝缘数值难以确保充分的可靠性。由于非常严格的高密度布线规则，要求在层间绝缘树脂层上形成５０¨ｍ以下的微细导通孔，为了满足这种要求，ＮＥｃ采用了新型感光｜生绝缘树脂一芴系绝缘树脂为层问绝缘层。表ｌ表示了芴系绝缘树脂的主要特性值。与现有的环氧系绝缘树脂相比，芴系绝缘树脂具有耐热性和电性能优良，尤其是低热膨胀系数的优点，最为引人注目的是优良的导通孔解像度，可以形成膜厚／孔径比（ａｓｐｅｃｔｒａｔｉｏ）１．Ｏ以上的微细导通孔，非常有效的实现高密度布线。图片ｌ表示导通孔形状的ｓＥＭ照片，由图片Ｉｌ可知，可以实现形状良好，具有高膜厚／孔径比的微细导通孔。表１芴系绝缘树脂的主要特性项目介质常数（】ＭＨｚ）介质损耗角正切（１ＭＨｚ）绝缘击穿电压（ｋＶ／ｍｎｌ）绝缘电阻（ｎ・ｃｍ）固化温度（℃）玻璃转移温度（℃）热膨胀系数（ｐｐｍ／℃）弹性系数（ＧＰａ）膜强度（ＭＰａ）破断延伸率（％）吸水率（％）导通孔解像度（膜厚，孔径比）图片１导通孔形状ＳＥＭ照片图】．表示了芴系树脂绝缘膜形成了工艺
流程
快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计
，固化温度为１６０℃，可以采用与现有的环氧系绝缘树脂相同的生产设备和工艺条件在ＦＲ一４芯板上形成芴系绝缘树脂积层的层。５２图１芴系树脂绝缘膜形成工艺流程２＿２微细铜导体工艺采用环氧系树脂绝缘膜形成积层基板的铜线路的方法大致有减成法、半加成法和全加成法三利ｔ方法。这三利一方法中，为了确保铜导体与环氧系树脂绝缘膜之问的附眷』生，都采用湿法化学处理形成锚状（ａｕｃｈｏｒ）的粗化树脂表面。芴系树脂绝缘膜也与环氧系树脂绝缘膜相同，也要采用湿法化学处理粗化树脂表面，可以采用现有的铜导体形成工艺。虽然通过控制粗化面的状态可以形成某种程度的微细铜导体，但是对于特别微细的导体，粗化面显著地影响到抗蚀剂形成或者蚀刻加工，难以满足倒芯片封装用基板的微细导体的要求，也难以确保量产时的产晶合格率，因此ＮＥｃ为了确保合格率和可靠性优良的微细铜导体的形成，采用了无须粗化表面的溅射二【艺。图２表示了Ｄｓ０Ｌ的微细铜导体形成二［艺流程。确保与铡导体的附眷｜生的溅射膜是钛（７ｒｉ）系化合物膜，它无需表面粗化处理，就可以获得剥离强度ｏ．７ｋＮ加以上的附着性，采用半加成法形成微细铜导体图形。ＤｓｏＬ工艺技术的优点有：（１）由于无需表面粗化处理，就可以获得最大限度的抗蚀层解像度。（２）溅射膜只有（１．３“ｍ左右的极薄厚度，与化学镀铜层相比，溅射膜具有优良的均一性。（３）蚀刻溅射薄膜形成溅射薄膜形成耐镀层电镀铜耐镀层剥离ｌ湿法蚀刻溅射膜图２ＤＳＯＬ的微铜导体形成工艺流程零一趴一。黼一砘一删胪㈣洲㈣鲫记㈣町‰一膜一耳氢鸯薹蓼雾万方数据加工非常容易，可以形成高合格率的精度良好的微细铜导体。图片２表示了导线宽度／问距＝ｌｏ／ｌｏ肛ｍ，导体厚度ｌｓ¨ｍ的微细铜导体图形，由图片２可知，微细铜导体图形十分精良。导体宽度，间距＝１０门Ｏ“ｍ铜导体厚度＝１５¨ｍ图片２ＤＳＯＬ工艺形成的微细铜导体例２．３导通孔为了导体线路连接用的导通孑Ｌ，ＤＳＯＬ采用共形导通孔（ｃｏｎｆｏｒｍａｌｖｉａｈｏｌｅ）构造和金属填充导通孔（ｍｅｔａｌ一圳ｅｄｖｉａｈｏｌｅ）构造，如图片３所示的ｓＥＭ照片。虽然现在基本上采用共形导通孔构造，但是在高针数ＬＳＩ封装中，各层上都必须具有与Ｌｓｌ的焊盘数相同的导通孔数，要求绝对的实现导通孔连接的可靠性和合格率，特别是未来要求３０¨ｍ以下的微细导通孔，共形导通孔构造恐怕难以确保充分的连接可靠性，因而要采用可以实现合格率和可靠性均为优良的金属填充导通孔构造，尤其是金属填充导通孔构造的重合｜生精良，提高了
设计
领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计
自由度，适应于更高密度的布线需要。共形导通孔构造金属填充导通子Ｌ构造图片３适用于ＤＳＯＬ的导通子Ｌ构造２．４技术规格表２表示了ＤｓｏＬ的技术规格。导线宽度／问距＝２（）／２０肛ｍ，导通孔径４０¨ｍ，３层积层构造的积层基板已经实用了。最近还确定了导线宽度／间距＝ｌｏ／］（）¨ｍ，导通孔径３０“ｍ，４层积层构造的积层基板技术。倒芯片封装用焊盘的附着力，虽然９００方向上的剥离强度（ｏ．７ｋＮ恤）并不能令州蓠意，但是ＮＥｃ认为（）．７ｋＮ／ｎ１的剥离强度足以确保可靠性，其理由是芴系树脂绝缘层的玻璃转移温度（Ｔｇ）高达２３Ｉ）℃，在高温下的剥离强度几乎不会劣化，不仅具有锚固作用产生的物理附着性结构，而且还具有溅射工艺产生的化学附眷陛结构，因此导体的附着ｌ生极为优良。表２ＤＳＯＬ技术规格项目没导线宽度／问距（“ｍ）汁导通孔径，焊盘径（¨ｍ）规最小导通孔中心距（“ｍ）则积层层数ｊ出材导线平坦性（％）焊盘剥离强度（ｋＮ／ｍ）传播延迟时间（Ｐｓ／ｃｍ）实用规格开发规格２０／２０１０／１０４．（），６｛）３０，５０８６最多２面４层ＦＲ一４、ＦＲ～５、ＢＴ树脂等＞９５ｆ）．７０（９０。方向剥离）６ｎ３试样样品图片４和表３表示了基于ＤｓｏＬ技术的倒芯片封装用积层基板试样制作例（外观和内层导线）。图３表示了积层基板试样的没计规格。图片４倒芯片封装用积层基板试样表３积层基板试样设计规格项目设让趔．盘ＤｓＯＬ层导线宽度巾习距（¨ｍ）３（）／３（）导通孔径／焊盘径（Ｕｍ）６０／８０倒芯片连接用焊盘数４（）（）Ｏ焊盘中心距（肛ｍ）２４（）（区域阵列）布线层数３刚３构造，共汁ｌ（）层ＢＧＡ用焊盘数１３０《）ＢＧＡ用焊盘Ｉｈ心距（“ｍ）１．０基板尺寸３７．５ｍｍ口×０．８ｍｍｔ图３积层基板试样设计规格（下转第６５页）５３ 万方数据 万方数据倒芯片互连用的高密度积层封装基板--DSOL技术作者：蔡积庆作者单位：刊名：印制电路信息英文刊名：PRINTEDCIRCUITINFORMATION年，卷(期)：2003(7)参考文献(6条)1.高崎義德ほかAAP/10法によるビルドアツプ配线基板19982.HOhtaDevelopmentofDVH-ADDprintedwiringboardforhighdensityMCM19963.MHarazonoANewBuild-upEpoxyResinPCBTechnologyforHighDensitySurfaceMountPackageandDeviceAttachment19974.武内浩ほかビルドアツプ配线板におけるファインピビルドアツチ配线の形成19985.TShimotoNewHigh-DensityMultilayerTechnologyonPCB[外文期刊]1999(02)6.下户直典；松井孝二；菊池克フリツプチツプ实装用高密度ビルドアツプ基板:DSOL技术2001本文链接：
浙公网安备 33021202002483