首页 ad9361多芯片同步条件

ad9361多芯片同步条件

举报
开通vip

ad9361多芯片同步条件多芯片同步的实现需要以下条件相同参考输入源供给多片AD9361作为外部参考时钟;以保证RFL0和BBPLL的VCO输出与参考同步每片AD9361的SYNC_IN管脚连接到同一个基带芯片的GPIO输出管脚;该GPIO用于输出同步脉冲,以复位芯片内部分频器从而保证不同芯片的内部各种时钟相位一致•0x001寄存器D3-D0置1;RFL0多芯片同步:0x001[D3]=1:这样可以保证9361芯片在状态机为Alertmode时RFLO输出的分频器仍然工作,这样就能保证不同芯片输出本振信号的相位关系恒定(上电后保持不变);如...

ad9361多芯片同步条件
多芯片同步的实现需要以下条件相同参考输入源供给多片AD9361作为外部参考时钟;以保证RFL0和BBPLL的VCO输出与参考同步每片AD9361的SYNC_IN管脚连接到同一个基带芯片的GPIO输出管脚;该GPIO用于输出同步脉冲,以复位芯片内部分频器从而保证不同芯片的内部各种时钟相位一致•0x001寄存器D3-D0置1;RFL0多芯片同步:0x001[D3]=1:这样可以保证9361芯片在状态机为Alertmode时RFLO输出的分频器仍然工作,这样就能保证不同芯片输出本振信号的相位关系恒定(上电后保持不变);如果该[D3]=0,当芯片进入alertmode时输出分频器会关闭,再打开后不同芯片输出本振信号的相位关系会因此有变化。注意:每次上电后不同芯片LO仍然会有恒定的相位差。基带锁相环/数字时钟/数据接口的多芯片同步:先将[D2]=1;SYNC_IN管脚输入一个同步脉冲,完成基带锁相环的多芯片同步;再将[D1]=1;SYNC_IN管脚输入一个同步脉冲,完成内部各种数字时钟的多芯片同步;再将[D0]=1
本文档为【ad9361多芯片同步条件】,请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑, 图片更改请在作品中右键图片并更换,文字修改请直接点击文字进行修改,也可以新增和删除文档中的内容。
该文档来自用户分享,如有侵权行为请发邮件ishare@vip.sina.com联系网站客服,我们会及时删除。
[版权声明] 本站所有资料为用户分享产生,若发现您的权利被侵害,请联系客服邮件isharekefu@iask.cn,我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
下载需要: 免费 已有0 人下载
最新资料
资料动态
专题动态
is_270070
暂无简介~
格式:doc
大小:8KB
软件:Word
页数:1
分类:
上传时间:2019-07-18
浏览量:29