Digital baseband system

2011 年 1 月 1 日第 34 卷第 1 期 现代电子技术Modern Electronics T echnique Jan. 2011Vol. 34 No. 1 数字基带传输系统的 FPGA设计与实现 张水英, 金学波, 杜晶晶 (浙江理工大学, 浙江 杭州 � 310018) 摘 � 要:为了提高系统的集成度和可靠性,降低功耗和成本, 增强系统的灵活性, 提出一种采用非常高速积体电路的硬 件描述语言( VH DL 语言)来设计数字基带传输系统的方法。详细阐述数字基带传输系统中信号码型的设计原则,数字基带 传输系统中信号编码原理和译码原理;采用硬件描述语言来设计数字基带信号编码器和译码器并进行仿真;采用原理图设 计方法设计数字基带传输系统并仿真; 整个系统的设计在 Quar tus � 平台上完成, 并在 Altera 公司的 ACEX1K� EP1K30TC144�1 芯片上实现。 关键词:数字通信; 基带传输系统; VH DL ; FPGA 中图分类号: T N914�34 � � � � � 文献标识码: A � � � � � 文章编号: 1004�373X( 2011) 01�0182�03 Design and Implementation of FPGA for Digital Baseband Transmission System ZH ANG Shui�ying , JIN Xue� bo , DU Jing�jing ( School o f lnfo rmatics & Elect ronics, Zhejiang Sci�Tech U niversity , Hang zhou 310018, China) Abstract: In o rder to improve system integ ration degr ee and system reliability, reduce pow er consum ption and cost, and improve system flex ibility , a method to design dig ital baseband system with hardw are description language ( VH DL ) adopt ing the very higt�speed integ rated circuit is put forward. T he design pr inciple o f signal pettern in digit al baseband sy stem, the en� coding and decoding pr inciples of signal in t he dig ital baseband system are elabo rated. The encoder and the decoder for digit al baseband signa l w ere designed and simulated w ith VH DL . The dig ital baseband system w as designed and simulated w ith sche� mat ic diag ram design method. T he design of the who le system is completed on the platform of Quar tus � and implemented with ACEX1K�EP1K30T C144�1 o f A lter a. Keywords: digital communication; baseband transmission system; VH DL ; FPGA 收稿日期: 2010�08�13 0 � 引 � 言 现代通信系统中,数字通信系统所占的比例越来越 大,系统的数字化、集成化是未来发展的方向。随着超 大规模集成电路的诞生, 各种数字通信的专用芯片也相 继问世,电路的集成化程度越来越高, 设备的体积也越 来越小,但是这些数字通信的专用芯片在价格上非常昂 贵,给通信设备成本带来很大压力。近几年, FPGA ( Field Pr ogrammable Gate Array)的推出, 给数字通信 电路的设计带来了更多的方便,摆脱了数字通信专用芯 片功能单一、价格昂贵的缺点[ 1�2]。目前实际的数字通 信系统中,数字基带系统在应用上虽不如数字频带传输 系统广泛, 但仍有相当多的应用范围[ 3]。因此, 本文设 计的 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 采用 FPGA来实现数字基带传输系统。 1 � 数字基带信号编、译码原理 数字信号的传输方式有两种: 一种是基带传输, 另一种是频带传输。在基带传输系统中,因为信道往往 存在隔直流电容或耦合变压器,使得基带信号中的低频 和直流成分难于通过[ 4]。因此,并非所有原始基带数字 信号都能在信道中传输。为了在传输信道中获得优良 的传输特性,一般要将信号变换成适合于信道传输特性 的传输码(又叫线路码) [ 5�6] ,即进行适当的码型变换。 通常, 在设计数字基带信号码型时应考虑以下 原则: ( 1) 码型中低频、高频分量尽量少; ( 2) 码型中应包含定时信息,以便定时提取; ( 3) 码型变换设备要简单可靠; ( 4) 码型具有一定检错能力,若传输码型有一定的 规律性, 就可根据这一规律性来检测传输质量, 以便做 到自动检测; ( 5) 编码方案对发送消息类型不应有任何限制, 适 合于所有的二进制信号,这种与信源统计特性无关的特 性称为对信源具有透明性; ( 6) 低误码增殖, 误码增殖是指单个数字传输错误 在接收端解码时,造成错误码元的平均个数增加, 从传 输质量要求出发,希望它越小越好; ( 7) 高的编码效率。 以上几点并不是任何基带传输码型均能完全满足 的,常常是根据实际要求满足其中的一部分[ 7] 。 数字基带信号码型种类繁多, 其中 HDB3码( H igh Density Bipolar) , 即三阶高密度双极性码, 具有不含直 流成分,低频成分少,提取同步时钟方便,有内在检错能 力等优点, 成为广泛应用于基带传输系统中的码型。 IT U�T G. 703 规定 关于下班后关闭电源的规定党章中关于入党时间的规定公务员考核规定下载规定办法文件下载宁波关于闷顶的规定 2 M b/ s, 8 M b/ s和 34 M b/ s 的数 字接口均采用 HDB3 码, 因此以 HDB3 码为例进行 分析[ 8] 。 HDB3码又称四连 0!取代码,它是 AMI( Alter na� t ive M ark Inverse, 传号交替反转) 码的改进型。在 AMI 码中,如果连续的较长的一段序列为 0!码,则接 收端会因为长时间无交替变化波形的控制而失去同步 信号,而 HDB3码克服了 AM I 码的上述缺点。此外, HDB3码还具有频谱能量主要集中在基波频率以下,占 用频带较窄等特点。 1. 1 � 编码原理 在消息的二进制代码序列中: ( 1) 当连 0!码的个数不大于 3时,编码规则为 1! 码变为 + 1!、 - 1!交替脉冲, 0!码仍为 0!。 ( 2) 当代码序列中出现 4个连 0!码或超过 4个连 0!码时, 把连 0!段按 4个 0!分节,即 0000!, 并使第 4个 0!码变为 1!码, 用 V 脉冲 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示,这样可以消除长 连 0!现象。为了便于识别 V脉冲,使 V 脉冲极性与前 一个 1!脉冲极性相同,这样就破坏了AM I码极性交替 的规律,所以 V 脉冲为破坏脉冲,把 V 脉冲和前 3个连 0!称为破坏节 000V!。 ( 3) 为了使脉冲序列仍不含直流分量, 则必须使相 邻的破坏点 V脉冲极性交替。 ( 4) 为了保证( 2) , ( 3)两个条件的成立,必须使相 邻的破坏点之间有奇数个 1!码。如果原序列中破坏点 之间的 1!码为偶数个,则必须补为奇数,即将破坏节中 的第一个 0!码变为 1!, 用 B脉冲表示, 这时的破坏节 变为 B00V!形式。B 脉冲极性与前一个 1!脉冲极性 相反,而 B脉冲极性与 V 脉冲极性相同[ 8 ]。 1. 2 � 译码原理 虽然编码规则比较复杂, 但是它的译码原理却比较 简单。从上述编码原理看出, 每一个破坏符号 V 总是 与前一非 0 符号同极性(包括 B 在内)。这就是说, 在 接收端译码时, 由两个相邻的同极性码找到破坏脉冲 V,同极性码中后面那个码就是 V 码。由 V 码向前的 第三个码如果不是 0码, 表明它是 B码,把 V 码和B码 去掉后留下的都是信码, 再进行全波整流,将所有的- 1 变成+ 1后就得到原消息代码[ 8] 。 2 � 编、译码模块的设计与仿真 编、译码模块的设计是在 Quartus �软件开发平台 上, 采用 VHDL 语言来实现的。 2. 1 � 编码模块的设计 编码模块的方框图如图 1所示[ 9]。 四连 0!检测及补 1!电路 � 根据编码规则, 当输入 的信号遇到四连 0!码的时候, 四连 0!码将由取代节 B00V!或者 000V!取代。因此,首先要检测出哪些是 四连 0!码,哪些是非四连 0!码。在检测出四连 0!码 后, 还要将破坏脉冲 V 加入在第四个 0的位置上。 图 1 � 编码模块方框图 取代节选择电路 � 当需要用取代节代替四连 0!码 时, 应判断采用哪一种取代节, 即选择四连 0!码中 第一个0码变为 B码,还是变为 0码。如果传号数为奇 数, 采用 000V!取代; 如果传号数为偶数, 则采用 B00V!取代。 破坏点形成电路 � 将补放的 1!码变成破坏点, 使 后续的 V 码与前面相邻的 1!码极性相同, 破坏了交替 反转的规律,形成了破坏点。 单 ∀ 双极性变换电路 � HDB3 码极性形成电路有 两个功能: 一是正常传号 B!正负交替极性的形成; 二是破坏点 V!脉冲的正负交替极性的形成, 并输出 HDB3码。 2. 2 � 译码模块的设计 译码模块的方框图如图 2所示[ 9]。 图 2 � 译码模块方框图 破坏点检测电路 � 即找 V 码, 在 s消息的二进制 代码中, 若找出相邻两个同极性的码元,则可以确定后 一个码元必为 V 码。 取代节去除电路 � 在 V码出现时刻将信码流中的 V 码及其前面的第三位码置为 0 ,即去掉取代节。 双 ∀ 单极性变换电路 � 进行全波整流, 将 + 1!和 - 1!还原为 1。变换后的码元即为原信息码。 2. 3 � 编码模块的仿真 根据图 1所示的编码模块方框图在 Quartus �平 183第 1 期 张水英等:数字基带传输系统的 FPGA 设计与实现 台上用 VHDL 语言编程, 编译通过后可进行仿真。 当输入信码为全 0!码时, 编码结果为 0- 100- 1 + 100+ 1- 100- 1+ 100+ 1# #的序列, 如图 3所示。 图中 clock为时钟信号, data_in 为输入信码, data_out 为编码后的结果。data_out 为 00, 表示 0!电平; data_ out为 01(十进制数字为 1) , 表示 + 1!电平; data_out 为 11(十进制数字为 3) , 表示 - 1!电平。 当输入信码为 11111000001111100000 ##时, 编 码结果为- 1+ 1 - 1+ 1 - 1000 - 10+ 1 - 1+ 1 - 1 + 1000+ 1##的序列,如图 4所示。 图 3� 输入信号为全 0 时的编码结果 图 4 � 输入为 11111000001111100000##时的编码结果 由图 3, 图 4可知,编码结果完全正确。 2. 4 � 译码模块的仿真 根据图 2所示, 译码模块方框图在 Quar tus �平台 上用 VHDL 语言编程,经编译后可进行仿真。为了将 译码结果与原始信号进行比较, 将图 3,图 4的编码结 果作为译码器的输入信号进行译码,将译码结果与以上 的原始信号进行比较。 当输入的 HDB3 码为 0- 100- 1+ 100+ 1- 100 - 1+ 100+ 1- 100- 1+ 100+ 1 ##译码结果为全 0! 码,如图 5所示。图中 clock为时钟信号, data_in 为输 入 HDB3码, data_out 为输出的信码。data_ in 为 00, 表示 0!电平; data_in为 01,表示 + 1!电平; data_in为 11,表示 - 1!电平。 图 5� 输入为 0- 100- 1+ 100+ 1- 100- 1 + 100+ 1- 100- 1##的译码结果 将译码结果与编码前的原始信号做比较,可看出两 者是一致的。 让输入信号 data_in为 31313000301313100010 ##, 译码的结果为 11111000001111100000 ##, 如图 6 所示。 图 6� 输入为- 1+ 1- 1+ 1- 1000- 10 + 1- 1+ 1##的译码结果 将译码结果与编码前的原始信号做比较,可看出两 者仍是一致的。 3 � 数字基带系统设计与仿真 3. 1 � 数字基带系统的设计 HDB3编译码数字基带系统的设计是在 Quartus �平台上,采用原理图的方式来实现的。首先, 分别创 建 HDB3编码模块和译码模块符号文件; 然后新建基 带系统顶层文件; 再在顶层文件中分别调入 HDB3 编 码模块和译码模块符号文件; 按要求连线后, 即得到 HDB3编译码数字基带系统电路。 3. 2 � 数字基带系统的仿真 将以上原理图进行编译后,即可进行仿真。使输入 信码为 10110001000011000000111000001011, 系统传 输结果如图 7所示。图中, clo ck 为时钟信号, data_in 为输入信码, hdb3_code为系统传输用的 HDB3码, da� ta_out 为输出信码。由图可知, 系统的输出与输入完全 一致。 图 7 � HDB3 编译码数字基带系统仿真结果 3. 3 � 数字基带系统的调试 当整个系统通过程序仿真后, 将程序下载到 ACEX1K�EP1K30TC144�1芯片,从而完成整个数字基 带系统的设计。调试时把发送部分与接收部分连接起 来进行系统调试,检测各测试点信号是否正确, 在调试 中, 硬软件要结合起来。由于芯片可以高度集成, 问题 一般出现在软件上,故在调试中软件参数的更改是最重 要的。 4 � 结 � 语 采用 FPGA技术实现数字基带传输系统,包括编 码器的设计与仿真、译码器的设计与仿真以及整个数 字基带传输系统的设计与仿真。最后, 在 Altera公司 的 ACEX1K�EP1K30T C144�1芯片上加以实现。整个 (下转第 188 页) � 184 现代电子技术 2011 年第 34 卷 图 8为 220 V交流信号经过调理电路后的输出波 形,从波形可以看出电压值均在 0~ 5 V 之间, 达到了 AD7865的采集范围。 图 8 � 电压调理波形 6 � 结 � 语 基于锁相环和双 A/ D的交流采样技术解决了直流 采样硬件复杂、实时性差等问题。在电力参数的测量过 程中,简化了外围电路硬件,电参数精确稳定,进一步提 高了系统的可靠性和精度。另外, 这种交流采样算法还 可以应用于变电站的参数测量、微机继电保护、故障录 波等场合,具有一定的实用和推广价值。 参 � 考 � 文 � 献 [ 1] 王相杰 ,杨全玖. 一种高速数模转换电路在核电子学中的应 用[ J] . 国外电子测量技术, 2010, 29( 2) : 65�67. [ 2] 陈勇钢, 吴伯农. AD7705 高精度数据采集的实现 [ J] . 国外 电子测量技术, 2006, 25( 1) : 38�40. [ 3] 王建华,李晓明, 李申乾. 电气参数交流采样技术[ J] . 计算 机测量与控制, 2003, 11( 9) : 710�712. [ 4] 李正军.跟踪锁相技术在电力电量交流采样中的应用[ J] . 电力系统及其自动化学报, 1998( 3) : 32�38. [ 5] 毛晓波,吕建明. 电力参数的交流采样技术及软硬件设计研 究[ J] . 仪器仪表学报, 2001, 22( 4) : 195�198. [ 6] 孙涵芳,王良启. Intel16 位单片机[ M ] . 北京: 北京航空航天 大学出版社, 1995. [ 7] 杨荫福,段善旭. 电力电子装置及系统[ M ] . 北京: 清华大学 出版社, 2006. [ 8] 刘和平. T MS320LF240xDSP C语言开发应用[ M ] .北京: 北 京航空航天大学出版社, 2003. [ 9] 段善旭,熊健, 康勇, 等. 一种 UPS 的数字化锁相及旁路检 测和切换控制技术[ J] . 电工电能技术, 2004, 23( 1) : 7�10. [ 10] 张雄伟. DSP 控制器及其应用[ M ] . 北京: 机械工业出版 社, 2001. [ 11] 孙楷淇 , 王坤, 程鹏. DSP 在电力参数检测系统中的应用 [ J] .电网与清洁能源, 2010, 26( 1) : 56�59. [ 12] 张东利. 基于 PCC 的交流采样的设计与实现[ J] .电网与清 洁能源, 2009, 25( 9) : 69�70. (上接第 184 页) 系统具有结构简单, 性能稳定,有效性好,可靠性高等优 点。除此之外, 其优点还体现在设计者不受芯片结构的 影响,避免了重复设计, 缩短了开发周期; 设计的模块 化,提高了软硬件的组合度,使设计成果可以重复利用; 在选择实现系统目标器件的类型、规模、硬件结构等方 面,具有更大的自由度; 总的设计方案和功能结构被确 定后,就可以进行多人多任务的并行工作方式, 扩大了 设计规模,提高了设计效率[ 10]。 参 � 考 � 文 � 献 [ 1] 张秀平. FPGA 在数字基带信号远程传输中的应用[ J] . 微计 算机信息, 2007, 23( 26) : 206�208. [ 2] 蓝伟斌 ,邓鹰飞. 基于 FPGA 的数字基带通信方案[ J] . 梧州 学院学报, 2007, 17 ( 6) : 42�48. [ 3] 朱沛, 张辉.基于 FPGA 的 I JF 数字基带编码的实现[ J] . 现 代电子技术, 2006, 29( 7) : 43�45. [ 4] 夏平,向学军, 万钧力.基于 VHDL 的数字基带信号 HDB3 调制解调器仿真实现 [ J] . 三峡大学学报: 自然科学版, 2007, 29( 2) : 147�149, 166. [ 5] 单树民,钟贞, 李峰. CDMA 数字基带收发系统的仿真设计 [ J] . 大众科技, 2008( 2) : 18�19. [ 6] 刘炯铭. 数字传输设备接口中的码型变换 [ J] . 电视技术, 2002( 12) : 25�26. [ 7] 张水英,徐伟强, 金立. 通信原理[ M ] . 西安: 西安电子科技 大学出版社, 2008. [ 8] 乔继红, 顾伟娟. 基于 CPLD 的 HDB3 码编译码器的设计 [ J] .北京工商大学学报: 自然科学版, 2005, 23( 1) : 50�52. [ 9] 段吉海,黄智伟. 基于 CPLD/ FPGA 的数字通信系统建模与 设计[ M ] .北京: 电子工业出版社, 2004. [ 10] 劳有兰, 陈锦.基于 FPGA 时分复用数字基带通信系统的 设计[ J] .广西工学院学报, 2003, 14( 2) : 34�37. 作者简介: 张水英 � 女, 1969 年出生,浙江绍兴人,硕士, 副教授。主要研究方向为信息与通信工程。 金学波 � 女, 1972 年出生,辽宁鞍山人,博士, 副教授。主要研究方向为信号处理和控制理论。 杜晶晶 � 女, 1977 年出生,河南叶县人,硕士, 讲师。主要研究方向为电路与系统、电子设计自动化。 188 现代电子技术 2011 年第 34 卷