数字电路实验基础知识

数字电路实验基础知识 一.实验的基本过程 实验的基本过程，应包括确定实验 内容 财务内部控制制度的内容财务内部控制制度的内容人员招聘与配置的内容项目成本控制的内容消防安全演练内容 ，选定最佳的实验 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 和实验线路，拟出较好的实验步骤，合理选择仪器设备和元器件，进行连接安装和调试，最后写出完整的实验 报告 软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载 。 在进行数字电路实验时，充分掌握和正确利用集成元件及其构成的数字电路独有的特点和规律，可以收到事半功倍的效果，对于完成每一个实验，应做好实验预习，实验记录和实验报告等环节。 (一)实验预习 认真预习是做好实验的关键，预习好坏，不仅关系到实验能否顺利进行，而且直接影响实验效果，预习应按本教材的实验预习要求进行，在每次实验前首先要认真复习有关实验的基本原理，掌握有关器件使用方法，对如何着手实验做到心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括: 1.绘出 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 好的实验电路图，该图应该是逻辑图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、使用的引脚号及元件数值，必要时还须用文字说明。 2.拟定实验方法和步骤。 3.拟好记录实验数据的表格和波形座标。 4.列出元器件单。 (二)实验记录 实验记录是实验过程中获得的第一手资料，测试过程中所测试的数据和波形必须和理论基本一致，所以记录必须清楚、合理、正确，若不正确，则要现场及时重复测试，找出原因。实验记录应包括如下内容: 1.实验任务、名称及内容。 2.实验数据和波形以及实验中出现的现象，从记录中应能初步判断实验的正确性。 3.记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对齐。 4.实验中实际使用的仪器型号和编号以及元器件使用情况。 5.实验报告 实验报告是培养学生科学实验的总结能力和分析思维能力的有效手段，也是一项重要的基本功训练，它能很好地巩固实验成果，加深对基本理论的认识和理解，从而进一步扩大知识面。 实验报告是一份技术总结，要求文字简洁，内容清楚，图表工整。报告内容应包括实验目的、实验内容和结果、实验使用仪器和元器件以及分析讨论等，其中实验内容和结果是报告的主要部分，它应包括实际完成的全部实验，并且要按实验任务逐个书写，每个实验任务应有如下内容: 1)实验课题的方框图、逻辑图(或测试电路)、状态图，真值表以及文字说明等，对于设计性课题，还应有整个设计过程和关键的设计技巧说明。 2)实验记录和经过整理的数据、表格、曲线和波形图，其中表格、曲线和波形图应利用三角板、曲线板等工具描绘，力求画得准确，不得随手示意画出。 3)实验结果分析、讨论及结论，对讨论的范围，没有严格要求，一般应对重要的实验现象，结论加以讨论，以使进一步加深理解，此外，对实验中的异常现象，可作一些简要说明，实验中有何收获，可谈一些心得体会。 二.实验中操作规范和常见故障检查方法 实验中操作的正确与否对实验结果影响甚大。因些，实验者需要注意按以下规程进行。 1.搭接实验电路前，应对仪器设备进行必要的检查校准，对所用集成电路进行功能测试。 2.搭接电路时，应遵循正确的布线原则和操作步骤(即要按照先接线后通电，做完后，先断电再拆线的步骤)。 3.掌握科学的调试方法，有效地分析并检查故障，以确保电路工作稳定可靠。 4.仔细观察实验现象，完整准确地记录实验数据并与理论值进行比较分析。 5.实验完毕，经指导教师同意后，可关断电源拆除连线，整理好放在实验箱内，并将实验台清理干净、摆放整洁。 布线原则和故障检查时实验操作的重要问题。 (一)布线原则: 应便于检查，排除故障和更换器件。 在数字电路实验中，有错误布线引起的故障，常占很大比例。布线错误不仅会引起电路故障，严重时甚至会损坏器件，因此，注意布线的合理性和科学性是十分必要的，正确的布线原则大致有以下几点: 1.接插集成电路时，先校准两排引脚，使之与实验底板上的插孔对应，轻轻用力将电路插上，然后在确定引脚与插孔完全吻合后，再稍用力将其插紧，以免集成电路的引脚弯曲，折断或者接触不良。 2.不允许将集成电路方向插反，一般IC的方向是缺口(或标记)朝左，引脚序号从左下方的第一个引脚开始，按逆时钟方向依次递增至左上方的第一个引脚。 3.导线应粗细适当，一般选取直径为0.6~0.8mm的单股导线，最好采用各种色线以区别不同用途，如电源线用红色，地区用黑色笔。 4.布线应有秩序地进行，随意乱接容易造成漏接错接，较好的方法是接好固定电平点，如电源线、地线、门电路闲置输入端、触发器异步置位复位端等，其次，在按信号源的顺序从输入到输出依次布线。 5.连线应避免过长，避免从集成元件上方跨接，避免过多的重叠交错，以利于布线、更换元器件以及故障检查和排除。 6.当实验电路的规模较大时，应注意集成元器件的合理布局，以便得到最佳布线，布线时，顺便对单个集成元件进行功能测试。这是一种良好的习惯，实际上这样做不会增加布线工作量。 7.应当指出，布线和调试工作是不能截然分开的，往往需要交替进行，对大型实验元器件很多的，可将总电路按其功能划分为若干相对独立的部分，逐个布线、调试(分调)，然后将各部分连接起来(联调)。 (二)故障检查 实验中，如果电路不能完成预定的逻辑功能时，就称电路有故障，产生故障的原因大致可以归纳以下四个方面: 1.操作不当(如布线错误等) 2.设计不当(如电路出现险象等) 3.元器件使用不当或功能不正常 4.仪器(主要指数字电路实验箱)和集成元件本身出现故障。 因此，上述四点应作为检查故障的主要线索，以下介绍几种常见的故障检查方法: 1)查线法: 由于在实验中大部分故障都是由于布线错误引起的，因此，在故障发生时，复查电路连线为排除故障的有效方法。应着重注意:有无漏线、错线，导线与插孔接触是否可靠，集成电路是否插牢、集成电路是否插反等。 2)观察法: 用万用表直接测量各集成块的Vcc端是否加上电源电压;输入信号，时钟脉冲等是否加到实验电路上，观察输出端有无反应。重复测试观察故障现象，然后对某一故障状态，用万用表测试各输入/输出端的直流电平，从而判断出是否是插座板、集成块引脚连接线等原因造成的故障。 3)信号注入法 在电路的每一级输入端加上特定信号，观察该级输出响应，从而确定该级是否有故障，必要时可以切断周围连线，避免相互影响。 4)信号寻迹法 在电路的输入端加上特定信号，按照信号流向逐线检查是否有响应和是否正确，必要时可多次输入不同信号。 5)替换法 对于多输入端器件，如有多余端则可调换另一输入端试用。必要时可更换器件，以检查器件功能不正常所引起的故障。 6)动态逐线跟踪检查法 对于时序电路，可输入时钟信号按信号流向依次检查各级波形，直到找出故障点为止。 7)断开反馈线检查法 对于含有反馈线的闭合电路，应该设法断开反馈线进行检查，或进行状态预置后再进行检查。 以上检查故障的方法，是指在仪器工作正常的前提下进行的，如果实验时电路功能测不出来，则应首先检查供电情况，若电源电压已加上，便可把有关输出端直接接到0-1显示器上检查，若逻辑开关无输出，或单次CP无输出，则是开关接触不好或是内部电路坏了，一般就是集成器件坏了。 需要强调指出，实验经验对于故障检查是大有帮助的，但只要充分预习，掌握基本理论和实验原理，就不难用逻辑思维的方法较好地判断和排除故障。 三、数字集成电路概述、特点及使用须知 (一)概述: 部分数字集成电路的逻辑表达式、外引线排列图列于附录中。逻辑表达式或功能表描述了集成电路的功能以及输出与输入之间的逻辑关系。为了正确使用集成电路，应该对它们进行认真研究，深入理解，充分掌握。还应对使能端的功能和连接方法给以充分的注意。 必须正确了解集成电路参数的意义和数值，并按规定使用。特别是必须严格遵守极限参数的限定，因为即使瞬间超出，也会使器件遭受损坏。下面具体说明集成电路的特点和使用须知。 TTL器件使用须知: 1.电源电压应严格保持在5V?10%的范围内，过高易损坏器件，过低则不能正常工作，实验中一般采用稳定性好、内阻小的直流稳压电源。使用时，应特别注意电源与地线不能错接，否则会因过大电流而造成器件损坏。 2.多余输入端最好不要悬空，虽然悬空相当于高电平，并不能影响与门(与非门)的逻辑功能，但悬空时易受干扰，为此，与门、与非门多余输入端可直接接到Vcc上，或通过一个公用电阻(几千欧)连到Vcc上。若前级驱动能力强，则可将多余输入端与使用端并接，不用的或门、或非门输入端直接接地，与或非门不用的与门输入端至少有一个要直接接地，带有扩展端的门电路，其扩展端不允许直接接电源。 3.输出端不允许直接接电源或接地(但可以通过电阻与电源相连);不允许直接并联使用(集电极开路门和三态门除外)。 4.应考虑电路的负载能力(即扇出系数)。要留有余地，以免影响电路的正常工作，扇出系数可通过查阅器件手册或计算获得。 5.在高频工作时，应通过缩短引线、屏蔽干扰源等 措施 《全国民用建筑工程设计技术措施》规划•建筑•景观全国民用建筑工程设计技术措施》规划•建筑•景观软件质量保证措施下载工地伤害及预防措施下载关于贯彻落实的具体措施 ，抑制电流的尖峰干扰。 CMOS器件使用须知: 1.电源连接和选择:VDD端接电源正极，VSS端接电源负极(地)。绝对不许接错，否则器件因电流过大而损坏。对于电源电压范围为3V~18V系列器件。如CC4000系列，实验中VDD通常接+5V电源，VDD电压选在电源变化范围的中间值，例如电源电压在8~12V之间变化，则选择VDD=10V较恰当。 CMOS器件在不同的VDD值下工作时，其输出阻抗、工作速度和功耗等参数都有所变化，设计中须考虑。 2.输入端处理:多余输入端不能悬空。应按逻辑要求接VDD或接VSS，以免受干扰造成逻辑混乱，甚至还会损坏器件。对于工作速度要求不高，而要求增加带负载能力时，可把输入端并联使用。 对于安装在印刷电路板上的CMOS器件，为了避免输入端悬空，在电路板的输入端应接入限流电阻RP和保护电阻R，当VDD=+5V时，RP取5.1KΩ，R一般取100KΩ~1MΩ。 3.输出端处理:输出端不允许直接接VDD或VSS，否则将导致器件损坏，除三态(TS)器件外，不允许两个不同芯片输出端并联使用，但有时为了增加驱动能力，同一芯片上的输出端可以并联。 4.对输入信号VI的要求:VI的高电平VIH