[指导]24进制计数器
沈阳工业大学实验
报告
软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载
(适用计算机程序设计类) 实验名称:24进制加法计数器
1.实验目的:
(1)学习掌握VHDL语言程序编写的方法,并利用其解决实际问题。 (2)学习掌握QuartusII应用软件,练习使用原理图输入设计方法,并正确使用软件仿真解决实际问题。
(3)学习掌握EDA实验系统的应用,学会利用其解决实际的问题。 2.实验内容:
(1)学习掌握利用QuartusII应用软件进行工作库文件的创建、VHDL语言的编写、工程创建、时序仿真及引脚设置和下载等操作。 (2)学习掌握EDA实验系统模式的选择及引脚的查询等使用操作。 (3)利用VHDL硬件描述语言及原理图输入设计方法,设计一个24进制加法计数器,并利用QuartusII进行功能仿真,并通过EDA实验系统验证其功能的正确性。
3. 实验方案(程序设计说明)
(1)明确所要设计的电子线路所要实现的功能和要求,并设计方案。 (2)根据自己的设计方案,设计一个十进制的VHDL硬件描述语言。 (3)利用QuartusII将十进制的VHDL硬件描述语言转化为原理图。 (4)利用QuartusII软件创建工程,并进行时序仿真,观察波形图。 (5)把设计的VHDL硬件语言进行引脚设置,下载到EDA实验系统。 4. 实验步骤或程序(经调试后正确的源程序)
见附件A
5(程序运行结果
绘制的仿真波形图能够正确的反映出所设计电子线路的功能,下载到EDA实验系统的文件,能够通过EDA实验系统正确的实现其功能。 6(出现的问题及解决方法
问题:在利用原理图创建24进制计数器工程时,把10进制计数器原理图的工程替换了
解决方法:重新创建10进制计数器工程,并构建24进制计数器。
附件A 沈阳工业大学实验报告
(适用计算机程序设计类) 1、建立10进制计数器工作库文件夹、并编辑设计VHDL文件
2、创建10进制加法计数器的工程
3、利用原理图输入设计法设计24进制加法计数器 4、创建24进制加法计数器的工程
5、24进制加法计数器时序仿真
6、引脚设置(模式5)
选择模式5的数码管1和数码管2
Q0[0] 引脚:PIO16-13 Q0[1] 引脚:PIO17-14
Q0[2] 引脚:PIO18-15 Q0[3] 引脚:PIO19-16
Q1[0] 引脚:PIO20-17 Q1[1] 引脚:PIO21-18
Q1[2] 引脚:PIO22-19 Q1[3] 引脚:PIO23-20
CLOCK: 选择clock2-153
7、配置文件下载