基于FPGA和DDS的数控信号源的设计与实现

基于FPGA和DDS的数控信号源的设计与实现 基于FPGA和DDS的数控信号源的设计与 实现 a叶技2012年第25卷第3期 ElectronicSci.&Tech./Mar.15.2012 基于FPGA和DDS的数控信号源的设计与实现 沈辉,王诗魁,韦芙芽,张栋,于荣志,邹秀兰 (南昌航空大学信息 工程 路基工程安全技术交底工程项目施工成本控制工程量增项单年度零星工程技术标正投影法基本原理 学院,江西南昌330063) ,根据DDS原理设计数控信号源,采用VHDL语言实现各功摘要以FPGA为核心 能模块.该信号源可输出正 弦波,方波和三角波,输出信号的频率以数控方式调节,幅度连续可调.与传统信号 源相比,该信号源具有波形质量 好,精度高,设计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 简洁,易于实现,便于扩展与维护的特点. 关键词信号源;DDS技术;FPGA;数控方式 中图分类号TN74文献标识码A文章编号1007—7820(2012)03—082—04 DesignoftheDigitalControlSignalSourceBasedonFPGAandDDSTechnology SHENHui,WANGShikui,WEIFuya,ZHANGDong,YURongzhi,ZOUXiulan (SchoolofInformationEngineering,NanchangUniversityofAeronautics,Nanchang330063,China) AbstractThepaperintroducesthedesignofthedigitalcontrolsignalsourcebasedonFPGAandDDStechnol— ogy.EachfunctionalmoduleisdesignedwithVHDL.Thedesigncanoutputsinewave,quadratewaveandtrigonal wave.The~equencyofeachwavecanbeadjustedbythedigitalcontrolmethod.Thissignalsourcehastheadvanta— gesoverthetraditionalsignalsourceofbetterquality,higherprecision,simpledesign,andeasyimplementation, extensionandmaintenance. Keywordssignalsource;DDStechnology;FPGA;digitalcontrolmethod 信号源输出信号可作为 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 信号和用户自定义信 号而成为电气电子各领域,如自动控制,通信电子,电 子对抗,航空航天等,以及科研测试中必不可少的电子 测量和计量设备.随着科学技术的不断提高,对信号 源的频率精度和稳定度,频率范围等要求也越来越高. 传统信号源通常利用石英晶体振荡电路,RC振荡 电路或LC振荡电路实现,电路构造复杂,频率范围较 窄,精度和稳定度较低,且调节不方便,电路易于损坏, 维护困难.目前直接数字频率合成器DDS(Direct DigitalFrequencySynthesizer)是一种主流的频率源合 成技术.DDS具有频率分辨率高,频率切换时间短,相 位变换连续,可靠性高等优点.现有基于DDS技术的 信号源实现方案可分为两大类:(1)以DDS专用芯片 为核心,单片机为控制模块?.(2)以FPGA为核心 完成DDS功能,单片机作为控制部分J.由于DDS 专用芯片并不具备LFM功能,而且只能以固定的方式 工作,因此第一种方案缺乏灵活性.第二种方案涉及 两种编程语言——汇编语言和硬件编程语言,显然增 加了方案的难度和复杂度,同时硬件系统也较复杂,不 利于扩展与维护. 文中根据DDS原理,以FPGA为核心,辅以简单 收稿日期:2011—10—26 作者简介:沈辉(1989一),男,本科.研究方向:通信工程. 的外围电路完成数控信号源的方案设计,各功能模块 利用VHDL语言设计,在FPGA中实现.设计方案既 简单方便,易于实现且灵活. 1设计方案及工作原理 1.1设计方案 设计方案如图1所示,包括DDS,DAC,LPF,放 大,幅度控制,频率设置,波形选择和显示等模块.其 中,DDS模块是核心部分,用于产生各种波形数据. DAC及LPF模块将DDS输出的波形数字值转换成模 拟值,并通过低通滤波得到平滑的波形信号.幅度控 制模块则控制输出波形的幅度.频率设置模块控制输 出波形的频率,可采用数控方式调节.显示模块可显 示输出波形频率和波形种类. 图1数控信号源的原理框图 图1中的DDS模块,频率设置,波形选择,显示控 制模块均在FPGA上实现,用VHDL语言完成设计,只 WWW.dianzik叫iorg 沈辉,等:基于FPGA和DDS的数控信号源的设计与实现 有DAC,LPF,放大,显示器件和输人器件需要外接电 路实现,因此硬件系统较为简洁. 1.2工作原理 设计的基本原理是DDS技术.DDS是基于查找 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 思想,事先把波形数据存储于ROM表中,然后相位累加 器输出作为地址信号,读出波形数据.但为避免因累加 器溢出后下次累加舍掉余值而产生的频率误差,以及累 加器高位不同步引起的竞争冒险问题,文中根据李晓芳 等人提出的DDS算法优化思路来设计DDS结构J.设 计的DDS结构如图2所示.相位累加器在系统时钟 的作用下,以频率控制字在为步长不断累积,其溢 出信号p.作为地址信号发生器的时钟.地址信号发生 器实际是以P.为触发脉冲的计数器,其输出信号作为 ROM表的地址信号.图2中同步寄存器的作用是保证 频率字改变时不会影响累加器的正常工作. 图2DDS模块结构 2电路设计与实现 系统中循环相位累加器,ROM表和地址信号发生 器是关键部分,它们直接决定系统性能. 2.1相位累加器结构设计 为得到足够高的分辨率,文中循环相位累加器字 长取32位.但是,若直接采用32位串行加法器作为 累加器,则引入的延迟较大,从而大大降低系统的工作 速度.为此,文中采用超前进位原理和流水线技术设 计32位循环累加器,其原理框图如图3所示.每4位 超前进位加法器作为一个基本单元,4个4位超前进 位加法器组成16超前进位加法器,并且将人流水技术 加入16位超前进位加法器中_6J.最后再将两个l6位 加法器组成32位加法器,如图3所示. 2.2ROM查找表设计 理论上,一个周期内样点数越多,输出的波形精度 越高.但样点数越多,需要的存储空间也越多.为了 得到一定精度的波形,又不希望大幅度地增加存储容 高 低 位 A 并 图3相位累加器的结构 位 量,人们提出如下方法:(1)利用CORDIC及其改进算 法来设计DDSJ.(2)根据抽样定理,存储最少的样 点数,每个周期采用固定的样点数j.(3)利用波形 的对称性来减少ROM,如正弦波只需存储前1/4周期 的波形数据. ROM查找表设计的标目是减少ROM的容量,同 时不能过多增加系统的复杂度.根据采样定理,每个 波形周期只需采样45.,135.,225.,315.相位点对应的 4个样值,就可以无失真地重构模拟波形信号_5J.为 保证波形质量,文中每个周期固定采样32个点,则3 种波形有96个样点,每个样点用8为二进制数表示, 则共需要768bit.因此,地址信号发生器可设计为32 进制的计数器. ROM查找表结构如图4所示,其中头?个样值为 正弦波数据,最后?个样值为三角波数据,中间是方 波数据.若要输出正弦波,则从第1个存储单元开始 查找;要输出方波,则从第?+1个单元开始查找,依 次类推,图中?取32. -一1.??1一l一1…l一I一-I…1一 图4ROM查找表结构 传统DDS技术中随着波形频率的增加,采样点数 明显减少,使得波形质量也大大降低.采用这种方法, 不管输出波形多大,采样点数都是固定的,从而避免以 上问题. 2.3地址信号发生器的设计 考虑到ROM的结构和每周期采样点数相同的需 要,设计的地址信号发生器需要在提供ROM寻址的同 时完成波形选择的功能.当波形选择键"wave"按下 种类选择功能.波形种类转换采样状态 时,完成波形 机来完成,其状态图如图5所示.图中共有4种状态 S..,Js.,S,S.当复位信号有效时为Js..状态,此时输 出正弦波,否则每当按下"wave"键就从当前状态转换 到下一状态.状态Js.输出正弦波,状态S输出方波, 状态5输出三角波.当"wave"键没有按下,且相位累 加器溢出时,地址信号发生器就是一个?进制的计数 器,使ROM表顺序地读出当前波形数据. WWW.[1ianzik刚..I]I.g——船 沈辉,等:基于FPGA和DDS的数控信号源的设计与实现 复位 复位按下 按下 wave键 按下 wave键 图5波形转换的状态图 2.4外围电路的实现 外围电路包括幅度控制,显示以及输人模块等部分. 幅度控制通过调节比例放大电路来实现.显示模 块由LED数码管和指示灯组成,其中8位数码显示频 率,指示灯显示波形种类.用动态扫描方式依次点亮 8位数码管. 输入模块用于输出波形选择和波形频率设置,均 由4x4键盘完成.波形选择只用一个按键完成,按下 后循环选择"正弦波一方波一三角波_+正弦波",同时 输出相应波形种类指示灯信号. 根据系统中DDS结构,输出波形的频率为 fo=(1)( 式(1)中,为系统时钟频率;F.为频率控制字; Mode为相位累计器的模,?为每种波形数据的字长. 由于Mode,N均为定值,所以输出频率与相位控制 是比例关系,可用一个乘法器来实现.文中取fc.= 50MHz,Mode:5x10,N=32,则fo=F/32,输出波 形频率精度为0.03Hz.根据采样定理,输出频率.厂0 最高为的1/2,但是实际上低于的40%时,输 出波形的稳定性才比较好. 键盘电路如图6所示,由键盘,键盘控制和按键处 理3部分组成.键盘控制完成键扫,按键去抖和按键 标志产生功能.按键处理部分对数字键和功能键的处 理.频率设置时,输入的数字作为波形的输出频率,并 转换成对应的频率控制字送人DDS模块.设置频率 的同时,输入的设置值送入显示模块显示. 按键说明:"一"键表示删除最后一位输人的数 字,"esc"键表示放弃当前输入的数字,"#"键表示确 定输人,"wave"键表示波形种类选择,"reset"键为复 位键,"clear"键为清零键.输出频率设置操作为从键 盘输入需要输出的频率值,最后按下确认键"#"即可. 图6键盘电路 个模块连接起来得到系统顶层模块,其仿真结果如 图7所示.仿真时系统时钟频率设置为与硬件系统时 钟一样.50MHz,则时钟周期为20ns.图7是在 Mode=5x10,N=32,Fw.rd=(E883C0)H时的仿真结 果,其中图7(a),图7(b)和图7(c)分别是正弦波,方 波和三角波的仿真波形,从仿真图中观察它们的波形 周期均为2.1s,即换算成频率是476.190kHz.从 图7(b)和图7(c)看出,波形转换快速,只需6个时钟 周期即约为12.3s. 系统FPGA芯片采用EP2C8Q208,系统时钟 50MHz.D/A转换采用8位无符号DAC0832集成电 路,低通滤波器采用LM324集成电路和RC网络组成 的有源低通滤波器. 系统仿真正确后,将设计代码下载到FPGA芯片中, 然后用示波器测试输出波形结果如图8所示.其中 图8(a)是在频率控制字与仿真图一致时,示波器的测量 结果.从图8中看出,系统能够正确输出正弦波,方波和 三角波,而且输出频率为7MHz时波形质量依然良好. 3系统仿真与验证 在QuartuslI开发平台中,将在FPGA中实现的各 8——www. tlJartz-k叫i.orq |h? ?tJ (a)正弦波 (b)方波 (t)三角波 图7系统仿真结果 (下转第89页) 邵峰:MIMOOFDM同步技术研究 算法仍然是S&C算法在多天线下的扩展,因此具有 S&C算法的"峰值平台"缺陷.因此如何在尽可能的 少占用系统资源的同时并且提高算法的性能是MIMO OFDM同步研究的改进点. 3结束语 关于MIMOOFDM的同步问题现在公开发表的文 献并不多,所采用的同步方法多是基于训练序列的,而 且同步方法普遍是根据OFDM的同步算法改进演变而 来,所以也存在许多OFDM同步固有的问题,再结合 MIMO的特性使得MIMOOFDM的同步问题变得更复 杂.综合来说,降低同步训练序列占用资源以及减少 计算的复杂度是目前研究的关键. 参考 [1] [2] [3] 文献 汪裕民.OFDM关键技术[M].北京:机械工业出版社,2OO9. 王文博,郑侃.宽带无线通信[M].北京:人民邮电出版 社.2007. JanJaapvandeBeek.Atimeand~equencysynchronization schemeformuhiuserOFDM『J].IEEEJournalonSelected AreasInCommunications,1999,17(11):1900—1914. [4]JanJaapvandeBeek.MLestimationoftimeand~equency offsetinOFDMSystermlJ1.IEEETransactionsonSignal Processing,1997,45(7):67—70. f5]APURVANMODY.GORDONL.SynchronizationforMIM0 OFDMsysterm『C].GlobalrelecommucationsConfer. ence.2001.GL0BECOM,01.IEEE.20o1:509—513. f6]HARINGLA.CZYLWIKA.SynchronizationinMIMOOFDM systerm[c].AdvancesinRadioScience,2004,2:147—153. {71APURVANMODY.G0RDONL.Receiverimplementation foraMIMOOFDMsystem『C].GlobalTelecommunications Conference.2002.GLOBECOM'02.IEEE.2oo2. [8]TIMCWSCHENK,ALLERTVANZELST.Frequcysyn— chronizationforMIMOOFDMwirlessLANsystemsfC1.Ve. hicularTechnologyConference.2003.VTC20o3一Fal1.2003 IEEE58山.2003. [9]YA0Y,NG,TS.Correlation—based~equencyoffsetestima— tioninMIMOsystem[c].Odando,Florida,USA:rI'he58th IEEEVTSVehicularTechnologyConferenceProceedings, 20o3(1):438—442. 『1O]GORDONLST13BER.BroadbMIMO—OFDMWidessCom. munications[J].ProceedingsoftheIEEE,2004,92(2) 271—292. (上接第84页) (a)正弦波f~=478.948kttz(b)方波100.133kHz (c)三角=1.00258MHz(d)正弦蝴-=7.00578MHz 图8系统输出波形测试图 4结束语 介绍了一种基于FPGA和DDS技术的数控信号源 的设计和实现方法,并给出系统仿真和硬件测试结果. 设计方案主要在FPGA芯片内实现,外围电路简单.设 计的系统能够输出正弦波,方波和三角波,输出波形在 整个频率范围内波形质量均好,精度达0.03Hz. 参考文献 许德志,丁才成.一种基于DDS技术的信号发生器研究 与实现[J].电子科技,2010,23(3):59—61. 王晨.基于DDS的高精度信号发生器设计[J].电子科 技,2010,23(7):82—86. 邓重一.基于DDS技术的频率合成源设计仪[J].表技术 与传感器,2005(10):37—4O. 毛群,王仕旭.基于FPGA和DDS技术的正弦信号发生 器设计[J].现代电子技术,2010(9):118—120 李晓芳,常春波,高文华.基FPGA的DDS算法优化[J]. 仪器仪表,2006,27(6):896—898. 李嘉,蒋林.性能改进的16位超前进位加法器[J].现代 电子技术,2007(22):172—174. 王敏,薛忠杰.基于改进CORDIC算法的DDS设计[J]. 微电子学,2010,40(6):814—818. 毛敏,郑珍,周渭.基于DDS的低通滤波器的设计与实现 [J].电子科技,2006,(3):17—20. www.dionzikejI.oro ]j]1,J1JH