基于达芬奇的水声通信系统_论文

基于达芬奇的水声通信系统_ 论文 政研论文下载论文大学下载论文大学下载关于长拳的论文浙大论文封面下载 参赛项目报告,系统设计组, 题 目: 基于达芬奇的水声通信系统 学校: 哈尔滨工程大学 指导教师: 王逸林副教授 参赛队成员名单,含个人教育简历,: 赵极远 本科四 年级 六年级体育公开课教案九年级家长会课件PPT下载六年级家长会PPT课件一年级上册汉语拼音练习题六年级上册道德与法治课件 哈尔滨工程大学 张晓 研究生 一年级 小学一年级数学20以内加减练习题小学一年级数学20以内练习题小学一年级上册语文教学计划人教版一年级上册语文教学计划新人教版一年级上册语文教学计划 哈尔滨工程大学 王晓雪 研究生二年级 哈尔滨工程大学 杨威 本科三年级 哈尔滨工程大学 施威 研究生一年级 哈尔滨工程大学 题 目:基于达芬奇的水声通信系统 摘要(中英文) 设计水声通信系统，需要考虑实时性、可靠性、信号高速处理和多任务管理等要求，故 核心处理器选用TI公司的TMS320DM6446(ARM+DSP双核结构)。其中ARM核主要负责系 统级控制和多任务管理，DSP核主要负责水声通信信号处理。该系统采用OFDM和Patten 两种通信算法，旨在实现点对点水声通信功能。 To design underwater acoustic communication system, we need to consider the real-time, reliability, high-speed signal processing and multi-task management requests. So we select TI’s TMS320DM6446, incorporating a high-performance TMS320C64x+ DSP core and an ARM926EJ-S core. DSP core is responsible for underwater acoustic signal processing and ARM core primarily responses for system-level control and multi-task management. The system is designed to achieve point to point underwater acoustic communications by OFDM and Patten algorithm. 1. 引言 随着科学技术的进步，海洋资源的探测与开发日益受到广泛关注。海洋资源开发和 能源开发是关系到我国可持续发展的百年大计。开发海洋资源需要复杂的技术，需要母 船、水下作业机器人和深海固定开发基站协同作业。一个信息化、现代化的海洋研究开 发系统必定离不开水声技术，水声技术将提供信息传输、监测、导航、定位、遥控和安 全保障所需的信息服务。研制能够在海洋中进行高效通信的手段势在必行，于是可实现 多种通信信号处理算法的水声通信系统应运而生。 2. 系统指标 (1)足够的运算能力，可以完成任务并有冗余; (2)低功耗，要求水声通信系统电池供电可以工作半年，值班两年; (3)高可靠性，平均无故障工作时间:MTBF,500h; (4)可同时完成3路数据的采集和1路数据的发送; (5)方便调试与试验。 3. 系统 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 该平台主要包括信号采集模块、系统控制及信号处理模块和数据传输模块三个部分。 (1) 信号采集模块是本系统重要的组成部分:其采集数据的性能直接关系到系统的最终 结果，所以该部分的设计十分重要。本系统采用TI公司的 TLV320AIC33作采集芯片， 两片CODEC可同时完成4路数据的采集，满足系统对音频数字信号的要求。 (2) 系统控制及信号处理模块是系统的核心部分:使用北京闻亭公司的Davinci DM6446 核心板。其ARM核可以轻松的完成系统级控制和多任务管理，其DSP核基于C64x+， 可以进行高速的数字信号处理，实现通信及信号处理算法。并且该板集成了NOR Flash、NAND Flash和DDR2 SDRAM，可用于程序和数据的存储。 (3) 数据传输模块用于将采集到的数据通过USB(备选)或Ethernet接口实时的传送到 主机，本设计使用CYPRESS公司的CY7C68013作为 USB接口芯片，使用Intel公司 的LXT971ALE PHY作为Ethernet接口芯片。其数据传输速度均能达到系统要求。 4. 系统硬件设计 4.1 硬件平台的总体结构 系统硬件平台的总体结构，其结构框图如下图所示。 计算机SD卡计算机存储设备 I2CENETRS232MCIUSB 2.0 I2S2片VLYNQ CODEC模拟板 ARM+DSPFPGATMS320DM6446EMIF USBATA/VLYNQ芯片EMIF DDR2NOR FLASHNAND FLASH (128M)(16M)(64M) 计算机 系统硬件平台可大致分为三个模块:由音频编解码芯片TLV320AIC33(CODEC)和FPGA组成的信号采集模块，由TMS320DM6446 (以下简称DM6446)和其外设组成的系统控制及信号处理模块，由USB芯片CY7C68013和FPGA组成的数据传输模块。以下对这三个模块的功能及硬件设计做详细说明。 4.2 信号采集模块设计 信号采集模块是本系统重要的组成部分，其采集数据的性能直接关系到系统的最终结果，所以该部分的设计十分重要。本系统使用TI公司的 TLV320AIC33作采集芯片，两片CODEC可同时完成4路数据的采集，满足系统对音频数字信号的要求。 TLV320AIC33的输入时钟由FPGA提供，其数字音频输出接口与FPGA相连，可根据需要将数字音频接口输出的音频数据转换成其他协议 格式 pdf格式笔记格式下载页码格式下载公文格式下载简报格式下载 的数据，从而实现与系统其他模块之间的数据通信。TLV320AIC33的接口设计如下图所示。 4.3 系统控制及信号处理模块设计 系统控制及信号处理模块是系统的核心部分。采用核心板的形式，使用DM6446为中央处理器的北京闻亭公司的VCMII系列Davinci核心板。 系统控制主要由ARM核负责，高达297MHz的ARM926EJ-S核在搭载了MontaVista Linux 实时操作系统之后，可以高效的完成对整个系统所有任务的调度以及通过以太网与上位机进行通信、控制DSP和与FPGA通信等任务。 信号处理模块主要由DSP核负责，具体信号处理算法将在“系统软件设计”部分中进行详细论述。算法主要应用OFDM和Pattern算法。 正交频分复用(OFDM)技术，它是一种多载波高速数据调制传输方式，其基本思想是将要传输的高速数据流分配到多个正交的子载波上进行并行传输，当子载波带宽低于信道相干带宽时，呈现平坦衰落，再加以循环前缀，从而克服多途的影响。 Pattern编码体制将数字信息调制在Pattern码出现在码元窗中的不同时延位置处，不同的时延位置代表不同的数字信息。Pattern时延差编码水声通信体制将信息编码技术和信道编码技术相结合，具有一定抗多途干扰的能力。 4.4 数据传输模块设计 数据传输模块用于将采集到的数据通过USB或Ethernet(备选方案)接口实时的传送到主机，本设计使用CYPRESS公司的CY7C68013作为 USB接口芯片，使用Intel公司的LXT971ALE PHY作为Ethernet接口芯片。 4.4.1 USB芯片接口设计 本设计采用EZ-USB FX2提供的Slave FIFO模式。在Slave FIFO模式下，对FIFO的读写可通过固件灵活的设为同步方式或异步方式，由FPGA作为外部的主控制器，对各个端点的FIFO 进行读、写控制。下图为Slave FIFO 模式下的连接图 IFLCK FLAGA FLAGB FLAGC FLAGDEZ-USB FX2Slave FIFOSLOEFPGA模式SLRD SLWR PKTEND FD[15:0] FIFOADR[1:0] 4.4.2以太网接口设计 使用一个外部晶体振荡器为REFCLK/XI引脚输入25MHz的时钟。在连接外部网络时，需要连接一个隔离变压器H1102和RJ-45插头。本系统中所选的HALO系列RJ-45插头，其上集成了隔离变压器和网络状态指示灯，可以直接和LXT971ALE相连。 4.5 电源设计 系统的正常工作，要求电源一定要满足系统中所有芯片对电源的要求，如电压、纹波、功率等。系统使用的电源芯片全都是TI公司生产的，有三种型号:TPS64200、TPS763xx和TPS61032。系统硬件平台的电源设计如下图所示。 CV3.3 (3A DC-DC)DAVINCI核心板TPS64200 电源核心板外围设备、CODEC接口电源DV3.3 (3A DC-DC)FPGA VCC_I/O 3.3V、USB芯片TPS64200 电源FV1.2 (1.2A DC-DC)FPGA VCC_CORETPS64200VBAT电源3.6v-4.2vAV3.3 (150mA LDO)FPGA VCC_AUXTPS76333BV3.3CODEC 模拟电源电源AV1.8磁珠(150mA LDO)CODEC 数字电源TPS76318 电源DV5 (2A DC-DC)核心板USB与ATA接口TPS61032 电源 4.6 FPGA控制逻辑设计 本系统的FPGA主要作用是把CODEC采集数据传输到DM6446的存储空间和USB芯片CY7C68013中。下图是FPGA中的结构框图。其中CODEC模块主要用来完成数据的串并转换，control模块用于将转换完的并行数据分别写入Davinci的缓冲区FIFO1和CY7C68013的缓存区FIFO2中，同时还用于响应CY7C68013的读命令，将缓存区FIFO2中的数据写入CY7C68013中。EMIF模块用于响应DM6446的读命令，通过DM6446 的EMIF口把缓存区FIFO1中的数据传入DM6446的存储空间中。 FPGADM6446 CODECcontrolemifEM_CS5CODEC EM_OEBCLKemif接口EM_WEFIFO1WCLK控制GPIO5并行数据SDOUTD15-D0处理与数据串并 USB接口转换 控制CODECCY7C68013FIFO2BCLK SLWRWCLK SDOUTFLAGC-EMPTY D15-D0 5. 系统软件设计 5.1 OFDM算法 t设OFDM的基带调制信号带宽为B，码元调制速率为R，码元周期为。OFDM的基本s原理是将原信号通过串并转换分割为N个子信号，转换后码元速率为R/N，周期为TNt,*，然后用N个子信号分别调制N个相互正交的子载波，最后将N路调制后的信号s 相加即得到发射信号。发射和接收的原理如下图所示: 图a OFDM发射原理框图 图b OFDM接收原理框图 在接收端，输入信号分为N个支路，分别用N个子载波混频和积分，恢复出子信号，再经过并串转换和解调就可以恢复出原始数据。由于子载波的正交性，混频和积分电路可以有效分离各个子信道。 OFDM调制信号D(t)可以写成公式(5-1)，其X(t)为复等效基带信号: N,1,,1，，,jft2jntNt2/,cDtdnee()(),,,,,,,,N (5.1-1) n,0，，,, jft2,cXte(),, N,11，，,jntNt2/ (5.1-2) Xtdne()(),,,,,N，，n,0 1/ttkt,对X(t)进行抽样，抽样速率为即，则有 sks N,11,jnkN2/XtdneIDFTdn,,,()()() (5.1-3) ,,,kNn,0 其中0(1),,,kN，由(5.1-3)式可以看出，OFDM调制解调可以通过发射端的IDFT和接收端的DFT变换来实现。而对于变换IDFT/DFT的计算，通常都采用成熟的IFFT/FFT算法来实现，以大幅度减少计算量，提高实现效率。 在OFDM的基本原理介绍中已经说明，OFDM调制解调可以通过发射端的IFFT和接收端的FFT变换来实现，其基本结构框图如下图所示。 输入比特循环编码并/D/AIFFT前缀映射串 信道 解码去循输出比特串/FFTA/D反映环前并 射缀 如何将IFFT产生的复序列转化为实信号发送出去有不同的方法。本文中的系统，通过只发射待发信号的实部来实现收发，同时直接将待发序列调制到上载频，简化了发射机和接收机的结构。原理如下: 假设待发送的二进制数据映射成为复数序列。在该数列前插入M个零，dd,,,01N, 构成一个新的M+N个元素的序列，对其进行M+N点的IDFT变换，得到序列，SS,,,01MN，,其中， MN，,11jnmMN2(),，SdemMN,,，,,0,1,,1 (5.1-4) ,MnMN，nM, n,ftmt,,,,令，是任一时间长度，式(5-4)可以改写成如下形式 ,tnm()MNt，,, MN，,11,jft2nmSdemMN,,，,,0,1,,1 ,MnMN，nM, ff可以看到，序列中的元素分别被调制到不同的载频至上去。此dd,,,MMN，,101N, 时将序列的实部发送出去。在接收端对接收到的信号直接以为时间间隔SS,,t,,01MN，, 进行采样，进行(M+N)点DFT变换，由DFT共扼对称性质容易得到，当时，得到的MN,结果序列中，第M+1至M+N-1个元素即为恢复的序列，只是差了一个常数系数而己。 由于避免了使用本地振荡器进行调制，使发射、接收结构更加简单，避免了由于发射接收本地振荡器频率的差异而引入的频偏误差。 5.2 Pattern算法 Pattern时延差编码水声通信体制隶属于脉位编码(PPM)，是一种数字调制技术，该体制将数字信息调制在Pattern码出现在码元窗的时延差信息中，不同的信息由不同的时延差,代表，下图为一个码元的Pattern时延差编码示意图。 Tp Pattern, T0 上图中的表示时延差值，T为Pattern码脉宽，T为码元宽度，编码时间T= T-T。,p0c0 pnn若每个码元携带n bit信息，则将编码时间T均分为2-1份，编码量化层=T/(2-1)。,,cc例如当每个码元携带4bit信息时，则将编码时间均分为15份，时延差为: , n, =k?， k=0，1，…，2-1 (5.2-1) ,, 其中k为信源，不同的代表不同的信息，若k=0，则代表信息“0000”，Pattern码码, 元窗位置=0，若k=8，则代表信息“1000”，Pattern码码元窗位置=8?。 ,,,, Pattern时延差编码通信系统的通信速率为: Tc (5.2-2) ,,log()//vTnT00,, 从式(5.2-2)可以看出，每个长T的码元携带nbit的信息时，PDS通信体制的通信速率v=n/T00(bit/s)。在编码时间T和Pattern脉宽T一定时，通信速率与每个码元携带的信息数n有cp 关，每个码元所携带的信息量n越大，则通信速率越高，但此时的编码量化间隔就越小，,,这时对系统的时延估计精度的要求就越高。也就是说，时延估计的精度越高，则编码的量化层可分得越细，每个码元所携带的信息量就越大。在码元宽度T一定时，系统的通信速,,0 率就越高。 在本通信系统中，信息调制在Pattern码的时延中，所以译码的方法就是准确估计出Pattern码的时延值，在此基础上就能准确译码。本通信系统采用拷贝相关时延估计法进行译码。拷贝相关是用发射信号与经过信道后的接收信号作相关。拷贝是指与接收信号做相关的是用于信息调制的Pattern码。在拷贝相关法中，首先由接收到的同步码推算出开窗时基， 图给出了一个码元拷贝相关然后对其后的信号以码元为单位截取进行拷贝相关测出时延，下 时延估计的示意图。 Pattern接收码元0,T0 相关峰示意图 拷贝信号Pattern 拷贝相关结果0T0Tp,，Tp ,上图中为接收的一个码元的Pattern时延值，即为调制的信息。拷贝相关的参考信号 ,，T为编码所用的Pattern码。接收信号与参考信号作拷贝相关，由相关峰对应的时刻为减p ,T去Pattern长即可求出，进而解出信息码。拷贝相关器在性能上等价于匹配滤波器具有p 最大的信噪比，在解码时对噪声起到较强的抑制作用。但在实际应用时，水下多途信道不可避免的会对拷贝相关时延估计造成影响，因此对编码的抗多途信性能要求较高。 6. 系统关键设计与创新 6.1系统关键设计: 硬件电路部分: 信号采集模块的设计:采用TI公司的TLV320AIC33音频编解码器 数据传输模块的设计:采用CYPRESS公司的CY7C68013作为 USB接口芯片 采用Intel公司的LXT971ALE 作为Ethernet接口芯片 软件程序部分: ARM端程序设计:基于Linux操作系统的用户程序及驱动程序设计 DSP端程序设计: OFDM、Pattern等水声通信算法的DSP实现 6.2创新设计: 系统角度上: 采用TI公司的Davinci单芯双核处理器技术，应用ARM端完成系统级控 制和多任务调度，应用DSP端完成水声通信和信号处理算法的实现。将单芯 多核技术完美应用于水声通信领域。 算法角度上: 采用正交频分复用(OFDM)技术，用于近程高速通信。由于其优异的抗 多途能力以及对频带的高效利用，近年来得到水声领域的青睐，在本系统中将 理论算法用硬件实现，可以更加精确的测试该算法的实际性能。 采用Pattern技术，用于远程地速通信。使通信系统利用码元的多种不同 Pattern来进行码元分割，该通信体制的优点是所占频带较窄，而且能稳健地 适应水声多途信道。另外，还采用频率分割来划分通信频道，在接收端利用带 通滤波器来实现通信链信道分割，成倍提高通信速率。 两种算法可根据通信对象的远近切换。 7. 评测与结论 7.1系统测评: 7.1.1处理器运算能力: 在549MHz时，其C64x+ DSP核的性能达到4752MIPS。 7.1.2功耗: 当系统上电后，初始化完成后全速运行时，估算功耗在7.5w左右。 7.1.3稳定性: 系统完成之后，在CCS环境下进行了长时间的运行测试，硬件平台能稳定运行，稳健的完成DSP端的实时算法。 7.1.4从通信系统的角度评测: A、通信系统的有效性(通信速率): 在OFDM 调制方式下，信号传输速率达到2KBit/s; 在Pattern时延差调制方式下，信号传输速率达到200Bit/s。 B、通信系统的可靠性(误码率):在0dB条件下。 ,2量级; 在OFDM调制体制下，解码误码率在10 ,3 在Pattern时延差调制体制下，解码误码率在的量级。 10 C、有效通信距离: 不同于无线电通信，在水声通信领域衡量通信系统的作用距离时，通常会跟系统的 通信速率一起来衡量。由于水声信道的特殊性，不同水文条件下，不同的通信体制之间 通信速率以及作用距离有很大的不同，通常采用通信距离与通信速率的乘积来衡量对比 通信系统的有效性。 在OFDM调制体制下、在浅海水文条件下，有效通信距离在3公里左右 在Pattern时延差编码体制下，在浅海水文条件下，有效通信距离在10公里左右; D、抗节点漂移能力: 水声通信中，由于风浪等环境因素的影响水声通信节点之间对存在相对运动，我们 称之为节点的漂移，节点之间的漂移会给接收到的信号带来多普勒效应，而多普勒效应 给信号带来两方面的影响:一是信号频率的偏移，二是脉冲信号脉宽的展宽或压缩，这 对不同通信体制的影响是不一样的。 对于OFDM通信体制来说，对多普勒敏感，需要作补偿才能在多普勒条件下使用。 对于Pattern时延差编码体制来说，由于线性调频信号本身具有较强的多普勒容限， 相对漂移速度在2m/s之内，不会对Pattern时延差体制的解码带来影响。 7.2结论: 本文主要完成了水声通信系统中，通信节点从硬件到软件的系统设计与实现。其中 硬件平台:采用TI公司DaVinci系列的TMS320DM6446为核心处理器，该处理器采用 ARM9+C64X+双核SOC结构，节省成本同时提高系统及程度。采用TI公司TLV320AIC33 作为信号采集设备，其强大的音频处理性能完全满足水声通信的需求。采用Xilinx公司 的Spartan-3AN FPGA系列XC3S700AN芯片，该款芯片为非易失性FPGA，并含有11Mb 的内部存储介质，可满足系统需要。 软件部分:实现通信时采用了两种不同的通信体制:一是OFDM，二是Pattern时延差 编码体制。OFDM是LTE和4G无线通信技术中所使用的下行数据传输技术，同时也由 于它优异的抗多径能力以及对频带利用率高的特点，受到水声通信领域的重视。 Pattern时延差编码体制是一种中远距离通信体制，相比于OFDM体制该体制的通信速 率较低，但作用距离和通信的稳健性都有优势。因此在不同的应用场合我们就采用更适 合的通信体制实现稳定的通信。这也是下一步我们改进的方向——通过硬件平台与算法 程序的升级，实现根据不同应用场合不同水文条件的自适应通信。 ******************************************************** (标题请用三号黑字体居中，内容为五号宋体，正文请控制在10 页，1.5万字之内) 附录 系统硬件平台