精确测算ADC驱动电路建立时间

精确测算ADC驱动电路建立时间 RajivMantriBhaskarGoswami 摘要：通常估算运算放大器建立时间的方法受示波器分辨率或电路寄生的制约．而且这些方法都未考虑模数转换器 (ADC)的采样电路、封装寄生电容和电感等因素。对此给出了一个精确测量ADC驱动电路建立时间的实用且简单方 法，而且稳定时间不受测量方式的影响。该方法不仅能实现内建测试(BIST)。而且对多个读数取平均值还可提高测量 精度。 关键词：运算放大器；建立时间；ADS841l；偏置电流 1 引言 数据采集系统都由高速、高分辨率模数转换器(ADC)构 成。由开关式CMOS、电容构成的ADCOt以成本低，功耗小的 优点而广泛应用。该系列ADC采用无缓冲前端直接耦合至 采样网络的架构．采用高速、低噪声、低失真运算放大器驱动 ADC可有效减少噪音和信号失真。在ADC采样时间内。将运 算放大器的输出精度设置为预期值。可最大限度减小失真。 通常，运算放大器的建立时间是根据器件数据手册给出的频 率响应计算．或使用分辨率有限的示波器探头测量。有时也 可利用运算放大器输入与输出的差值获得较高精度。但这些 方法受示波器分辨率或寄生电路的制约。此外。运算放大器 的建立时间还受示波器探头以及寄生电容和电感的影响。另 外．放大器输出与输入的差值导致测量结果的分辨率增加， 而且这些方法都没有考虑ADC采样电路和封装寄生电容和 电感等因素。 2建立时间 建立时间是指将一个理想的阶跃信号施加到运算放大器 的输入端，使运算放大器的输出达到某一给定值，并在一个特 定的均匀误差范围内保持所需的时问。建立时间包括一个极短 的传播延迟、输出转换到接近最终值所需时间，以及过载恢复 时间．输出达到稳定且误差处于规定范围内所需时间。对于高 精度ADC．指定误差范围通常是ADC最低有效位(LSB)的l，4。 3基本装置 这里采用德州仪器公司(简称rI'I)的ADS8411型ADC。该 器件是一款16位．2MS／s的逐次逼近寄存器(SAR)ADC。运算 放大器采用THS4031来驱动。图l为建立时间估算装置电路。 H墨卜锄葬蠡 l硝登I 世掣￡门r：-．硝．． -= 切换佟5A3159型模拟多路复用器()的两个通道可产生 瞬时阶跃输入信号。直流电压U施加在通道2上，而通道1接 地，因此，该装置可产生从O上升至U或从U下降至0的阶跃 输入信号。另外．可通过步进电机产生阶跃输入，由步进电机 产生信号的速度应远远超出运算放大器的建立时间。 3．1解释说明 (1 采样通道l(接地)可提供较长的采样时间，以确 保 输入电容充分放电。 (2)在A时刻模拟 从通道1切换到通道2，如图2所 示。图中给出了MUX从通道l切换到通道2时S点(图1)的电 压。假设 建立时间．要比运算放大器建立时间I“短许多。 ——．{卜 删!兰兰!d 望兰! 型蚴j： (3)一旦模拟 在A时刻切换，运算放大器输入立即 变化。A时刻后，运算放大器输出先经一个极短的传播延迟， 然后开始充电。f划则由过运算放大器数据手册中规定的摆 率和带宽来估算。这里给出的方法是绘制运算放大器A时刻 与B时刻间的输出电压波形(图)。在B与A之间凡次采样 取平均值可提高精度。A与B的时差为丑“。 开丝厂1弭隔阻—一 运 竺!竺!厂—一 图 时刻与B时刻之间的输出电压 ( 采样沿首先在B时刻出现，产生个读数( 数字输出)。对这，1个读数取平均值获得较高精度。利用码型 发生器和可调延迟发生器(图1)可将下一个采样沿左移l (图3)，然后再得到个读数。这样采样沿就从B点左移至A 点．每次移动1 。每个采样沿的平均读数则为阵列的一个 《国外电子元器件)2008年第10期 元素。以时间为横坐标对该阵列作图，从而得到运算放大器 明，不用电容时系统存在明显的振铃和欠阻尼。还应注意，电容 建立时间的真实输出电压波形(图3)。 值取大一些(1000pF)可以增加建立时间。输出数据取平均值， 3．2取平均值实现最佳精度 则可改善测量结果的分辨率，使其分辨率可高于16位。 ⋯。J=苎0篇竺输全至竺竺三：二+2三霎2亨恶竺篓4偏置电流测量测得的输出则是一个凡位数字代码。对同一输入多次采样并 ”一⋯一一 记录 混凝土 养护记录下载土方回填监理旁站记录免费下载集备记录下载集备记录下载集备记录下载 多个(凡个)ADC读数，最后对几个数字输出代码取平均 图6给出了不同反馈电阻，运算放大器的建立时间。由 值可以增加分辨率。可以看出，分辨率增加l位。读数个数应 于具有偏压电流，因此不同的稳定电压即指示不同的电压偏 为4．因此分辨率增加W位，读数个数则为铀。 置量。反馈电阻为0fl时，稳定时的数字编码值为59595；反 分辨率每增加l位，信噪比(SNR)提升6．02dB。在此前 馈电阻为301Q时。稳定时的数字编码值为59610。此时，偏 提下，16位ADC达到稳定则需18位精度。 置电压AU=i嘏颤。为偏恒电流皿b为反馈电阻)；失调电压皓 洲缶02Ⅳ+用1．7。6础(N。＆竺竺辨妻)二翟为17时’哗鬻翌巡绷IxV；啦鬻=3．12舭。该瓦与SNR=110．08dB，因此分辨率增加埘位时，应为(110．08—86)／ ”～” ～1 6．02---4。此时，采样次数需求：每采样沿至少读取441256次。数据手册中典型参数3斗A相一致，因此可验证电阻配置的 3．3测试结果 “”“o 运算放大器输出采用RC滤波器滤除外部噪声。ADC采 样电路通常采用R’C’电路．如图4所示。 图4典型噪声滤波器 图5为RC滤波器中外部电容取3个不同数值时建立时间 变化的放大图。输出代码基于16位采样。测量分辨率超过16 位。因为捕获了65536个采样且每个读数取平均值。结果表 图6不同反馈电阻对建立时间的影响 图5外部电容变化时的输人建立时间(按比例放大) 5结语 这里给出了一个精确测量ADC驱动电路建立时间的实 用且简单方法。稳定时间不受测量手段的影响．这是因为测 试装置无需额外元件。这种方法可以实现内建测试(BIST)， 而且在多个读数取平均值后可提高测量精度。 参考文献： 【1】KevinM．Daugherty．Analogtodigitalconversion：Apractical approach[J]．McGraw-HillCompanies，1993． 【2】RonMancini．Opampsforeveryonedesignreference[ED／OL]． http：／／focus．ti．condlit／argslod006b／slod006b．pdf,2002． (上接第92页) 3．2对数字噪声的考虑 超高速闪存控制器的性能提升源于核的重新 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 ，它 降低了机器周期并且显著增加了内部开关速度。因此，在 采用超高速闪存微控制器直接替代高速微控制器时，系统 设计人员可以看到数字噪声略有增加。这时，应该查明设 计中影响性能提升的因素。在有些情况下，很有必要给微 控制器增加额外的旁路电容或运用其他滤波手段降低数 字噪声。 一94— 3．3软件定时循环 当从高速微控制器升级到超高速器件时。可能需要调整 由软件循环产生的精确定时应用程序。升级到DS89C430／ "DS89C450后，并非所有指令的执行速度都提高了4倍．因此 必须逐一检查这种类型的定时循环。例如，在所有高速微控 制器上，。ADDA，R0”指令需要4个时钟周期完成．而在 DS89C430／D$89C450上只需一个时钟周期完成；“ADDA， @R0”指令需要4个周期，在DS89C43Q／DS89C450上需要2 个周期。 精确测算ADC驱动电路建立时间 作者： Rajiv Mantri， Bhaskar Goswami 作者单位： 刊名： 国外电子元器件 英文刊名： INTERNATIONAL ELECTRONIC ELEMENTS 年，卷(期)： 2008，16(10) 被引用次数： 0次 参考文献(2条) 1.Kevin M.Daugherty Analog to digital conversion:A practical approach 1993 2.Ron Mancini Op amps for everyone design reference 2002 相似文献(10条) 1.学位论文 刘菁 红外焦平面读出电路中的运算放大器设计研究 2005 红外热成像系统在半导体技术和激光技术快速发展的带动下，迅猛发展。在军事、工业、医学和农业等领域中都起着日益重要的作用。红外焦平面 阵列(InfraredFocalPlaneArray,IRFPA)技术是红外热成像技术的核心，主要包括红外探测器技术、读出电路(ReadoutIntegratedCircuit，ROIC)设计技 术以及两者之间的互连技术。 运算放大器是模拟或数模混合电路中必不可少的电路模块。其主要的特点是有增益放大、虚地和阻抗转换等作用，因此，可以完成积分、缓冲等功 能；再加上结构的多样化，使之成为数模混合电路中最常用的电路模块之一。 红外焦平面读出电路(IRFPAROIC)是一个典型的数模混合电路，其中大量使用了运算放大器来实现模拟信号的读出和处理。读出电路各读出级有不同 的设计要求，需要设计相应结构和性能的运算放大器来实现功能，因此，运算放大器的设计研究是IRFPAROIC设计中一个非常重要的研究内容。 本论文根据读出电路中各读出级对运算放大器设计要求的不同，设计了几种运算放大器来满足相应的性能要求，主要包括：1.注入级的注入缓冲器 。它要求电路对称性好、稳定且易于外部控制，结构需相对简单，功耗较小，因此选择了差分输入管作为缓冲放大。低频增益可以达到44.82dB，功耗为 9.5μW。 2.列读出级的电荷放大器。它只需要驱动电容负载(5pF左右)，要求速度较快，功耗较小，因此采用了两级Miller运算放大器结构。低频增益 85.3dB，建立时间在1μs以内，功耗79.3μW。 3.列读出级的累加器。它对数据进行累加，只需要驱动电容负载(5pF左右)，要求速度较快，面积和功耗较小，因此采用了两级Miller运算放大器结 构。功耗为89.05μW。 4.输出级的缓冲器。它提供输出缓冲和阻抗转换，要驱动中等大小的电容(15pF)和电阻负载(100KO)，速度要求很快，面积、功耗和噪声尽可能小 ，因此采用了一个AB类推挽结构的输出运算放大器。低频增益74dB,建立时间在100ns以内。 2.期刊论文 陈胜.张道礼.吴艳辉.梁延斌 运算放大器的频域响应与建立时间 -计算机与数字工程2007,35(9) 结合CMOS运算放大器,从一阶系统着手,重点分析二阶系统的频域响应与建立时间的关系,并给出合理设计建议.最后结合分析,设计一个在速度、精度 、功耗和输出摆幅等方面都能有良好表现的运算放大器. 3.学位论文 李嘉明 高精度、宽带宽CMOS全差分运算放大器技术研究 2006 基于模拟集成电路基本理论与系统稳定原理，论文针对高精度、宽带宽CMOS全差分运算放大器(OTA)进行了性能指标及测试技术探讨，并研究设计了 CMOS全差分共源共栅两级OTA、核心单元与总体电路版图。 首先，通过对OTA开环增益、单位增益带宽、相位裕度和建立时间等性能指标的分析，并对比了几种典型运放结构，设计开发了一种CMOS全差分共源 共栅两级运算放大器框架。经各种电路结构性能优劣对比，进而确定了OTA输入级和输出级单元拓扑。 在核心单元研发过程中，实现了极零抵消的密勒补偿 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 ，并提出了一种适用于输入级单元的新型连续型共模反馈电路架构。同时，根据OTA整体指 标对输入级和输出级单元不同的性能要求，并结合连续型共模反馈电路与开关电容型共模反馈电路的各自特点，将连续型共模反馈和开关电容共模反馈 技术分别应用于运放输入级和输出级单元。 进而，在Cadence环境下基于SMIC0.35μmCMOS工艺模型，对典型单元电路进行HSPICE模拟。该两级CMOS全差分OTA的开环增益为88dB，单位增益带宽 612.2MHz，相位裕度48.4°，建立时间4.5ns，功耗14.06mW。此模块采用SMIC0.35μmCMOS双层多晶4层金属布线(2P4M)的CMOS数模混合工艺，设计实现 的整体OTA版图面积为0.5*0.2mm2。 结果表明，所设计的高精度、宽带宽CMOS全差分共源共栅两级OTA已满足并部分超出了预设指标。调试后的电路已成功应用于10位100MSPSADC的 MDAC开关电容放大器中。同时，该技术还可以广泛用于视频接收、数据处理等电子技术领域的关键单元设计中。 4.学位论文 张耀忠 Pipelined ADC中高速采样保持电路的研究与设计 2006 采样保持(S/H)电路单元作为高速高分辨率流水线型模数转换器中的重要单元一直是研究者十分关注的重要内容。采样保持电路用于流水线型模数转 换器的最前端，其信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率，同时也是采样保持电路性能评估的主要因素。这里基 于SMIC．18gm，1.8V电源电压CMOS工艺，研究和设计一个适用于输入信号范围为1V，分辨率为10bit，转换速率为180MHz流水线型模数转换器中的采样保 持电路。在输入满幅度，89.20MHz正弦波，时钟采样率为178.57MHz的条件下，为了使ADC得到9位有效精度，要求采样保持电路的SNR不小于59dB，ADC的 SNR不小于56dB。 论文介绍了采样保持电路在流水线型模数转换器中的功能和作用，概述了采样保持电路的基本理论，详细分析了采样保持电路采样模式和保持模式 ，在采样模式下，对电荷注入效应和开关电阻的非线性进行深入研究；在保持模式下，重点建立了输出信号建立时间的 数学 数学高考答题卡模板高考数学答题卡模板三年级数学混合运算测试卷数学作业设计案例新人教版八年级上数学教学计划 模型，并介绍了运算放大器 的误差和一些常用的运算放大器结构。根据理论分析和系统要求设计采样保持电路，具体电路设计包括翻转式采样保持电路总体电路的设计和各模块电 路设计：运算放大器，偏置电路，共模反馈电路，bootstrap开关和非交叠两相时钟，其中重点设计了增益增强型结构的运算放大器。电路设计完成后 ，进行了采样保持电路的版图设计。 用Hspice对采样保持电路进行仿真，当建立精度小于0.5mV时，建立时间为1.67ns，验证了建立的数学模型的可行性。将采样保持电路单元应用到 10位180MHz流水线型模数转换器中，在输入满幅度，89.20MHz正弦波，时钟采样率为178.57MHz的条件下，得采样保持电路的SFDR为77.3dB，ADC的 SNDR为56.50dB，SNR为56.86dB，THD为-67.51dB，SFDR为69.82dB，结果显不设计的采样保持电路完全满足ADC的系统要求。 5.期刊论文 周杨帆.谢亮.夏晓娟.孙伟锋.ZHOU Yangfan.XIE Liang.XIA Xiaojuan.SUN Weifeng 一种用于红外焦 平面读出电路的输出缓冲器 -微电子学2009,39(6) 设计了一种应用于红外焦平面读出电路的输出缓冲器,其建立时间短、静态功耗低、线性度高,在77 K和300 K温度下均能正常工作.该输出缓冲器采 用0.5 μm CMOS工艺,5.5 V单电源供电,负载为一个25 pF电容并联一个500 kΩ电阻.模拟结果表明,该输出缓冲器在室温(300 K)时,开环增益为54.2 dB,单位增益带宽20 MHz,建立精度为0.1%时,建立时间为45 ns,静态功耗仅为3.3 mW;77 K时,开环增益为63 dB,单位增益带宽123 MHz,建立精度为0.1%时 ,建立时间为20 ns,静态功耗仅为3.72 mW. 6.学位论文 胡晓宇 流水线ADC系统级功耗优化及电路技术研究 2008 数字信号处理和通信技术的迅猛发展对ADC的性能和功耗都提出了更高的要求，流水线结构以其独特的结构、性能优势而被在高速高精度ADC的设计 领域广泛采用。本论文主要研究高速高分辨率流水线模数转换器的系统级功耗优化及电路技术，并设计了一个3.3V 12位40MHz采样率的CMOS流水线ADC。 @@ 采用基于热噪声及每级精度的约束对流水线ADC中所采用的运算放大器负载电容进行优化，通过建立系统级功耗优化算法来综合考虑MDAC级结构和 输入端等效热噪声在各级问的分配比例对功耗的影响，摆脱了单一考虑一个因素而带来的局限性。使用C++编程语言对系统级功耗优化算法进行实现，通 过对lObit、12bit、14bit分辨率，50MHz采样率的流水线ADC进行功耗优化，得到了不同精度下的功耗优化指导。 @@ 重点研究了流水线ADC中的栅压自举开关、参考电压缓冲器以及增益增强型套筒式运算放大器建立时间的优化。其中，通过合理的增加dummy开关 ，提出了一种低保持误差栅压自举采样开关，仿真结果显示该结构在Nyquist频率下SFDR=92dB、SNDR=83dB，且将保持误差降低到原来的1.6％，这表明 该结构的可以单独用于14位采样精度的系统中；提出了一种新型的参考电压缓冲器结构，使用测试模型进行测试后的结果显示，该结构动态精度可以达 到II位；通过对增益增强型套筒式运算放大器建立二阶小信号模型，分析了doublet对建立时间的影响，得到了主、辅运算放大器带宽、相位余度与建立 时间的关系以及优化区间。对晶体管级运算放大器仿真得到的结果表明，该模型得到的分析结果与晶体管级得到的结果吻合的较好，能够有效的指导具 体的电路设计。 @@ 采用SMIC 0.35μm CMOS数模混合工艺对一个12bit 40MSamples/s流水线ADC进行了设计实现，测试结果表明前仿真得到的功耗与实测得到的功耗 基本一致。在采样频率为20MHz，输入信号幅度为满幅的情况下，输入信号频率分别为400KHz时，该流水线ADC的SFDR为65dB，ENOB为9位，最后对测试中 出现的一些现象和结果进行了分析。 @@关键词：流水线ADC，系统级功耗优化，低保持误差采样开关，参考电压缓冲器，建立时间优化 7.期刊论文 陈泽强.李章全.潘瑞雪.CHEN Ze-qiang.LI Zhang-quan.PAN Rui-xue 二级运放建立时间与相位裕度的 分析与优化 -信息技术2008,32(9) 提出了一种分析两级运算放大电路建立时间和相位裕度的方法.该方法主要是通过对二级运算放大器的小信号分析,找出建立时间与相位裕度的关系 ,然后通过计算机仿真得出最短建立时间的相位裕度.仿真结果显示,在相位裕度为55.2°～72.85°时,建立时间能够取到最小值.最后,在已知最优化相位 裕度的基础上,得出补偿电容CC的关系式,从而可以更好更方便地去设计两级运算放大器. 8.学位论文 赵增会 低电压低功耗CMOS模拟运算放大器的设计与研究 2008 近年来，随着便携式消费类电子的大量需求，以电池作为电源的微电子产品得到广泛使用，迫切要求采用低电压的模拟电路来降低功耗，低电压、 低功耗的模拟电路设计技术正成为研究的热点。在模拟集成电路中，运算放大器是最典型的电路之一，所以设计低电压低功耗的运算放大器是非常必要 的。 论文通过对国内外的模拟低电压、低功耗技术的大量调查研究，在吸收这些技术成果基础上设计了一个1.5V 低功耗轨至轨CMOS 运算放大器。电路 设计中为了使输入共模电压范围达到轨至轨，采用了NMOS管和PMOS管并联的互补差动输入对结构，并采用成比例的电流镜技术实现了输入级跨导的恒定 ；在中间增益级设计中，电流镜负载采用了适合在低压工作的低压宽摆幅共源共栅结构；在输出级设计时，为了提高效率，采用了推挽共源级放大器作 为输出级，输出电压摆幅基本上达到了轨至轨；本论文改变传统基准源基于运放的设计，采用了带电流镜负载的差分放大器设计了一个基准电流源，给 运放提供稳定的偏置电流和偏置电压，保证了运放的稳定性；并采用了带调零电阻的密勒补偿技术对运放进行频率补偿。整体电路仿真是验证设计达到 提前设计指标要求的重要环节。 本文对所设计低电压、低功耗CMOS模拟运算放大器的重要参数进行逐一的仿真，其中包括运算放大器直流传输特性分析、运算放大器输入和输出共 模电压范围分析、运算放大器交流小信号分析、运算放大器转换速率和建立时间分析、运算放大器共模抑制比分析和运算放大器电源抑制比分析几个部 分，并得出满足预计指标要求的整体电路仿真是验证设计达到提前设计指标要求的重要环节。本文对所设计低电压、低功耗CMOS模拟运算放大器的重要 参数进行逐一的仿真，其中包括运算放大器直流传输特性分析、运算放大器输入和输出共模电压范围分析、运算放大器交流小信号分析、运算放大器转 换速率和建立时间分析、运算放大器共模抑制比分析和运算放大器电源抑制比分析几个部分，并得出满足预计指标要求的结果。在设计集成运算放大器 的版图时，根据版图layout 主要规则对差分对信号进行了特别处理以减小由于版图失配而对信号造成的不利影响。同时对于模拟集成电路版图设计节省 更多的面积对模拟版图设计者是一个很大的挑战。 本论文版图设计在满足layout 设计规则的同时充分考虑面积因素，将版图面积压缩到最小。设计采用北卡罗来纳大学实验室提供的0.35μm CMOS工 艺参数模型进行设计仿真以及版图设计，并经过Cadence 工具仿真，仿真结果表明，当接100pF 负载电容和1k? 负载电阻时，运放的静态功耗只有 280μW，直流开环增益、单位增益带宽和相位裕度分别达到72dB、2.5MHz和58 度，各项技术指标都满足设计要求。 9.会议论文 刘成.冯哲.孟昊.侯立刚 深亚微米高速D/A转换器设计 2006 采用深亚微米工艺设计了一种基于R～2R梯形电阻网络的D/A转换器。为该DAC设计了高性能的模拟开关和运算放大器。由于模拟开关消除了电荷注入 和时钟馈通效应,因此提高了精度。而500MHz单位增益带宽的运算放大器保证了DAC的高速应用。设计采用0.18μm CMOS工艺务件,用Spectre软件在 3.3V供电下进行了模拟仿真,结果表明DAC的建立时间小于10ns。 10.学位论文 刘丰 CMOS高性能运算放大器的分析与设计 2003 该文主要是围绕运算放大器的高频特性的研究和分析而展开的.首先,我们对运算放大器的特点、常见结构及其参数的模拟方法做了详细的阐述.然后 ,利用运算放大器的一阶和二阶模型对MOS两级放大器和双极型两级放大器的性能做了比较.最后,详细的分析了高频运算放大器结构的设计过程和所采取 的全新的补偿技巧,而且对运算放大器的频率响应与建立时间之间的关系也作了深入的探讨. 本文链接：http://d.wanfangdata.com.cn/Periodical_gwdzyqj200810038.aspx 授权使用：国电南京自动化股份有限公司(wfgdnz)，授权号：8eb4b085-beba-4f3c-927d-9e3000b2e7f4 下载时间：2010年11月16日