8 位串行模数转换器 TLC549 的应用
1. 概述
TLC549是美国德州仪器公司生产的 8位串行 A/D转换器芯
片，可与通用微处理器、控制器通过 CLK、CS、DATA OUT三条口
线进行串行接口。具有 4MHz片内系统时钟和软、硬件控制电路，
转换时间最长 17μs， TLC549为 40 000次/s。总失调误差最大
为±0.5LSB，典型功耗值为 6mW。采用差分参考电压高阻输入，
抗干扰，可按比例量程校准转换范围，VREF-接地，VREF+－VREF-≥1V，
可用于较小信号的采样。
2. 芯片简介
2.1TLC549的内部框图和管脚名称
TLC549的内部框图和引脚名称如图 1所示。
2.2 极限参数
TLC549的极限参数如下：
●电源电压：6.5V；
●输入电压范围：0.3V～VCC＋0.3V；
●输出电压范围：0.3V～VCC＋0.3V；
●峰值输入电流(任一输入端)：±10mA；
●总峰值输入电流(所有输入端)：±30mA；
●工作温度： TLC549C：0℃～70℃
TLC549I：－40℃～85℃
TLC549M：－55℃～125℃
3.
工作原理
数字放映机工作原理变压器基本工作原理叉车的结构和工作原理袋收尘器工作原理主动脉球囊反搏护理
TLC549均有片内系统时钟，该时钟与 I/O CLOCK 是独立工作
的，无须特殊的速度或相位匹配。其工作时序如图 2所示。
当 CS为高时，数据输出(DATA OUT)端处于高阻状态，此时
I/O CLOCK不起作用。这种 CS控制作用允许在同时使用多片
TLC549时，共用 I/O CLOCK，以减少多路(片)A/D并用时的 I/O
控制端口。
一组通常的控制时序为：
(1)将 CS 置低。内部电路在测得 CS 下降沿后，再等待
两个内部时钟(4MHZ，250ns)上升沿和一个下降沿后，然后
确认这一变化，最后自动将前一次转换结果的最高位(D7)位
输出到 DATA OUT 端上。2*250ns =0.5us
(2) 前四个 I/O CLOCK 周期的下降沿依次移出第 2、3、
4 和第 5 个位(D6、D5、D4、D3)，片上采样保持电路在第 4
个 I/O CLOCK 下降沿开始采样模拟输入。
(3)接下来的 3 个 I/O CLOCK 周期的下降沿移出第 6、
7、8(D2、D1、D0)个转换位，
(4)最后，片上采样保持电路在第 8 个 I/O CLOCK 周期
的下降沿将移出第 6、7、8(D2、D1、D0)个转换位。保持功
能将持续 4 个内部时钟周期，然后开始进行 32 个内部时钟
周期的 A/D 转换。第 8 个 I/O CLOCK 后，CS 必须为高，或
I/O CLOCK 保持低电平，这种状态需要维持 36 个内部系统
时钟周期以等待保持和转换工作的完成。如果 CS 为低时 I/O
CLOCK 上出现一个有效干扰脉冲，则微处理器/控制器将与
器件的 I/O 时序失去同步；若 CS 为高时出现一次有效低电
平，则将使引脚重新初始化，从而脱离原转换过程。
在 36 个内部系统时钟周期结束之前，实施步骤(1)－(4)，
可重新启动一次新的 A/D 转换，与此同时，正在进行的转换
终止，此时的输出是前一次的转换结果而不是正在进行的转
换结果。
若要在特定的时刻采样模拟信号，应使第 8 个 I/O
CLOCK 时钟的下降沿与该时刻对应，因为芯片虽在第 4 个
I/O CLOCK 时钟下降沿开始采样，却在第 8 个 I/O CLOCK
的下降沿开始保存。
4. 应用接口及采样程序
TLC549可方便地与具有串行外围接口(SPI)的单片机或微处
理器配合使用，也可与 51 系列通用单片机连接使用。与 51系列
单片机的接口如图 3所示。其采样程序框图如图 4所示，实际应
用程序清单如下：
初始化：
SETB P1.2 ；置 CS 为 1。
CLR P1.0 ；置 I/O CLOCK 为零。
MOV R0，＃00H ；移位计数为零。
A/D 过程：
A/DP： CLR P1.2
NOP ；等待 1.4μs，NOP 数根据晶振情况
选择
NXT： SETB P1.0
MOV C， P1.1
RLC A
CLR P1.0
INC R0
CJNE R0，＃8，NXT
MOV R0，＃00
SETB P1.2
MOV DTSVRM，A ；DTSVRM：DATA SAVE RAM.
RET
TLC549 片型小，采样速度快，功耗低，价格便宜，控制简
单.适用于低功耗的袖珍仪器上的单路 A/D 或多路并联采样。
浙公网安备 33021202002483