ATmega128单片机硬件电路设计

ATmega128单片机硬件电路设计在本系统中，本小节主要讲ATmega128单片机的内部资源、工作原理和硬件电路设计等。2.5.1ATmega128芯片介绍ATmega128为基于AVRRISC结构的8位低功耗CMOS微处理器。片内ISPFlash可以通过SPI接口、通用编程器，或引导程序多次编程。引导程序可以使用任何接口来下载应用程序到应用Flash存储器。通过将8位RISCCPU与系统内可编程的Flash集成在一个芯片内，ATmega128为许多嵌入式控制应用提供了灵活而低成本的 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 。ATmega128单片机的功能特点如下：（1）高性能、低功耗的AVR8位微处理器（2）先进的RISC结构①133条指令大多数可以在一个时钟周期内完成②32x8个通用工作寄存器+外设控制寄存器③全静态工作④工作于16MHz时性能高达16MIPS⑤只需两个时钟周期的硬件乘法器（3）非易失性的程序和数据存储器①128K字节的系统内可编程Flash②寿命:10，000次写/擦除周期③具有独立锁定位、可选择的启动代码区（4）通过片内的启动程序实现系统内编程①4K字节的EEPROM②4K字节的内部SRAM③多达64K字节的优化的外部存储器空间④可以对锁定位进行编程以实现软件加密⑤可以通过SPI实现系统内编程（5）JTAG接口（与IEEE1149.1标准兼容）①遵循JTAG标准的边界扫描功能②支持扩展的片内调试③通过JTAG接口实现对Flash，EEPROM，熔丝位和锁定位的编程（6）外设特点①两个具有独立的预分频器和比较器功能的8位定时器/计数器②两个具有预分频器、比较功能和捕捉功能的16位定时器/计数器③具有独立预分频器的实时时钟计数器④两路8位PWM⑤6路分辨率可编程（2到16位）的PWM⑥输出比较调制器⑦8路10位ADC⑧面向字节的两线接口⑨两个可编程的串行USART⑩可工作于主机/从机模式的SPI串行接口（7）特殊的处理器特点①上电复位以及可编程的掉电 检测 工程第三方检测合同工程防雷检测合同植筋拉拔检测方案传感器技术课后答案检测机构通用要求培训 ②片内经过标定的RC振荡器③片内/片外中断源④6种睡眠模式:空闲模式、ADC噪声抑制模式、省电模式、掉电模式、Standby模式以及扩展的Standby模式⑤可以通过软件进行选择的时钟频率⑥通过熔丝位可以选择ATmega103兼容模式⑦全局上拉禁止功能ATmega128芯片有64个引脚，其中60个引脚具有I/O口功能，资源比较丰富，下面对ATmega128的各个引脚做简单介绍：VCC：数字电路的电源。GND：接地。端口PA7..PA0）、（PB7..PB0）、（PC7..PC0）、（PD7..PD0）、PE7..PE0）、（PF7..PF0）、（PG4..PA0）：为8位双向I/O口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。复位发生时端口为三态。这些端口在其他情况下有特殊功能，在此不一一列举。RESET：复位输入引脚。超过最小门限时间的低电平将引起系统复位，低于此时间的脉冲不能保证可靠复位。XTAL1：反向振荡器放大器及片内时钟操作电路的输入。XTAL2：反向振荡器放大器的输出。AVCC：AVCC为端口F以及ADC转换器的电源，需要与VCC相连接，即使没有使用ADC也应该如此。使用ADC时应该通过一个低通滤波器与VCC连接。AREF：AREF为ADC的模拟基准输入引脚。PEN：PEN是SPI串行下载的使能引脚。在上电复位时保持PEN为低电平将使器件进入SPI串行下载模式。在正常工作过程中PEN引脚没有其他功能。2.5.2ATmega128内部结构ATmega128内部主要包括CPU内核、存储器、系统时钟、系统控制和复位、I/O端口和定时器/计数器等。（1）CPU内核ATmega128单片机采用了Harvard结构，具有独立的数据和程序总线，程序存储器的指令通过一级流水线运行。（2）ATmega128存储器AVR结构具有三个线性存储空间：程序存储器、数据存储器和EEPROM存储器。系统内有可编程的Flash程序存储器，ATmega128具有128K字节的在线编程Flash。因为所有的AVR指令为16位或32位，故FLASH组织成64Kx16的形式。ATmega128还可以访问直到64K的外部数据SRAM，其起始紧跟在内部SRAM之后。ATmega128包含4K字节的EEPROM。它是作为一个独立的数据空间而存在的，可以按字节读写。EEPROM的寿命至少为100，000次（擦除）。ATmega128的所有I/O和外设都被放置在I/O空间。在32个通用工作寄存器和I/O之间传输数据。3）系统时钟CPU时钟：CPU时钟与操作AVR内核的子系统相连，如通用工作寄存器文件、状态寄存器以及保存堆栈指针的数据存储器。终止CPU时钟将使内核停止工作和计算。I/O时钟：I/O时钟用于主要的I/O模块，如定时器/计数器、SPI和USART。I/O时钟还用于外部中断模块。但是有些外部中断由异步逻辑检测，因此即使I/O时钟停止了这些中断仍然可以得到监控。此外，TWI模块的地址识别功能在没有I/O时钟的情况下也是异步实现的，使得这个功能在任何睡眠模式下都可以正常工作。Flash时钟：Flash时钟控制Flash接口的操作。此时钟通常与CPU时钟是同步的。异步定时器时钟：异步定时器时钟允许异步定时器/计数器直接由外部32kHz时钟晶体驱动，使得此定时器/计数器即使在睡眠模式下仍然可以为系统提供一个实时时钟。ADC时钟：ADC具有专门的时钟。这样可以在ADC工作的时候停止CPU和I/O时钟以降低数字电路产生的噪声，从而提高ADC转换精度。（4）系统控制和复位复位时所有的I/O寄存器都被设置为初始值，程序从复位向量处开始执行。复位源生效时I/O端口立即复位为初始值，不需要任何时钟的辅助。ATmega128有5个复位源：上电复位：当电源电压低于上电复位门限（VPOT）时MCU复位。外部复位：当复位引脚上的低电平持续时间大于最小脉冲宽度时MCU复位。看门狗复位：当看门狗使能并且看门狗定时器超时时复位发生。掉电检测复位：当掉电检测复位功能使能，且电源电压低于掉电检测复位门限（VBOT）时MCU即复位。JTAGAVR复位：当复位寄存器为1时MCU即复位。（4）I/O端口所有AVRI/O端口都具有真正的读-修改-写功能。有以下3个8位寄存器用于控制I/O端口的设置：端口方向控制寄存器DDRx，数据寄存器PORTx，输入引脚寄存器PINx（5）定时器/计数器（T/C）ATmega128内有四个定时器/计数器，其中包括8位的定时器/计数器0（T/C0）和定时器/计数器2T/C2）、16位的定时器/计数器1（T/C1）和定时器/计数器3（T/C3）。除以上主要资源外，ATmega128还输出比较调制器、串行通信接口（SPI）、两线串行接口（TWI）、USART、模拟比较器和数模转换器（A/D）等。2.5.3ATmega128系统电路设计在本系统中，ATmega128控制板采用最小系统模式，包括ISP、JTAG仿真接口电路、USB供电及通信电和引脚扩展电路。晶振采用16MHz和8MHz两种模式，可以根据跳线的接法设置不同的晶振源，在本系统设计中晶振采用8MHz。系统采用供电和下载于一体的ISP（在线系统编程）接口，无需将存储芯片从设备上取出就能对其进行编程，其优点是：即使器件焊接在电路板上，仍可对其（重新）进行编程。系统也设置有JTAG仿真接口，它的编程方式是在线编程，利用边界扫描技术，设置快捷。在本系统中由于需要下载到存储器中，故采用ISP下载模式，其接口电路如图2.15所示：图2.15ISP和JTAG接口电路系统复位电路和晶振电路如下图2.16和2.17所示，晶振采用8MHz外接33pF电容构成并联谐振电路，复位电路与89C52单片机不同，ATmega128采用的是低电平复位，在VCC和GND之间接一个开关二极管4148，起着保护电路的作用，当按键按下时，ATmega128单片机会进入复位，默认状态下复位端为高电平。图2.16ATmega128复位电路图2.17ATmega128晶振电路K1KEYGNDC11μFR110kΩD14148RESTVCCY18MHzC333μFC233μFGNDXTAL1XTAL2