厦门理工学院 数字电路 期末B卷最终稿

考 生 信 息 栏 系 专业 级 班级 姓名 学号 装 订 线   厦门理工学院试卷 2012－2013学年 第1学期 课程名称 数字电路与逻辑 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 试卷 卷别 A□ B√ 专业 级 班级 考试 方式 闭卷 √ 开卷 □ 本试卷共四大 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 ( 共五页)，满分100分，考试时间120分钟。 请在答题纸上作答，在试卷上作答无效。 一、单项选择题（本题共10小题，每小题2分，共20分） 1. 表示十六进制数16个数码，需要二进制数码的位数是（ ）。 A．2位 B. 4位 C. 3位 D. 10位 2. 下列四个不同进制的无符号数中，其值最大的是（ ）。 A．二进制数 11001011 B. 十进制数 201 C．八进制数 310 D. 十六进制数CA 3. 逻辑关系为“一件事情的发生是以其相反的条件为依据”的逻辑门是（ ）。 A．与门 B. 非门 C. 异或门 D. 同或门 4. 下列函数中，是最小项表达式形式的是（ ）。 A. B. Y=ABC+ACD C. Y=ABC+BC D. 5. 二进制8421码0111对应的余3循环码为（ ）。 A. 0100 B. 0101 C. 1111 D. 0011 6. 已知某逻辑电路对应的逻辑函数表达式为 中，哪个变量的变化可能造成该逻辑电路产生竞争冒险（ ）。 A. A变量 B. B变量 C. C变量 D. D变量               7. 表1所示的某电路的真值表所代表的逻辑功能是（ ）。 表1 某电路的真值表 A B C Y A B C Y 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 1 1 0 0 0 1 1 1 1 1 1 1                 A．奇校验电路    B. 偶校验电路    C. 一位全加器    D. 一位数值比较器 8. 下列关于时序逻辑电路的特征，描述错误的是（ ）。 A．时序逻辑电路由组合电路和存储电路组成。 B．时序逻辑电路的状态与时间有关。 C．时序逻辑电路的输出信号由输入信号和电路的状态共同决定。 D．时序逻辑电路中不含有具有记忆功能的元件。 9. 下列不属于触发器的描述方式是（ ）。 A. 特性表        B. 特性方程        C. 状态图      D. 状态表 10. 在 函数变换式中，用到的代数法是（ ）。 A. 分配律        B. 吸收律          C. 交换律      D. 0-1律 二、填空题（本题共10小题，每小题2分，共20分） 1. 将二进制数(111001010.01001)2转换为八进制数是          。 2. 常用的数字逻辑函数的化简方法有          和              。 3. 已知函数L(A,B,C,D)的卡诺图如图1所示，函数L的最简与或表达式是        。 4. 当二进制数为负数时，将原码的数值位逐位求反，然后在最低位加1，得到    。 5. 将逻辑表达式 变换成 ，所用到的是逻辑代数基本定律中的            定律。 6. 具有存储功能的两种逻辑单元电路为        和        。 7. 某同步时序逻辑电路的状态表如表2所示，若电路初始状态为C，输入序列x=000111，则电路图产生的输出响应序列为        。 8. 在图2所示的同步时序逻辑电路的状态图中，需要      个触发器来实现对应的逻辑电路图，有      个无效状态。   考 生 信 息 栏 系 专业 级 班级 姓名 学号 装 订 线   表2状态表 现态 次态/输出 X=0 X=1 A B/0 C/1 B C/1 B/0 C A/0 A/1       图1 四变量卡诺图                        图2 同步时序逻辑电路的状态图 9. 如将D触发器转换为JK触发器，则J=      ，K=          。 10. 用74HC139和74HC138构成5线-32线译码器如图3所示，其中74HC139和74HC138的功能表如表3和表5所示。当输入信号B4B3B2B1B0=11000时，对应的译码输出信号L0-L31为低电平的输出信号是                      。 三、简答题（本题共2小题，每小题5分，共10分） 1. 请给出组合逻辑电路的一般框图，并简述组合逻辑电路的主要特征。 2. 请简述同步时序逻辑电路的设计步骤。 四、 画图题（本题共2小题，每小题5分，共10分） 1. 已知逻辑函数 ，试用逻辑图表示该逻辑函数（限用2输入的与非门和非门）。 2. 已知某同步时序逻辑电路的状态表如表4所示，CP为上升沿有效，对应的CP脉冲和输入变量A的波形图如图4所示，初始状态Q0Q1均为00。试画出该同步时序逻辑电路Q0、Q1和Y的波形图。 表3 74HC139的功能表 图3 用74HC139和74HC138构成5线-32线译码器 表4 某同步时序逻辑电路的状态表 A=0 A=1 00 00/0 10/0 01 00/1 01/0 10 00/1 11/0 11 00/1 01/0       图4 CP脉冲和输入变量A的波形图 五、计算题（本题共4小题，共40分） 1. 证明 住所证明下载场所使用证明下载诊断证明下载住所证明下载爱问住所证明下载爱问 与化简：(10分) (1) 请用逻辑表达式证明等式： （5分） (2) 请用卡诺图法化简逻辑表达式： （5分） 2. 请设计一个三变量“多数表决电路”。(12分) 3. 请用译码器74HC138和适当的逻辑门实现函数 。已知74HC138的功能表和管脚图如表5和图5所示。(10分) 4.请用异步清零的方法，用一片74LVC161构成一个十四进制的加法计数器。已知74LVC161的功能表和管脚图如表6和图6所示。(8分) 表5  3线-8线译码器74HC138功能表 输入 输出 E3 A2 A1 A0 × 1 × × × × 1 1 1 1 1 1 1 1 × × 1 × × × 1 1 1 1 1 1 1 1 0 × × × × × 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0               图5 74HC138管脚图 表6 74LVC161功能表 图6 74LVC161对应的管脚功能图