门电路和组合逻辑电路

门电路和组合逻辑电路 第15章 门电路和组合逻辑电路 15.1 数制与编码 一、几种常用的进位计数制 1. 十进制 n,1i(N),a，10 ,10ii,,m 以上MATCH_ word word文档格式规范word作业纸小票打印word模板word简历模板免费word简历 _1716622410345_1中是第位的系数，它可能是0~9中的任意数码， 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示整数部aini i分的位数，m表示小数部分的位数，10表示数码在不同位置的数值大小，称为位权。 •• nn-1-1nn-2-21100((NN)=)=aa1010++aa1010++……++aa1010++aa1010，，，，，，，，10nn-1-1nn-2-21100 -1-1-2-2-m-m++aa1010++aa1010++……++aa1010，，，，，， -1-1-2-2-m-m 2( 二进制 在数字电路中，数以电路的状态来表示。找一个具有十种状态的电子器件比较难，而找一个具有两种状态的器件很容易，故数字电路中广泛使用二进制。 n,1i(N),a，2 ,2ii,,m 3( 八进制和十六进制数 (1)八进制 逢八进一;系数0,7 ;基数8; 权8 n。 (2)十六进制 逢十六进一;系数:0,9、A、B、C、D、E、F;基数16;权16n。 十进制、二进制、八进制、十六进制对照表十进制、二进制、八进制、十六进制对照表 十十十十二二八八十六十六二二八八十六十六 881000100010108800000000000000 991001100111119911000100011111 1010101010101212AA22001000102222 1111101110111313BB33001100113333 1212110011001414CC44010001004444 1313110111011515DD55010101015555 1414111011101616EE66011001106666 1515111111111717FF77011101117777 数制间的转换 二、 计算机中存储数据和对数据进行运算采用的是二进制数，当把数据输入到计算机中，或者从计算机中输出数据时，要进行不同计数制之间的转换。 1(非十进制数到十进制数的转换 二进制、八进制、十六进制转换成十进制时，只要将它们按权展开，求出各加权系数的和，便得到相应进制数对应的十进制数。 2(十进制数到非十进制数的转换 将十进制数转换成非十进制数时，整数部分的转换一般采用除基取余法，小数部分的转换一般采用乘基取整法。 例如:将十进制数的整数部分转换为二进制数采用“除2取余法”; 将十进制小数部分转换为二进制数采用“乘2取整法”。 (107.625),(1101011.101)102 3. 非十进制数之间的转换 八进制数和十六进制数之间的转换，直接进行比较困难，可用二进制数作为转换中介，即先转换成二进制数，再进行转换就比较容易了。 三、编码 用二进制数码表示十进制数或其它特殊信息如字母、符号等的过程称为编码。编码在数字系统中经常使用，例如通过计算机键盘将命令、数据等输入后，首先将它们转换为二进制码，然后才能进行信息处理。 1(二—十进制码(BCD码) 二—十进制码是用四位二进制码表示一位十进制数的代码(Binary Coded Decimals)，简称为BCD码。这种编码的方法很多，但常用的是8421BCD码、5421BCD码和余3码等。 (150)= (000101010000)10 8421BCD = (10010110)= (226)= (96)2 8 16 2(可靠性编码 表示信息的代码在形成、存储和传送过程中，由于某些原因可能会出现错误。为了提高信息的可靠性，需要采用可靠性编码。常用的可靠性编码有格雷码、循环码、奇偶校验码等。 比码多余8421BCD3常用二-十进制代码表 十进十进有权码有权码无权码无权码 码码码码(())(())余余码码842184215421542124212421AA24212421BB33制数制数 000000000000000000000000000000000000110011 110001000100010001000100010001000101000100 220010001000100010001000100010001001010101 330011001100110011001100110011001101100110 440100010001000100010001000100010001110111 550101010110001000010101011011101110001000 660110011010011001011001101100110010011001 770111011110101010011101111101110110101010 881000100010111011111011101110111010111011 991001100111001100111111111111111111001100权为、、、8421 15.2 逻辑代数及应用 一、逻辑代数及基本运算 (一)逻辑代数 1(用于描述客观事物逻辑关系的数学工具，又称布尔代数 (Boole Algebra)或开关代数。 逻辑指事物因果关系的规律。 逻辑代数中的 1 和 0 不表示数量大小，仅表示两种相反的状态。 例如:开关闭合为 1 晶体管导通为 1 电位高为 1 断开为 0 截止为 0 低为 0 2(逻辑体制: 正逻辑体制:规定高电平为逻辑 1、低电平为逻辑 0 负逻辑体制:规定低电平为逻辑 1、高电平为逻辑 0 通常未加说明，则为正逻辑体制 (二)三种基本逻辑运算 1 . 与逻辑(逻辑乘)和与门 决定一事件的所有条件都具备时事件才发生的逻辑关系。 开关A和B串联，只有当A“与”B同时接通时(条件)，电灯才亮(结果)。这两个串联开关所组成的就是一个“与”门电路，“与”逻辑关系可用下面的逻 辑表达式表示: A BYA BA BYY Y = A ? B 或 Y = AB 0 000 00 000 其真值表如左图: 0 10 10 1000 若有 0 出 0;若全 1 出 1 1 001 01 000 1 111 11 111 符号图: 2(或逻辑(逻辑加)和或门 决定某一事件的诸条件中，只要有一个或一个以上具备时，该事件就发生。 开关A和B并联。当A接通“或“B接通，”或“A和B都接通时，电灯就亮。这两个并联开关所组成的就是一个”或“门电路，”或“逻辑关系可用下面的逻辑表达式表示: Y = A + B 真值表: 符号图: ABYABABYY 0 000 00 000 0 10 10 1111 1 011 01 011 1 111 111 11 若有 1 出 1;若全 0 出 0 3. 非逻辑 决定某一事件的条件满足时，事件不发生;反之事件发生。 联动开关有两个触点，任一个接通，另一个就断开，故用A和表示。当将A接通时，断开，电灯就不亮。若A断开，则接通，电灯就亮。这个开关所组成的就是一个“非”门电路，“非”逻辑关系可用下面逻辑表达式表示: Y, A 真值表 符号图 AAYY 0011 1100 二、 逻辑代数的运算法则 基本运算法则 1( 2. 3. 4. 5. 6. 7. 8. 9. 交换率 10(AB=BA 11. A+B=B+A 结合率 12(ABC=(AB)C=A(BC) 13. A+B+C=A+(B+C)=(A+B)+C 分配率 14(A(B+C)=AB+BC 15. A+BC=(A+B)(A+C) 吸收率 16(A(A+B)=A 17. A(A+B)=AB 18. A+AB=A 19. A+AB=A+B 20. AB+B=B B 21. (A+B)(A+)=A 反演律(摩根定律): 22. A，B,A，B 23. AB,A，B 三、二极管门电路 (一)二极管“与”门电路 图示二极管“与”门电路，A,B,C是它的三个输入端，Y是输出端。 其图形符号如下图。 在采用正逻辑时，高电位(高电平)为“1”，低电位(低电平)为“0”。“与”逻辑关系可用下式表示: Y = A•B•C 上图有三个输入端，输入信号有“1”和“0”两种状态，共有八种组合， 当输入端A“与”B“与”C全为“1”时，设三者电位均为3V，电源U的正端经电阻R向这三个输入端流通电流，三管都导通，输出端Y的电位比3V略高，因此输出端Y为“1”，即其电位被钳制在3V左右。 当输入端不全为“1”，而有一个或两个为“0”时，即电位在零伏附近，例如A端为“0”，因为“0”电位比“1”电位低，电源正端将经电阻R向处于“0”状态的A端流通电流。D优先导通。这样，二极管D导通后，输出端Y的电位比AA 处于“0”态的A端高出零点几伏，但仍在零伏附近，因此Y端为“0”。二极管D和D因承受反向电压而截止，把B,C端的高电位和输出端Y隔离开了。BC 只有但输入端A“与”B“与”C全为“1”时，输出端Y才为“1”，这合乎“与”门的要求。 因此可用下面的真值表列出八种组合，完整地表达所有可能的逻辑状态。 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 (二)二极管“或”门电路 下图示是二极管“或”门电路及其图形符号。 “或”门的输入端只要有 一个为“1”，输出端就为“1”。 如果有一个以上的输入端为“1”时，当然，输出端Y也为“1”。只有当三个输入端全为“0”时，输出端Y才为“0”，此时三管都导通。“或”逻辑关系可用下式表示:Y=A+B+C (三)二极管“非”门电路 下图示的是晶体管“非”门电路及其图形符号。 晶体管“非”门电路不同于放大电路，管子的工作状态或从截止转为饱和，或从饱和转为截止。“非”门电路只有一个输入端A.当A为“1”(设其电位为3V)时，晶体管饱和，其集电极，即输出端Y为“0”(其电位在零伏附近);当A为“0”时，晶体管截止，输出端Y为“1”(其电位近似等于)。所以“非”门电路也称为反相器。加负电源,U是为了使晶体管可靠截止。BB “非”逻辑关系可用下式表示: Y, A 上述三种是基本逻辑门电路，有时还可以把他们组合成组合门电路，以丰富逻辑功能。常用的一种是“与非”门电路，即将二极管“与”门和晶体管“非”门联接而成。 “与非”逻辑关系可用下式表示:Y,A,B,C &A“与非”门逻辑符号图: BY C 下表是“与非”门的真值表。 A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 若有0出1;若全1出0。 15.3 晶体管的开关作用 晶体管不仅有放大作用，而且还有开关作用。 由于工作点的位置不同，晶体管有三种工作状态 1.放大状态 其特征: (1)发射结处于正向偏置(U>0)，集电结处于反向偏置BE (U<0),如右图所示， BC 这时,三极管处于放大状态。 (2)i和i近于成正比的关系，即i,β iCBCB 2. 饱和状态 如果增加i，则工作点向上移动。逐渐地i不再受i的控制，两者不再符合BCB i= β i的关系，晶体管失去电流放大作用。这就是晶体管的饱和工作状态。C B 其特征: (1)i>I,这是饱和条件;I为三极管的临界饱和基极电流。BB(sat)B(sat) (2)发射结和集电结都处于正向偏置【下图所示】 (3) (4) 3. 截止状态 u如果减小，则工作点向下移动。 i 当u,0时，工作点为Q。 i2 这时i=0,晶体管截止，而i=0的曲线以下的区域是晶体管的截止工作区。CB 其特征是: (1)i? 0, i= I? 0 ;B C CEO (2)U? V CE CC (3) 发射结、集电结均反偏。 实际上，对硅管而言，u<0.5时已开始截止，为了保证可靠截止，常使uBEBE,0或加反向偏压。晶体管截止时，集电结处于反向偏置(上图所示)。 由上面分析可知，当晶体管饱和时，u ? 0,发射极与集电极之间如同一个CE 开关的接通，其间电阻很小;当晶体管截止时，i ? 0，发射极于集电极之间如B 同一个开关的断开，其间电阻很大。这就是晶体管的开关作用。 15.4 TTL门电路 一、TTL与非门 (一)电路与图形符号 下图是最常用的TTL“与非“门电路及其图形符号。 T是多发射1极晶体管，可把它的集电结看成一个二极管，而把发射结看成与前者背靠背的几个二极管，如下图所示。 这样，T的作用和二极管”与“门的作用完全相似。 1 其逻辑功能为: Y, ABC (二)工作原理 设输入端A、B、C的输入信号的高、低电平分别为3.6V、0.3V。 1(当 A、B 、C 中有低电平时 U,(0.3，0.7) V,1 VB1 U,(5,0.7,0.7) V,3.6 V YV、V截止，V、V导通。2534 2(当 A、B 、C 同时为高电平时 (3.60.7) V4.3VU,，, B1 V、V导通，V、V截止。U = U? 0.3V 2534FCE(sat) 由以上分析可知: 当输入端A、B、C 均为高电平时，输出端Y为低电平。当输入端A、B、C 中只要有一个为低电平，输出端F 就为高电平,正好符合与非逻辑关系。 二、三态输出“与非”门电路 三态输出“与非”门电路与上述的“与非”门电路不同，它的输出端除出现高电平和低电平外，还可以出现第三种状态――高阻状态。 下图是TTL三态输出“与非”门电路及其图形符号。 它与前节图比较，只多了二极管D，其中A和B是输入端，E是控制端或称使能端(是另以“与非”门的输出端)。 下表是三态输出“与非“门的逻辑状态表 输入端 控输 制端E 出端Y A B 0 0 1 0 1 1 1 1 0 1 1 1 0 高 0 × × 阻 当控制端E,1时，三态门的输出状态决定于输入端A,B的状态，实现“与非”逻辑关系，即全“1”出“0”，由“0”出“1”。此时电路处于工作状态。当E,0(约为0.3V)时，T的基极电位约为1V，致使T和T截止。同时，二极125管D将T的集电极电位钳位在1V，而使T也截止。因为这时与输出端相联的两24 个晶体管T和T都截止(不管输入端A,B的状态如何)，所以输出端开路而处45 于高阻状态。 15.5 组合逻辑电路的分析 一、分析组合逻辑电路的步骤大致如下: 已知逻辑图?写逻辑式 ?运用逻辑代数化简或变换? 列逻辑状态表? 分析逻辑功能 例:某一组合逻辑电路如下图所示，试分析其逻辑功能。 解: (1)由逻辑图写出逻辑式，并化简 (2)由逻辑式列出逻辑状态表(下表) (3)分析逻辑功能 只当A，B，C全为“0”或全为“1”时，输出Y才为“1”，否则为“0”。故该电路称为“判一致电路”，可用于判断三个输入端的状态是否一致。 二、组合逻辑电路的设计步骤大致如下: 已知逻辑要求? 列逻辑状态表? 写逻辑式? 运用逻辑代数化简或变换? 或逻辑图 例:试设计一逻辑电路供三人(A，B，C)表决使用。每人有一电键，如果他赞成，就按电键，表示“1”;如果不赞成，不按电键，表示“0”。表决结果用指示灯来表示，如果多数赞成，则指示灯亮，Y=1;反之则不亮，Y=0。 解: )由题意列出逻辑状态 (1 共有八种组合，Y=I的只有四种。逻辑状态表如下表所示。 (2)由逻辑状态表写出逻辑式 (3)变换和化简逻辑式 对上式应用逻辑代数运算法则进行变换和化简: (4)由逻辑式画逻辑图 由上式画出的逻辑图如下图所示。 15.6 中规模组合逻辑电路的应用 一、加法器: (一)半加器 在数学系统中，二进制加法器是它的基本部件之一。 半加器(半加就是只求本位的和，暂不管低位送来的进位数)的逻辑状态表 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 其中，A和B是相加的两个数，S是半加和数，C是进位数。 由逻辑状态表可写出逻辑式: 由逻辑式就可画出逻辑图，如下图(a)和(b)所示，由一个“异或“门和一个”与“门组成。半加器是一种组合逻辑电路，其图形符号如下图(c)所示。 (二)全加器 当多位数相加时，半加器可用于最低位求和，并给出进位数。第二位的相加有两个待加数A和B，还有一个来自前面低位送来的进位数C.这三个数相加，iii,1得出本位和数(全加和数)和进位数.这种就是“全加“，下表为全加器的逻辑状态表。 A B C C S iii-1ii 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 全加器可用两个半加器和一个“或“门组成。 如上图(a)所示。A和B在第一个半加器中相加，得出的结果再和C在第iii-1二个半加器中相加，即得出全加和S。两个半加器的进位数通过”或“门输出作i 为本位的进位数C。全加器也是一种组合逻辑电路，其图形符号如上图(b)所示。i 二、编码器 用数字或某种文字和符号来表示某一对象或信号的过程，称为编码。开关在数字电路中，一般用二进制编码。二进制只有0和1 两个编码，可以把若干个0和1 按一定规律编排起来组成不同的代码(二进制数)来表示某一对象或信号。N位二进制代码有种，可以表示个信号。这种二进制编码在电路上容易实现。下面讨论三种编码器。 (一)二进制编码器 二进制编码器是将某种信号编成二进制代码的电路。例如，要把I,I,I ,I ,I ,I ,I ,I 八个信号编成对应的二进制代码而输出，其编码过01234567 程如下: 1(确定二进制代码的位数 因为输入有八个信号，所以输出的是三位(n=3)二进制代码。这种编码器通 常称为8/3线编码器。 2(列编码表 编码表是把待编码的八个信号和对应的二进制代码列成的 表格 关于规范使用各类表格的通知入职表格免费下载关于主播时间做一个表格详细英语字母大小写表格下载简历表格模板下载 。这种对应关 系是人为的。 用三位二进制代码表示八个信号的 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 很多。 Y Y Y 210 I 0 0 0 0 I 0 0 1 1 I 0 1 0 2 I 0 1 1 3 I 1 0 0 4 I 1 0 1 5 I 1 1 0 6 I 1 1 1 7 3(由编码表写出逻辑式 Y=I+I+I+I 24567 Y=I+I+I+I 12367 Y=I+I+I+I 01357 4(由逻辑式画出逻辑图(下图所示) XXXXXXXXXXXXXXXX 0011223344556677 ??11Y2 ??11Y1 ??11Y0 (二)二—十进制编码器 二—十进制编码器是将十进制的十个数码0，1，2，3，4，5，6，7，8，9编成二进制代码的电路。输入的是0,9十个数码，输出的是对应的二进制代码。这二进制代码又称二—十进制编码器，简称BCD码。 其编码过程: 1.确定二进制代码的位数 因为输入有十个数码，而三位二进制代码只有八位组合，所以输出的应是四位(n=4)二进制代码。这种编码器通常称为10/4线编码 器。 2.列编码表 四位二进制代码共有十六种状态，其中任何十种状态都可表示09十个数字码，方案很多。最常用的是用8421编码方式，就是在四位二进制代码的十六种状态中取出前面的十种状态，表示0~9十个数码，后面六种状态去掉。 二进制代码各位的1所代表的十进制数从高位到低位依次为8，4，2，1，称之为“权”，而后把每个数码乘以个位的“权”，相加，即得出该二进制代码所代表的一位十进制数。 3.由编码表写出逻辑式 Y3,I8,I9 Y2,I4,I5,I6,I7 Y1,I2,I3,I6,I7 Y0,I3,I5,I7,I9 4.由逻辑式画出逻辑图(下图所示) 计算级的键盘输入电路就是由编码器组成。下图是有十个按键的8421码编码器的逻辑图。按下某个按键,输入相应的一个十进制数码。 三、译码器和数字显示 译码和编码的过程相反。编码是将某种信号或十进制的十个数码(输入)编成二进制代码(输出)。译码是将二进制代码(输入)按其编码时的原意译成对应的信号或十进制数码(输出)。 (一)二进制译码器 例如，要把输入的一组三位二进制代码译成对应的八个输出信号，其译码过程如下: 1.列出译码器的状态表 设输出三位二进制代码为ABC，输出八个信号低电平有效。每个输出代表输 入的一组组合，并设ABC,000时，,0，其余输出为1;ABC,001时，,0，Y1Y0 其余输出为1;„„;ABC=111时，,0，其余输出为1，可列出状态表。Y7 使 控制 输入 输出 能 A B C Y0Y3Y5Y6Y7 Y2Y4Y1 () () () 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 11 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 2.由状态表写出逻辑式 3.由逻辑式画出逻辑图(下图所示) 这种三位二进制译码器也称为3/8线译码器，最常用的是CT74LS138型译码器。 (二)二,十进制显示译码器 在数字电路中常常要把数据或运算结果通过半导体数码管，液晶数码管和荧 光数码管，用十进制数显示出来。 1.半导体数码管 半导体数码管(或称LED数码管)的基本单元是PN结，目前较多采用磷砷化镓做成的PN结，当外加正向电压时，就能发出清晰的光线。单个PN结可以封装成发光二极管，多个PN结可以按分段式封装成半导体数码管，其管脚排列如下图所示。发光二极管的工作电压为1.5-3V,工作电流为几毫安到十几毫安，寿命很长。 半导体数码管将十进制数码分成七个字段，每段为一发光二极管，其字型结构如上图所示。选择不同字段发光，可显示出不同的字形。例如，当a,b,c,d,e,f,g七个字段全亮时，显示出8;;b,c段亮时，显示出1。 半导体数码管中七个发光二极管有共阴极和共阳极两种接法，如下图所示。 前者，某一字段接高电平时发光;后者，接低电平时发光。使用时每个管要串联限流电阻。 2.七段显示译码器其功能是把“8421”二,十进制代码译成对应于数码管的七个字段信号，驱动数码管，显示出相应的十进制数码。如果采用共阳极数码管，则七段显示译码器的功能表如下表所示;如采用共阴极数码管，则输出状态应和下表所示的相反，即1和0对换。下表所列举的是CT74LS247型译码器的功能表。它有四个输入端和七个输出端(低电平有效)，后者接数码管七段。此外，还有三个输入控制端，其功能如下: 功输入 输出 能 和 显十 示 进 制 数 试 0 1 0 0 0 0 0 0 0 g 灯 灭全 0 1 1 1 1 1 1 1 灯 灭 灭灭 1 0 1 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 1 1 0 0 1 1 1 1 1 2 1 1 0 0 1 0 0 0 1 0 0 1 0 2 3 1 1 0 0 1 1 0 0 0 0 1 1 0 3 4 1 1 0 1 0 0 1 0 0 1 1 0 0 4 5 1 1 0 1 0 1 0 1 0 0 1 0 0 5 6 1 1 0 1 1 0 0 1 0 0 0 0 0 6 7 1 1 0 1 1 1 0 0 0 1 1 1 1 7 8 1 1 1 0 0 0 0 0 0 0 0 0 0 8 9 1 1 1 0 0 1 0 0 0 0 1 0 0 9 上述三个输入控制端均为低电平有效，在正常工作时均接高电平。下图是CT74LS247型译码器和共阳极BS204型半导体数码管的连接图。