常用门电路74系列芯片

常用门电路74系列芯片 TTL门 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc) 74ls13 4输入双与非门 (斯密特触发) 74ls14 六倒相器(斯密特触发) 74ls15 3输入三与门 (oc) 74ls16 六高压输出反相缓冲器/驱动器(oc,15v) 74ls17 六高压输出缓冲器/驱动器(oc,15v) 74ls18 4输入双与非门 (斯密特触发) 74ls19 六倒相器(斯密特触发) 74ls20 4输入双与非门 74ls21 4输入双与门 74ls22 4输入双与非门(oc) 74ls23 双可扩展的输入或非门 74ls24 2输入四与非门(斯密特触发) 74ls25 4输入双或非门(有选通) 74ls26 2输入四高电平接口与非缓冲器(oc,15v) 74ls27 3输入三或非门 74ls28 2输入四或非缓冲器 74ls30 8输入与非门 74ls31 延迟电路 74ls32 2输入四或门 74ls33 2输入四或非缓冲器(集电极开路输出) 74ls34 六缓冲器 74ls35 六缓冲器(oc) 74ls36 2输入四或非门(有选通) 74ls37 2输入四与非缓冲器 74ls38 2输入四或非缓冲器(集电极开路输出) 74ls39 2输入四或非缓冲器(集电极开路输出) 74ls40 4输入双与非缓冲器 74ls41 bcd-十进制计数器 74ls42 4线-10线译码器(bcd输入) 74ls43 4线-10线译码器(余3码输入) 74ls44 4线-10线译码器(余3葛莱码输入) 74ls45 bcd-十进制译码器/驱动器 74ls46 bcd-七段译码器/驱动器 74ls47 bcd-七段译码器/驱动器 74ls48 bcd-七段译码器/驱动器 74ls49 bcd-七段译码器/驱动器(oc) 74ls50 双二路2-2输入与或非门(一门可扩展) 74ls51 双二路2-2输入与或非门 74ls51 二路3-3输入,二路2-2输入与或非门 74ls52 四路2-3-2-2输入与或门(可扩展) 74ls53 四路2-2-2-2输入与或非门(可扩展) 74ls53 四路2-2-3-2输入与或非门(可扩展) 74ls54 四路2-2-2-2输入与或非门 74ls54 四路2-3-3-2输入与或非门 74ls54 四路2-2-3-2输入与或非门 74ls55 二路4-4输入与或非门(可扩展) 74ls60 双四输入与扩展 74ls61 三3输入与扩展 74ls62 四路2-3-3-2输入与或扩展器 74ls63 六电流读出接口门 74ls64 四路4-2-3-2输入与或非门 74ls65 四路4-2-3-2输入与或非门(oc) 74ls70 与门输入上升沿jk触发器 74ls71 与输入r-s主从触发器 74ls72 与门输入主从jk触发器 74ls73 双j-k触发器(带清除端) 74ls74 正沿触发双d型触发器(带预置端和清除端) 74ls75 4位双稳锁存器 74ls76 双j-k触发器(带预置端和清除端) 74ls77 4位双稳态锁存器 74ls78 双j-k触发器(带预置端,公共清除端和公共时钟端) 74ls80 门控全加器 74ls81 16位随机存取存储器 74ls82 2位二进制全加器(快速进位) 74ls83 4位二进制全加器(快速进位) 74ls84 16位随机存取存储器 74ls85 4位数字比较器 74ls86 2输入四异或门 74ls87 四位二进制原码/反码/oi单元 74ls89 64位读/写存储器 74ls90 十进制计数器 74ls91 八位移位寄存器 74ls92 12分频计数器(2分频和6分频) 74ls93 4位二进制计数器 74ls94 4位移位寄存器(异步) 74ls95 4位移位寄存器(并行io) 74ls96 5位移位寄存器 74ls97 六位同步二进制比率乘法器 74ls100 八位双稳锁存器 74ls103 负沿触发双j-k主从触发器(带清除端) 74ls106 负沿触发双j-k主从触发器(带预置,清除,时钟) 74ls107 双j-k主从触发器(带清除端) 74ls108 双j-k主从触发器(带预置,清除,时钟) 74ls109 双j-k触发器(带置位,清除,正触发) 74ls110 与门输入j-k主从触发器(带锁定) 74ls111 双j-k主从触发器(带数据锁定) 74ls112 负沿触发双j-k触发器(带预置端和清除端) 74ls113 负沿触发双j-k触发器(带预置端) 74ls114 双j-k触发器(带预置端,共清除端和时钟端) 74ls116 双四位锁存器 74ls120 双脉冲同步器/驱动器 74ls121 单稳态触发器(施密特触发) 74ls122 可再触发单稳态多谐振荡器(带清除端) 74ls123 可再触发双单稳多谐振荡器 74ls125 四总线缓冲门(三态输出) 74ls126 四总线缓冲门(三态输出) 74ls128 2输入四或非线驱动器 74ls131 3-8译码器 74ls132 2输入四与非门(斯密特触发) 74ls133 13输入端与非门 74ls134 12输入端与门(三态输出) 74ls135 四异或/异或非门 74ls136 2输入四异或门(oc) 74ls137 八选1锁存译码器/多路转换器 74ls138 3-8线译码器/多路转换器 74ls139 双2-4线译码器/多路转换器 74ls140 双4输入与非线驱动器 74ls141 bcd-十进制译码器/驱动器 74ls142 计数器/锁存器/译码器/驱动器 74ls145 4-10译码器/驱动器 74ls147 10线-4线优先编码器 74ls148 8线-3线八进制优先编码器 74ls150 16选1数据选择器(反补输出) 74ls151 8选1数据选择器(互补输出) 74ls152 8选1数据选择器多路开关 74ls153 双4选1数据选择器/多路选择器 74ls154 4线-16线译码器 74ls155 双2-4译码器/分配器(图腾柱输出) 74ls156 双2-4译码器/分配器(集电极开路输出) 74ls157 四2选1数据选择器/多路选择器 74ls158 四2选1数据选择器(反相输出) 74ls160 可预置bcd计数器(异步清除) 74ls161 可预置四位二进制计数器(并清除异步) 74ls162 可预置bcd计数器(异步清除) 74ls163 可预置四位二进制计数器(并清除异步) 74ls164 8位并行输出串行移位寄存器 74ls165 并行输入8位移位寄存器(补码输出) 74ls166 8位移位寄存器 74ls167 同步十进制比率乘法器 74ls168 4位加/减同步计数器(十进制) 74ls169 同步二进制可逆计数器 74ls170 4*4寄存器堆 74ls171 四d触发器(带清除端) 74ls172 16位寄存器堆 74ls173 4位d型寄存器(带清除端) 74ls174 六d触发器 74ls175 四d触发器 74ls176 十进制可预置计数器 74ls177 2-8-16进制可预置计数器 74ls178 四位通用移位寄存器 74ls179 四位通用移位寄存器 74ls180 九位奇偶产生/校验器 74ls181 算术逻辑单元/功能发生器 74ls182 先行进位发生器 74ls183 双保留进位全加器 74ls184 bcd-二进制转换器 74ls185 二进制-bcd转换器 74ls190 同步可逆计数器(bcd,二进制) 74ls191 同步可逆计数器(bcd,二进制) 74ls192 同步可逆计数器(bcd,二进制) 74ls193 同步可逆计数器(bcd,二进制) 74ls194 四位双向通用移位寄存器 74ls195 四位通用移位寄存器 74ls196 可预置计数器/锁存器 74ls197 可预置计数器/锁存器(二进制) 74ls198 八位双向移位寄存器 74ls199 八位移位寄存器 74ls210 2-5-10进制计数器 74ls213 2-n-10可变进制计数器 74ls221 双单稳触发器 74ls230 八3态总线驱动器 74ls231 八3态总线反向驱动器 74ls240 八缓冲器/线驱动器/线接收器(反码三态输出) 74ls241 八缓冲器/线驱动器/线接收器(原码三态输出) 74ls242 八缓冲器/线驱动器/线接收器 74ls243 4同相三态总线收发器 74ls244 八缓冲器/线驱动器/线接收器 74ls245 八双向总线收发器 74ls246 4线-七段译码/驱动器(30v) 74ls247 4线-七段译码/驱动器(15v) 74ls248 4线-七段译码/驱动器 74ls249 4线-七段译码/驱动器 74ls251 8选1数据选择器(三态输出) 74ls253 双四选1数据选择器(三态输出) 74ls256 双四位可寻址锁存器 74ls257 四2选1数据选择器(三态输出) 74ls258 四2选1数据选择器(反码三态输出) 74ls259 8为可寻址锁存器 74ls260 双5输入或非门 74ls261 4*2并行二进制乘法器 74ls265 四互补输出元件 74ls266 2输入四异或非门(oc) 74ls270 2048位rom (512位四字节,oc) 74ls271 2048位rom (256位八字节,oc) 74ls273 八d触发器 74ls274 4*4并行二进制乘法器 74ls275 七位片式华莱士树乘法器 74ls276 四jk触发器 74ls278 四位可级联优先寄存器 74ls279 四s-r锁存器 74ls280 9位奇数/偶数奇偶发生器/较验器 74ls281 74ls283 4位二进制全加器 74ls290 十进制计数器 74ls291 32位可编程模 74ls293 4位二进制计数器 74ls294 16位可编程模 74ls295 四位双向通用移位寄存器 74ls298 四-2输入多路转换器(带选通) 74ls299 八位通用移位寄存器(三态输出) 74ls348 8-3线优先编码器(三态输出) 74ls352 双四选1数据选择器/多路转换器 74ls353 双4-1线数据选择器(三态输出) 74ls354 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls355 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls356 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls357 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls365 6总线驱动器 74ls366 六反向三态缓冲器/线驱动器 74ls367 六同向三态缓冲器/线驱动器 74ls368 六反向三态缓冲器/线驱动器 74ls373 八d锁存器 74ls374 八d触发器(三态同相) 74ls375 4位双稳态锁存器 74ls377 带使能的八d触发器 74ls378 六d触发器 74ls379 四d触发器 74ls381 算术逻辑单元/函数发生器 74ls382 算术逻辑单元/函数发生器 74ls384 8位*1位补码乘法器 74ls385 四串行加法器/乘法器 74ls386 2输入四异或门 74ls390 双十进制计数器 74ls391 双四位二进制计数器 74ls395 4位通用移位寄存器 74ls396 八位存储寄存器 74ls398 四2输入端多路开关(双路输出) 74ls399 四-2输入多路转换器(带选通) 74ls422 单稳态触发器 74ls423 双单稳态触发器 74ls440 四3方向总线收发器,集电极开路 74ls441 四3方向总线收发器,集电极开路 74ls442 四3方向总线收发器,三态输出 74ls443 四3方向总线收发器,三态输出 74ls444 四3方向总线收发器,三态输出 74ls445 bcd-十进制译码器/驱动器,三态输出 74ls446 有方向控制的双总线收发器 74ls448 四3方向总线收发器,三态输出 74ls449 有方向控制的双总线收发器 74ls465 八三态线缓冲器 74ls466 八三态线反向缓冲器 74ls467 八三态线缓冲器 74ls468 八三态线反向缓冲器 74ls490 双十进制计数器 74ls540 八位三态总线缓冲器(反向) 74ls541 八位三态总线缓冲器 74ls589 有输入锁存的并入串出移位寄存器 74ls590 带输出寄存器的8位二进制计数器 74ls591 带输出寄存器的8位二进制计数器 74ls592 带输出寄存器的8位二进制计数器 74ls593 带输出寄存器的8位二进制计数器 74ls594 带输出锁存的8位串入并出移位寄存器 74ls595 8位输出锁存移位寄存器 74ls596 带输出锁存的8位串入并出移位寄存器 74ls597 8位输出锁存移位寄存器 74ls598 带输入锁存的并入串出移位寄存器 74ls599 带输出锁存的8位串入并出移位寄存器 74ls604 双8位锁存器 74ls605 双8位锁存器 74ls606 双8位锁存器 74ls607 双8位锁存器 74ls620 8位三态总线发送接收器(反相) 74ls621 8位总线收发器 74ls622 8位总线收发器 74ls623 8位总线收发器 74ls640 反相总线收发器(三态输出) 74ls641 同相8总线收发器,集电极开路 74ls642 同相8总线收发器,集电极开路 74ls643 8位三态总线发送接收器 74ls644 真值反相8总线收发器,集电极开路 74ls645 三态同相8总线收发器 74ls646 八位总线收发器,寄存器 74ls647 八位总线收发器,寄存器 74ls648 八位总线收发器,寄存器 74ls649 八位总线收发器,寄存器 74ls651 三态反相8总线收发器 74ls652 三态反相8总线收发器 74ls653 反相8总线收发器,集电极开路 74ls654 同相8总线收发器,集电极开路 74ls668 4位同步加/减十进制计数器 74ls669 带先行进位的4位同步二进制可逆计数器 74ls670 4*4寄存器堆(三态) 74ls671 带输出寄存的四位并入并出移位寄存器 74ls672 带输出寄存的四位并入并出移位寄存器 74ls673 16位并行输出存储器,16位串入串出移位寄存器 74ls674 16位并行输入串行输出移位寄存器 74ls681 4位并行二进制累加器 74ls682 8位数值比较器(图腾柱输出) 74ls683 8位数值比较器(集电极开路) 74ls684 8位数值比较器(图腾柱输出) 74ls685 8位数值比较器(集电极开路) 74ls686 8位数值比较器(图腾柱输出) 74ls687 8位数值比较器(集电极开路) 74ls688 8位数字比较器(oc输出) 74ls689 8位数字比较器 74ls690 同步十进制计数器/寄存器(带数选,三态输出,直接清除) 74ls691 计数器/寄存器(带多转换,三态输出) 74ls692 同步十进制计数器(带预置输入,同步清除) 74ls693 计数器/寄存器(带多转换,三态输出) 74ls696 同步加/减十进制计数器/寄存器(带数选,三态输出,直接清除) 74ls697 计数器/寄存器(带多转换,三态输出) 74ls698 计数器/寄存器(带多转换,三态输出) 74ls699 计数器/寄存器(带多转换,三态输出) 74ls716 可编程模n十进制计数器 74ls718 可编程模n十进制计数器 CMOS门 CD4001 4二输入或非门 CD4002 双4输入或非门 CD4006 18位静态移位寄存器 CD4007 双互补对加反相器 CD4009 六缓冲器/转换,倒相 CD4010 六缓冲器/转换,正相 CD4011 四2输入与非门 CD4012 双4输入与非门 CD4013 置/复位双D型 触发器 CD4014 8位静态同步移位寄存 CD4015 双4位静态移位寄存器 CD4016 四双向模拟数字开关 CD4017 10译码输出十进制计数器 CD4018 可预置1/N计数器 CD4019 四与或选择门 CD4020 14位二进制计数器 CD4021 8位静态移位寄存器 CD4022 8译码输出8进制计数器 CD4023 三3输入与非门 CD4024 7位二进制脉冲计数器 CD4025 三3输入与非门 CD4026 十进制/7段译码/驱动 CD4027 置位/复位主从触发器 CD4028 BCD十进制译码器 CD4029 4位可预置可逆计数器 CD4030 四异或门 CD4031 64位静态移位寄存器 CD4032 三串行加法器 CD4033 十进制计数器/7段显示 CD4034 8位静态移位寄存器 CD4035 4位并入/并出移位寄存器 CD4038 3位串行加法器 CD4040 12位二进制计数器 CD4041 四原码/补码缓冲器 CD4042 四时钟D型锁存器 CD4043 四或非R/S锁存器 CD4044 四与非R/S锁存器 CD4046 锁相环 CD4047 单非稳态多谐振荡器 CD4048 可扩充八输入门 CD4049 六反相缓冲/转换器 CD4050 六正相缓冲/转换器 CD4051 单8通道多路转换/分配 CD4052 双4通道多路转换/分配 CD4053 三2通道多路转换/分配 CD4056 7段液晶显示译码/驱动 CD4060 二进制计数/分频/振荡 CD4063 四位数值比较器 CD4066 四双相模拟开管 CD4067 16选1模拟开关 CD4068 8输入端与非/与门 CD4069 六反相器 CD4070 四异或门 CD4071 四2输入或门 CD4072 双四输入或门 CD4073 三3输入与门 CD4075 三3输入与门 CD4076 4位D型寄存器 CD4077 四异或非门 CD4078 八输入或/或非门 CD4081 四输入与门 CD4082 双4输入与门 CD4085 双2组2输入与或非门 CD4086 可扩展2输入与或非门 CD4093 四与非斯密特触发器 CD4094 8位移位/贮存总线寄存 CD4096 3输入J,K触发器 CD4098 双单稳态触发器 CD4099 8位可寻址锁存器 CD40103 同步可预置减法器 CD40106 六斯密特触发器 CD40107 双2输入与非缓冲/驱动 CD40110 计数/译码/锁存/驱动 CD40174 6D触发器 CD40175 4D触发器 CD40192 BCD可预置可逆计数器 CD40193 二进制可预置可逆计数器 CD40194 4位双相移位寄存器 74HC/LS/HCT/F系列芯片的区别 1、 LS是低功耗肖特基，HC是高速COMS。LS的速度比HC略快。HCT输入输出与LS兼容，但是功耗低;F是高速肖特基电路; 2、 LS是TTL电平，HC是COMS电平。 3、 LS输入开路为高电平，HC输入不允许开路， hc 一般都 要求 对教师党员的评价套管和固井爆破片与爆破装置仓库管理基本要求三甲医院都需要复审吗 有上下拉电阻来确定输入端无效时的电平。LS 却没有这个要求 4、 LS输出下拉强上拉弱，HC上拉下拉相同。 5、 工作电压不同，LS只能用5V，而HC一般为2V到6V; 6、 电平不同。LS是TTL电平，其低电平和高电平分别为0.8和V2.4，而CMOS在工作电压为5V时分别为0.3V和3.6V，所以CMOS可以驱动TTL，但反过来是不行的。 7、 驱动能力不同，LS一般高电平的驱动能力为5mA，低电平为20mA;而CMOS的高低电平均为5mA; 8、 CMOS器件抗静电能力差，易发生栓锁问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 ，所以CMOS的输入脚不能直接接电源。 74系列集成电路大致可分为6大类: . 74××( 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 型); . 74S××(肖特基); . 74LS××(低功耗肖特基); . 74ALS××(先进低功耗肖特基); . 74AS××(先进肖特基); . 74F××(高速)。 高速CMOS电路的74系列可分为3大类: . HC为COMS工作电平; . HCT为TTL工作电平，可与74LS系列互换使用; . HCU适用于无缓冲级的CMOS电路。 这9种74系列产品，只要后边的标号相同，其逻辑功能和管脚排列就相同。根据不同的条件和要求可选择不同类型的74系列产品， :TTL和CMOS器件的功能分类 按功能进行划分，逻辑器件可以大概分为以下几类: 门电路和反相器、选择器、译码器、计数器、寄存器、触发器、锁存器、缓冲驱动器、收发器、总线开关、背板驱动器等。 1:门电路和反相器 逻辑门主要有与门74X08、与非门74X00、或门74X32、或非门74X02、异或门74X86、反相器74X04等。 2:选择器 选择器主要有2-1、4-1、8-1选择器74X157、74X153、74X151等。 3: 编/译码器 编/译码器主要有2/4、3/8和4/16译码器74X139、74X138、74X154等。 4:计数器 计数器主要有同步计数器74X161和异步计数器74X393等。 5:寄存器 寄存器主要有串-并移位寄存器74X164和并-串寄存器74X165等。 6:触发器 触发器主要有J-K触发器、带三态的D触发器74X374、不带三态的D触发器74X74、施密触发器等。 7:锁存器 锁存器主要有D型锁存器74X373、寻址锁存器74X259等。 8:缓冲驱动器 缓冲驱动器主要有带反向的缓冲驱动器74X240和不带反向的缓冲驱动器74X244等。 9:收发器 收发器主要有寄存器收发器74X543、通用收发器74X245、总线收发器等。 10:总线开关 总线开关主要包括总线交换和通用总线器件等。 11:背板驱动器 背板驱动器主要包括TTL或LVTTL电平与GTL/GTL+(GTLP)或BTL之间的电平转换器件。 逻辑器件的使用指南 1:多余不用输入管脚的处理 在多数情况下，集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚，但实际上通常不会全部使用，这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高电平或低电平，以防止电流漂移(具有总线保持功能的器件无需处理不用输入管脚)。究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。 244、16244经测试在接高电平时静态功耗较小，而接地时静态功耗较大，故建议其无用端子处理以通过电阻接电源为好，电阻值推荐为1,10K。 2:选择板内驱动器件的驱动能力、速度，不能盲目追求大驱动能力和高速的器件，应该选择能够满足 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 要求，同时有一定的余量的器件，这样可以减少信号过冲，改善信号质量。 并且在设计时必须考虑信号匹配。 3:在对驱动能力和速度要求较高的场合，如高速总线型信号线，可使用ABT、LVT系列。板间接口选择ABT16244/245或LVTH16244/245，并在母板两端匹配，在不影响速度的条件下与母板接口尽量串阻，以抑制过冲、保护器件，典型电阻值为10- 200Ω左右，另外，也可以使用并接二级管来进行处理，效果也不错，如1N4148等(抗冲击较好)。 4:在总线达到产生传输线效应的长度后，应考虑对传输线进行匹配，一般采用的方式有始端匹配、终端匹配等。 始端匹配是在芯片的输出端串接电阻，目的是防止信号畸变和地弹反射，特别当总线要透过接插件时，尤其须做始端匹配。 内部带串联阻尼电阻的器件相当于始端匹配，由于其阻值固定，无法根据实际情况进行调整，在多数场合对于改善信号质量收效不大，故此不建议推荐使用。始端匹配推荐电阻值为10,51 Ω，在实际使用中可根据IBIS模型模拟仿真确定其具体值。 由于终端匹配网络加重了总线负载，所以不应该因为匹配而使Buffer的实际驱动电流大于驱动器件所能提供的最大Source、Sink电流值。 应选择正确的终端匹配网络，使总线即使在没有任何驱动源时，其线电压仍能保持在稳定的高电平。 5:要注意高速驱动器件的电源滤波。如ABT、LVT系列芯片在布线时，建议在芯片的四组电源引脚附近分别接0.1 μ或0.01 μ电容。 6:可编程器件任何电源引脚、地线引脚均不能悬空;在每个可编程器件的电源和地间要并 接0.1uF的去耦电容，去耦电容尽量靠近电源引脚，并与地形成尽可能小的环路。 7:收发总线需有上拉电阻或上下拉电阻，保证总线浮空时能处于一个有效电平，以减小功耗和干扰。 8:373/374/273等器件为工作可靠，锁存时钟输入建议串入10,200欧电阻。 9:时钟、复位等引脚输入往往要求较高电平，必要时可上拉电阻。 10:注意不同系列器件是否有带电插拔功能及应用设计中的注意事项，在设计带电插拔电路时请参考公司的《单板带电插拔设计规范》。 11:注意电平接口的兼容性。 选用器件时要注意电平信号类型，对于有不同逻辑电平互连的情况，请遵守本规范的相应的章节的具体要求。 12: 在器件工作过程中，为保证器件安全运行，器件引脚上的电压及电流应严格控制在器件手册指定的范围内。逻辑器件的工作电压不要超出它所允许的范围。 13:逻辑器件的输入信号不要超过它所能允许的电压输入范围，不然可能会导致芯片性能下降甚至损坏逻辑器件。 14:对开关量输入应串电阻，以避免过压损坏。 15:对于带有缓冲器的器件不要用于线性电路，如放大器。 器件的互连总则: 在公司产品的某些单板上，有时需要在某些逻辑电平的器件之间进行互连。在不同逻辑电平器件之间进行互连时主要考虑以下几点: 1:电平关系，必须保证在各自的电平范围内工作，否则，不能满足正常逻辑功能，严重时会烧毁芯片。 2:驱动能力，必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患，在电源波动，受到干扰时系统就会崩溃。 3:时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限。 4:选用电平转换逻辑芯片时应慎重考虑，反复对比。通常逻辑电平转换芯片为通用转换芯片，可靠性高，设计方便。 上拉电阻: 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素: 1( 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 2( 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3( 高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4( 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。 下拉电阻的设定的原则和上拉电阻是一样的。 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA，设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)、2V(高电平门限值)。 选上拉电阻时:500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。当输出高电平时，忽略管子的漏电流，两输入口需200uA 200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列 设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为:输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了(否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了)