清华大电子工程系MSTP芯片说明书

清华大电子工程系MSTP芯片说明 书 关于书的成语关于读书的排比句社区图书漂流公约怎么写关于读书的小报汉书pdf MSTP芯片说明书 Rev2 清华大学电子工程系 MSTP芯片说明书 目录: 1，芯片特点..................................................................3 2，芯片框图..................................................................6 3，芯片应 用..................................................................7 4，芯片管 脚..................................................................8 5，功能模 块.................................................................38 6，芯片工作模 式.............................................................64 7(芯片时 序.................................................................65 9，寄存器列 表...............................................................76 10，封 装...................................................................206 11，参考文 献...............................................................207 清华大学电子工程系 Page 2 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1，芯 4个10M/100M全双工以太网MII接口到SONET/SDH的复用与解复片特点 ?? 支持 用 ?? 支持一个1000M全双工以太网GMII接口到SONET/SDH的复用与解复用 ?? 支持HDLC、LAPS及GFP协议封装以太网帧 ?? 支持以太网的管理接口 ?? 支持基于pause帧的以太网的流量控制 ?? 每个10M/100M以太网接口可选1,48个VC12的虚级联 ?? 提供128外部SDRAM接口完成虚级联延时差的补偿及作为以太网接口的 4个 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 POSL2(8位)接口，可以实现RPR应用 ?? 支持63个TU12的缓存 ?? 提供 指针处理及VC12的开销处理 ?? 支持16路E1接口的处理，包括HDB3编解码、时钟恢复、码速调整及去调整，以及接收端的数字去抖动和漂移的解同步器 ?? 芯片内置CDR，片内实现双向155M STM-1时钟和数据的恢复。 ?? 提供双向STM-1帧同步、断开销的完全处理，提供段开销的串行输出接口 ?? 提供双向AU4的高阶指针处理 ?? 提供双向VC4的高阶通道开销的完全处理 ?? 完成双向VC4?? STM-1的映射/去映射功能，可以通过指针调整操作容纳发送VC4数据与系统参考时钟之间的准同步频差或相差 ?? 提供SDH再生段开销和复用段开销终结 ?? 芯片内含双向STM,1的指针下泄功能 ?? 提供19.44 MHz的并行STM-1或155.520 MHz的串行STM-1，处理双向的19.44 Mbyte/s或155.520 Mbit/s 的数据流 ?? 提供标准Tlecom-bus VC4总线 ?? 支持并发选收的双总线处理 ?? 上行VC4总线定时可选为上行定时或下行定时 ?? 支持标准单片机间接口，提供丰富性能计数器、状态寄存器、告警寄存器、中断寄存器以及配置寄存器 ?? 采用PBGA 封装 1)SDH部分 ?? 符合国际标准G707 ?? 片内提供CDR，支持双向STM-1数据流的定时和数据恢复 ?? 完成STM-1同步，扰码和解扰码 ?? 检测 工程第三方检测合同工程防雷检测合同植筋拉拔检测方案传感器技术课后答案检测机构通用要求培训 信号丢失(LOS)，失帧(OOF)，帧同步丢失(LOF)，远端接收失效(MSRDI)，告警指示信号(AIS)，和保护切换字节失效告警(APSF) ?? 提取并处理自动保护切换字节(K1，K2) ?? 接收并行或串行的STM,1数据流，对AU指针 (H1，H2，和H3)进行解释和生成，提取有效净荷，输出VC4总线 ?? 提取部分VC4高阶通道开销 ?? 计算比特间插奇偶校验并与接收比特间插奇偶校验码(B1，B2，B3)比较得到校验错误数目 ?? 对近端比特间插奇偶校验错误数目进行累计(B1，B2，B3)。计数可以根据设置对误子块数目或误块数目计数 ?? 从输入数据流中提取网络通道字节(E1，E2)，数据通信通道(DCC1，DCC2)和用清华大学电子工程系 Page 3 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 户通道字节(F1)并将它们串行输出 ?? 提取和插入E.164格式的16字节段连接标识符(J0)，并写入内部寄存器 ?? 提取和插入E.164格式的16字节通道连接标识符(J1)，并写入内部寄存器 ?? 完成VC4的解复用和复用，分解到TU12 ?? 完成63TU12的指针解释，给出指针丢失(LOP)、告警(AIS) ?? 完成63VC12的开销字节V5、Z6、Z7处理，给出信号标记适配(SLM)、远端缺陷指示(RDI)、远端失效指示(RFI)、校验错计数和告警等 ?? 完成63 VC12的开销字节J2的16字节复帧处理 ?? 完成63VC12的开销字节V5、J2、Z6、Z7的生成和插入 ?? 完成63TU12的指针生成 ?? 完成VC4高阶通道开销的生成和插入 ?? 完成AU4高阶指针的生???? 完成STM-1断开销的生成和插入 2)E1 处理 ?? 片内提供HDB3编解码和定时恢复 ?? 采用，/0/,码速调整及去调整完成E1到VC12的映射及其反过程 ?? 采用统计预测时钟恢复技术完成E1时钟的抖动和漂移压缩，恢复出高精度时钟 3)以太网处理 ?? 符合国际标准802.3 ?? 提供一个Gbit以太网接口 ?? 提供4路全双工10M/100M以太网MII接口，采用外部 ?? 对每个以太网口，提供MDC、MDIO管理SDRAM实现每路最多8M的发送缓存 接口 ?? 完成以太网帧的FCS校验、长度校验、完整性校验，并提供相关性能统计计数器，对错包可通过寄存器设置删除或前传 ?? 提供采用pause帧的流控机制 ?? 支持VLAN 4)HDLC/LAPS处理 ?? 符合国际标准建议X.86 ?? 完成32位FCS序列校验和生成 ?? 通过特殊字节替代的方式完成净荷的透明传送 ?? X^43，1扰码和解扰码 ?? 提供包括字节计数、包计数、各种错包计数等性能统计计数器以及告警 ?? 可选HDLC/LAPS 5)GFP处理 ?? 符合国际标准建议G.7041 ?? 完成核心包头和类型包头的处理 ?? 采用3个并行帧同步搜索器完成数据包的定界 ?? 支持管理数据包。业务数据包和空包的处理 ?? 产生并检测CSF ?? X^43，1扰码和解扰码 ?? 提供包括字节计数、包计数、各种错包计数等性能统计计数器以及告警 6)虚级联及LCAS处理 ?? 符合国际标准建议G707、G7042 清华大学电子工程系 Page 4 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 ?? 支持1,4个虚级联组，每一虚级联组支持1,48个VC12虚级联 ?? 采用外部SDRAM实现延时补偿，支持的每一虚级联组成员间最大延时为128ms ?? 支持LCAS和非LCAS两种模式，支持与LCAS或非LCAS的其他设备的互联 ?? 采用LCAS，可以实现在数据无错的条件下，通过网管命令增加或减少虚级联组的VC12成员数 ?? 采用LCAS，在虚级联组的成员发生故障时可以临时去处故障成员而不会影响其他成员 7)POS L2接口 ?? 提供四个标准POS L2接口 ?? 提供256字节FIFO，并可设置上下水线实现POS接口与链路层的互联 ?? 提供完备的性能统计计数器以及相关告警信息 8)芯片接口 ?? 提供155M STM,1并行和串行接口 ?? 提供短段开销、高阶通道开销、低阶通道开销的串行输入输出接口 ?? 提供VC4 Telecom Bus双总线接口 ?? 提供4个10M、/00M以太网MII接口和管理接口 ?? 提供1个Gbit以太网GMII接口 ?? 提供四个POS L2接口 ?? 提供标准单片机接口 清华大学电子工程系 Page 5 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 2，芯片框图 CDR CDR 段开销处理 段开销处理 高阶指针处理 高阶指针处理 高阶开销处理 高阶开销处理 TUPP TUPP A向 B向 开 VTPI VTPI VTPI 销 TU1xTU1xTU1x 告 RTOP RTOP RTOP 警串RTTB RTTB RTTBVC1xVC1xVC1x 口SDRA接收VC虚级联处理及路序分配 发送VC虚级联处理及路序分配 M接LAPS/GFPLAPS/GFPLAPS/GFP LAPS/GFPLAPS/GFPLAPS/GFPLAPS/GFP口 LAPS/GFP LAPS/GFPLAPS/GFP打包 拆包 16打包 打包 打包 拆 16打包 路路E1E1接发LAPS/GFP1000M eth LAPS/GFPLAPS/GFP1000M eth LAPS/GFP收M LAPS/GFP10/100 eth LAPS/GFP送10/100 eth 打包 MAC 打包 MAC 打包 C 处MAC 打包 MAC 处U 理理GMII 4XPOS 4XMII GMII 4XMII 4XPOS公用接口分配 公用接口分配 16XE1 4XMII/4XPOS/GMII 16XE1 4XMII/4XPOS/GMII 清华大学电子工程系 Page 6 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 3，芯片应用 1) 10M/100M/1000M以太网over SDH点对点远程传输 Telecom Bus光模块 10/100M 以太网 交换机 其他芯片或EOS芯片 设备总线 Up to 16XE1 1000M 以太网 EOS芯片 PHY 光模块 2) 应用于基于RPR的以太网环路传输 光模块 Telecom Bus POS L2 10/100M/ 其他芯片或 RPR 1000M 设备总线 MAC 交换机 RPR /PHY EOS芯片 MACUp to 16XE1 光模块 清华大学电子以太网 工程系 Page 7 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 4，芯片管脚 芯片采用756脚BGA封装，管脚位置对应图如下图所示。 1) SDH部分 名称 管脚 类型 驱动说明 ARSDIP AN14 INPUT A向接收STM-1串行数据差分输入。片内CDRARSDIN AP14 PECL完成定时提取、数据恢复、串并转换等功能。ARPDI[7] U1 INPUT A向接收STM-1并行数据总线输入，其中7为最高ARPDI[6] U2 INPUT 位MSB。如果采用片内CDR，则本组总线输入没ARPDI[5] V1 INPUT 有意义;如果不采用片内CDR，则本组总线为AARPDI[4] V2 INPUT 向STM-1数据输入。ARPDI在ARPCKI上升沿采样。ARPDI[3] W1 INPUT ARPDI[2] W2 INPUT ARPDI[1] Y1 INPUT ARPDI[0] Y2 INPUT ARPCKI AA1 INPUT A向接收STM-1并行时钟输入。如果采用片内CDR，则本时钟输入没有意义;如果不采用片内CDR，则本时钟为A向STM-1并数据输入时钟。 ALOSO L4 OUTPUT4mA A向STM-1接收信号丢失告警，高电平有效。当输入码流中出现了超过750μs，也就是6帧的持续全零码型时，此信号为高，当非全零信号出现时，此信号为低。 清华大学电子工程系 Page 8 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 ALOFO L3 OUTPUT4mA A向STM-1帧丢失告警信号,高电平有效。在失帧(OOF)状态持续3ms(即24帧)后为高，LOFO在非失帧状态持续3ms后为低。 AOOFO J6 OUTPUT4mA A向失帧告警信号(OOFO)，高电平有效。在STM-1输入码流中连续3帧无法找到有效的帧同步码型(A1，A1，A2)时为高。OOFO在连续2帧找到有效的帧同步码型后为低。 AMSAISO L5 OUTPUT4mA A向复用段告警指示信号，高电平有效，与寄存器MSAISV状态相同。MSAIS状态在输入K2字节的比特6，7，8中连续3帧检测到111时产生。MSAIS状态在输入码流中的K2字节的比特6，7，8中连续3帧检测到非111码型时消除。 APAISVO M4 OUTPUT4mA A向接收端高阶指针解释AIS告警输出，高电平有效，与寄存器PAISV状态相同。该告警的生成和消除参考高阶指针处理部分。 APLOPVO M3 OUTPUT4mA A向接收端高阶指针丢失LOP告警输出，高电平有效，与寄存器PLOPV状态相同。该告警的生成和消除参考高阶指针处理部分。 ARFPO AA2 OUTPUT4mA A向接收端STM-1帧头输出，它指示A 向接收STM-1数据流的J0字节的位置。 ARE1O AH3 OUTPUT4mA A向接收端再生段开销E1字节输出信号，为从输入数据流中提取的E1通道串行数据。ARE1O在ARC64O的上升沿更新。字节同步由AROHFPO指示。 ARE2O AF4 OUTPUT4mA A 向接收端复用段开销E2字节输出信号，为从输入数据流中提取的E2通道串行数据。ARE2O在ARC64O的上升沿更新。字节同步由AROHFPO指示。 ARF1O AD3 OUTPUT4mA A向接收端再生段开销F1字节输出信号，为从输入数据流中提取的F1通道串行数据。ARF1O在ARC64O的上升沿更新。字节同步由AROHFPO指示。 ARC64O M5 OUTPUT4mA A向接收端数据通道时钟信号，是非均匀的64KHz时钟信号。此时钟信号用于更新ARE1O，ARE2O和ARF1O输出。ARC64O 是通过对ARC192O输出3分频产生的。 ARK1K2O AC3 OUTPUT4mA A向接收端再生段开销K1和K2字节输出信号，为从输入数据流中提取的K1和K2通道串行数据。ARK1K2O在ARC128O的上升沿更新。字节同步由AROHFPO指示。 ARC128O N5 OUTPUT4mA A向接收端数据通道时钟信号，是非均匀的128KHz时钟信号。此时钟信号用于更新ARK1K2O输出。 ARDC1O AJ3 OUTPUT4mA A向接收再生段数据通信通道DCC1输出信号，为从输入数据中提取的数据通信通道DCC1(D1 – D3)串行数据。ARDC1O在ARC192O的上升沿更新。字节同步由AROHFPO指示。 ARC192O N4 OUTPUT4mA A向接收端数据通道时钟信号，是非均匀的192KHz时钟信号。此时钟信号用于更新ARDC1O输出。ARC192O是通过对ARC576O输出 3 分频产清华大学电子工程系 Page 9 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 生的。 ARDC2O AG4 OUTPUT4mA A向接收复用段数据通信通道DCC2 输出信号，为从输入数据中提取的数据通信通道DCC2(D4 - D12)串行数据。ARDC2O在ARC576O的上升沿更新。字节同步由AROHFPO指示。 ARC576O N3 OUTPUT4mA A向接收端数据通道时钟信号，是非均匀的576KHz时钟信号。此时钟信号用于更新ARDC2O输出。 AROHO P4 OUTPUT4mA A向接收端段开销输出信号，为从输入数据流中提取的全部段开销以及指针序列的串行输出。此串行通道将全部段开销及指针序列，逐比特地从第一列到第九列，第一行到第九行，第一比特到第八比特输出。AROHO在AROHCKO的上升沿更新，帧起始位置由AROHFPO指示。 AROHCKO P3 OUTPUT4mA A向接收段开销时钟信号，是5.184 MHz的时钟信号，用于更新AROHO信号，AROHCKO是非均匀的时钟信号。 AROHFPO P5 OUTPUT4mA A向接收段开销帧头信号输出，用于指示段开销输出信号AROHO的比特位置。AROHFPO在第一个帧同步字节A1字节的第一比特出现在AROHO输出时为高。AROHFPO也被用于指示接收端数据通道ARE1O，ARE2O，ARF1O，ARDC1O和ARDC2O串行数据输出的字节头位置。AROHFPO在AROHCKO的上升沿更新。 ARF2O AG3 OUTPUT4mA A向接收端高阶通道开销F2字节输出信号，为从输入数据流中提取的F2通道串行数据。ARF2O在ARP64O的上升沿更新。字节同步由ARPOHFPO指示。 ARF3O AE4 OUTPUT4mA A向接收端高阶通道开销F3字节输出信号，为从输入数据流中提取的F3通道串行数据。ARF3O在ARP64O的上升沿更新。字节同步由ARPOHFPO指示。 ARP64O AF3 OUTPUT4mA A向接收端数据通道时钟信号，是非均匀的64KHz时钟信号。此时钟信号用于更新ARF2O，ARF3O输出。 ARN1O AE3 OUTPUT4mA A向接收端高阶通道开销N1字节后四比特输出信号，为 从输入数据流中提取的N1字节后四比特通道串行数据。ARN1O在ARP32O的上升沿更新。 ARP32O AD4 OUTPUT4mA A向接收端数据通道时钟信号，是非均匀的 32KHz时钟信号。此时钟信号用于更新ARN1O输出。 ARPOHCKO R3 OUTPUT4mA A向接收高阶通道开销时钟信号，是576KHz的时钟信号，用于更新ARPOHO信号，ARPOHCKO是非均匀的时钟信号。 ARPOHO R4 OUTPUT4mA A向接收端高阶通道开销输出信号，为从输入数据流中提取的全部高阶VC4通道开销的串行输出。此串行通道将高阶VC4通道开销的第一字节到第九字节、第一比特到第八比特输出。ARPOHO在ARPOHCKO的上升沿更新，帧起始位置由ARPOHFPO指示。 清华大学电子工程系 Page 10 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 ARPOHFPO R5 OUTPUT4mA A向接收高阶通道开销帧头信号输出，用于指示高阶通道开销输出信号ARPOHO的比特位置。AROHFPO在高阶通道开销第一字节J1字节的第一比特出现在ARPOHO输出时为高。ARPOHFPO也被用于指示接收端数据通 ARF3O，ARN1O，串行数据输出的字节头位置。ARPOHFPO在道ARF2O， ARPOHCKO的上升沿更新。 ARVC4DO[7] AB1 OUTPUT4mA A向接收VC4 TelecomBus总线数据输出，其中7ARVC4DO[6] AB2 OUTPUT4mA 为最高位MSB， ARVC4DO[5] AC1 OUTPUT4mA ARVC4DO[4] AC2 OUTPUT4mA ARVC4DO[3] AD1 OUTPUT4mA ARVC4DO[2] AD2 OUTPUT4mA ARVC4DO[1] AE1 OUTPUT4mA ARVC4DO[0] AE2 OUTPUT4mA ARVCD4PO AB3 OUTPUT4mA A 向接收VC4 TelecomBus总线数据奇偶校验位输出，为ARVC4DPO以及 ARVC4J0J1V1O、ARVC4ENAO等进行奇偶校验的结果，奇偶校验的类型以及是否包括ARVC4J0J1V1O、ARVC4ENAO有相关寄存器设定。 ARVC4J0J1V1O AA3 OUTPUT4mA A向接收VC4 TelecomBus总线数据帧头指示，指示数据总线中J0、J1以及复帧第一帧的位置。其具体时序参考时序说明部分。 ARVC4ENAO Y3 OUTPUT4mA A向接收VC4 TelecomBus总线数据有效指示，当为高电平时，指示 ARVC4DO数据为VC4有效数据;为低电平指示数据为开销数据。 ATE1I AP5 INPUT A向发送端再生段开销E1通道信号输入，此信号为串行E1通道，经提取后插入A向发送STM-1数据流的E1字节。ATOHENAI输入比ATE1I的优先级高，在片内ATE1I在ATC64O的下降沿采样。字节同步由ATOHFPO指示。 ATE2I AL2 INPUT A向发送端复用段开销E2通道信号输入，此信号为串行E2通道，经提取后插入A向发送STM-1数据流的E2字节。ATOHENAI输入比ATE2I的优先级高，片内ATE2I在ATC64O的下降沿采样。字节同步由ATOHFPO指示。 ATF1I AH4 INPUT A向发送端再生段开销F1通道信号输入，此信号为串行F1通道，经提取后插入A向发送 STM-1数据流的F1字节。ATOHENAI输入比ATF1I的优先级高，ATF1I在ATC64O的下降沿采样。字节同步由ATOHFPO指示。 ATC64O AL1 OUTPUT4mA A向发端 64KHz实时通道输出时钟,是由ATC192O时钟3分频产生的非均匀时钟。在片内 ATE1I，ATE2I，ATF1I在ATC64O的下降沿采样。 ATDC1I AG5 INPUT A向发送端再生段数据通信通道DCC1通道信号输入(TDC1I)，此信号为串行DCC1通道，经提取后插入A向发送STM-1数据流的D1,D3字节。ATOHENAI输入比ATDC1I的优先级高，在片内ATDC1I在ATC192O的下降沿采样。字节同步由ATOHFPO指示。 清华大学电子工程系 Page 11 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 ATC192O AN1 OUTPUT4mA A向发端192KHz数据通信通道DCC2输出时钟。是由ATC576O时钟3分频产生的非均匀时钟。ATDC1I在ATC192O的下降沿采样。 ATDC2I AH5 INPUT A向发送端复用段数据通信通道DCC2通道信号输入，此信号为串行DCC2通道，经提取后插入A向发送STM-1数据流的D4,D12字节。ATOHENAI输入比ATDC2I的优先级高，ATDC2I在ATC576O的下降沿采样。字节同步由ATOHFPO指示。 ATC576O AP1 OUTPUT4mA A向发端576KHz数据通信通道DCC2输出时钟。ATDC2I在ATC576O的下降沿采样。 ATOHI AM2 INPUT A向发端段开销串行接入数据通道输入诵藕虐ㄈ康亩慰纸诓?梢圆迦氲椒?蚐TM-1数据流中的相应段开销字节位置中，插入是通过ATOHENAI输入控制的，在片内ATOHI在ATOHCKO的下降沿采样，字节同步由ATOHFPO指示。 ATOHENAI AG7 INPUT A向发送端段开销插入允许信号，此信号控制了发送STM-1数据流中段开销的来源。当ATOHENAI在某个TOHI字节位置为高电平时，此TOHI被插入到 数据流中段开销相应位置，当ATOHENAI在某个TOHI字节位置为低A向发送STM-1 电平时，通过寄存器配置或其他串行通道输入的段开销字节被插入到发送STM-1数据流中。在片内ATOHENAI 在ATOHCKO的下降沿采样。 注意:此信号可以影响任何段开销字节，包括A1，A2，B1，B2，H1，H2，H3和全部未用字节。此特性可以被用于一些特殊目的。 当不需重新写入段开销字节时，此信号应接地。此信号具有最高的优先级，可以覆盖通过单片机写入内部寄存器或自动插入的开销字节。 ATOHCKO AF7 OUTPUT4mA A向发送端段开销字节插入串行时钟信号，此信号为5.184MHz的不均匀时钟信号，它为段开销字节插入串行数据流ATOHI提供了时钟。 ATOHFPO AM5 OUTPUT4mA A向发送端段开销字节帧头指示信号，此信号用于指示段开销插入串行数据ATOHI的比特位置。ATOHFPO在应插入比特间插奇偶校验字节的第一个B2字节的比特1处为高。ATOHFPO也用于标识ATE1I，ATE2I，ATF1I，ATDC1I和ATDC2I串行数据输入的字节头。ATOHFPO在ATOHCKO的上升沿更新。 ATF2I AJ4 INPUT A向发送端高阶通道VC4开销F2信号输入，此信号为串行F2通道，经提取后插入A向发送VC4数据流的F2字节。ATPOHENAI输入比ATF2I的优先级高，ATF2I在ATP64O的下降沿采样。字节同步由ATPOHFPO指示。 ATF3I AK2 INPUT A向发送端高阶通道VC4开销F3信号输入，此信号为串行F3通道，经提取后插入A向发送VC4数据流的F3字节。ATPOHENAI输入比ATF3I的优先级高，ATF3I在ATP64O的下降沿采样。清华大学电子工程系 Page 12 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 字节同步由ATPOHFPO指示。 ATP64O AL3 OUTPUT4mA A向发端通道开销64KHz实时通道输出时钟,是非均匀时钟。在片内ATF2I，ATF3I在ATP64O的下降沿采样。 ATN1I AK3 INPUT A向发送端高阶通道VC4开销N1字节低四位信号输入，此信号为串行N1通道，经提取后插入A向发送VC4数据流的N1字节后四位。ATPOHENAI输入比ATN1I的优先级高，ATN1I在ATP32O的下降沿采样。字节同步由ATPOHFPO指示。 ATP32O AP4 OUTPUT4mA A向发端通道开销32KHz实时通道输出时钟,是非均匀时钟。在片内ATN1I在ATP64O的下降沿采样 ATPOHI AP3 INPUT A向发端VC4高阶通道开销串行接入数据通道输入，此信号包括全部的VC4高阶通道开销字节并可以插入到发送VC4数据流中的相应通道开销字节位置中，插入是通过 ATPOHENAI输入控制的，在片内ATPOHI在ATPOHCKO的下降沿采样，字节同步由ATPOHFPO指示。 ATPOHENAI AG6 INPUT A向发送端高阶VC4通道开销插入允许信号，此信号控制了发送VC4数据流中通道开销的来源。当ATPOHENAI在某个ATPOHI字节位置为高电平时，此ATPOHI被插入到A向发送VC4数据流中通道开销相应位置，当ATPOHENAI在某个ATPOHI字节位置为低电平时，通过寄存器配置或其他串行通道输入的通道开销字节被插入到发送VC4数据流中。在片内 ATPOHENAI 在ATPOHCKO的下降沿采样。 注意:此信号可以影响任何通道开销字节，包括J1、B3、C2、G1、F2、H4、F3、K3机N1。此特性可以被用于一些特殊目的。当不需重新写入段开销字节时，此信号应接地。此信号具有最高的优先级，可以覆盖通过单片机写入内部寄存器或自动插入的开销字节。 ATPOHCKO AF6 OUTPUT4mA A向发送端高阶VC4通道开销字节插入串行时钟信号，此信号为576KHz的不均匀时钟信号，它为高阶通道开销字节插入串行数据流ATPOHI提供了时钟。 ATPOHFPO AN3 OUTPUT4mA A向发送端高阶VC4通道开销字节帧头指示信号，此信号用于指示高阶通道开销插入串行数据ATPOHI的比特位置。ATPOHFPO在应插入J1字节的比特1处为高。ATPOHFPO也用于标识ATF2I，ATF3I，ATNiI串行数据输入的字节头。ATPOHFPO在ATPOHCKO的上升沿更新。 ATSDOP AN10 OUTPUT A向发送端STM-1串行数据差分输出，它们是ATSDON AP10 PECLNRZ码数据输出 ATPCKO T5 OUTPUT4mA A向发送端STM-1并行时钟输出，它为 REFCLK的四分频时钟，为STM-1发送端并行处理19.44MHz时钟，是CDR参考时钟 时钟。 ATFPI U5 INPUT A向发送端STM-1帧头信号输入，该信号输入清华大学电子工程系 Page 13 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 指示发送端生成的STM-1帧J0字节的位置，在片内;如果该信号不用，则接入低电平，STM-1数据流输出帧头位置由片内产生。 ATFPO V5 OUTPUT4mA A向发送端STM-1帧头信号输出，该信号指示发送端生成的STM-1帧J0字节的位置。 ATSTMPDO[7] W3 OUTPUT4mA A向发送端8位并行STM-1数据流输出，其中7ATSTMPDO[6] V3 OUTPUT4mA 为MSB。它与STM-1串行数据对应。 ATSTMPDO[5] U3 OUTPUT4mA ATSTMPDO[4] T3 OUTPUT4mA ATSTMPDO[3] W4 OUTPUT4mA ATSTMPDO[2] V4 OUTPUT4mA ATSTMPDO[1] U4 OUTPUT4mA ATSTMPDO[0] T4 OUTPUT4mA BRSDIP AN16 INPUT B向接收STM-1串行数据差分输入。片内CDRBRSDIN AP16 PECL完成定时提取、数据恢复、串并转换等功能。BRPDI[7] AF1 INPUT B向接收STM-1并行数据总线输入，其中7为最高BRPDI[6] AF2 INPUT 位MSB。如果采用片内CDR，则本组总线输入没BRPDI[5] AG1 INPUT 有意义;如果不采用片内CDR，则本组总线为BBRPDI[4] AG2 INPUT 向STM-1数据输入。ARPDI在ARPCKI上升沿采样。BRPDI[3] AH1 INPUT BRPDI[2] AH2 INPUT BRPDI[1] AJ1 INPUT BRPDI[0] AK1 INPUT BRPCKI AP2 INPUT B向接收STM-1并行时钟输入。如果采用片内CDR，则本时钟输入没有意义;如果不采用片内CDR，则本时钟为B向STM-1并数据输入时钟。 BLOSO AL22 OUTPUT4mA B向STM-1接收信号丢失告警，高电平有效。当输入码流中出现了超过750μs，也就是6帧的持续全零码型时，此信号为高，当非全零信号出现时，此信号为低。 BLOFO AL23 OUTPUT4mA B向STM-1帧丢失告警信号,高电平有效。在失帧(OOF)状态持续 3ms(即24帧)后为高，LOFO在非失帧状态持续3ms后为低。 BOOFO AP31 OUTPUT4mA B向失帧告警信号(OOFO)，高电平有效。在STM-1输入码流中连续3帧无法找到有效的帧同步码型(A1，A1，A2)时为高。OOFO在连续2帧找到有效的帧同步码型后为低。 BMSAISO AM24 OUTPUT4mA B向复用段告警指示信号，高电平有效，与寄存器MSAISV状态相同。MSAIS状态在输入K2字节的比特6，7，8中连续3帧检测到111时产生。MSAIS状态在输入码流中的K2字节的比特6，7，8中连续3帧检测到非111码型时消除。 BPAISVO AP22 OUTPUT4mA B向接收端高阶指针解释AIS告警输出，高电平有效，与寄存器PAISV状态相同。该告警的生成和消除参考高阶指针处理部分。 BPLOPVO AP23 OUTPUT4mA B向接收端高阶指针丢失LOP告警输出，高电平有效，与寄存器PLOPV状态相同。该告警的生成和消除参考高阶指针处理部分。 BRFPO AJ2 OUTPUT4mA B向接收端STM-1帧头输出，它指示A向接收STM-1数据流的J0字节的位置。 清华大学电子工程系 Page 14 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 BRE1O AM29 OUTPUT4mA B向接收端再生段开销E1字节输出信号，为从输入数据流中提取的E1通道串行数据。BRE1O在BRC64O的上升沿更新。字节同步由BROHFPO指示。 BRE2O AM28 OUTPUT4mA B向接收端复用段开销E2字节输出信号，为从输入数据流中提取的E2通道串行数据。BRE2O在BRC64O的上升沿更新。字节同步由BROHFPO指示。 BRF1O AN28 OUTPUT4mA B向接收端再生段开销F1字节输出信号，为从输入数据流中提取的F1通道串行数据。BRF1O在BRC64O的上升沿更新。字节同步由BROHFPO指示。 BRC64O AK22 OUTPUT4mA B向接收端数据通道时钟信号，是非均匀的64KHz时钟信号。此时钟信号用于更新BRE1O，BRE2O和BRF1O输出。BRC64O 是通过对BRC192O输出3分频产生的。 BRK1K2O AL28 OUTPUT4mA B向接收端再生段开销K1和K2字节输出信号，为从输入数据流中提取的K1和K2通道串行数据。BRK1K2O在BRC128O的上升沿更新。字节同步由BROHFPO指示。 BRC128O AK23 OUTPUT4mA B向接收端数据通道时钟信号，是非均匀的128KHz时钟信号。此时钟信号用于更新BRK1K2O输出。 BRDC1O AP29 OUTPUT4mA B向接收再生段数据通信通道DCC1输出信号，为从输入数据中提取的数据通信通道DCC1(D1 – D3)串行数据。BRDC1O在BRC192O的上升沿更新。字节同步由BROHFPO指示。 BRC192O AL24 OUTPUT4mA B向接收端数据通道时钟信号，是非均匀的192KHz时钟信号。此时钟信号用于更新BRDC1O输出。BRC192O是通过对BRC576O输出 3 分频产生的。 BRDC2O AN29 OUTPUT4mA B向接收复用段数据通信通道DCC2 输出信号，为从输入数据中提取的数据通信通道DCC2(D4 - D12)串行数据。BRDC2O在BRC576O的上升沿更新。字节同步由BROHFPO指示。 BRC576O AK24 OUTPUT4mA B向接收端数据通道时钟信号，是非均匀的576KHz时钟信号。此时钟信号用于更新BRDC2O输出。 BROHO AN24 OUTPUT4mA B向接收端段开销输出信号，为?邮淙胧萘髦刑崛〉娜慷慰约爸刚胄蛄械拇惺涑觥,舜型ǖ澜慷慰爸刚胄蛄校鸨忍氐卮拥谝涣械降诰帕校谝恍械降诰判校谝槐忍氐降诎吮忍厥涑觥在BROHCKO的上升沿更新，帧起始位置由BROHFPO指示。 BROHCKO AM23 OUTPUT4mA B向接收段开销时钟信号，是5.184 MHz的时钟信号，用于更新BROHO信号，BROHCKO是非均匀的时钟信号。 BROHFPO AN22 OUTPUT4mA B向接收段开销帧头信号输出，用于指示段开销输出 信号BROHO的比特位置。BROHFPO在第一个帧同步字节A1字节的第一比特出现在BROHO输出时为高。BROHFPO也被用于指示接收端数据通清华大学电子工程系 Page 15 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 道BRE1O，BRE2O，BRF1O，BRDC1O和BRDC2O串行数据输出的字节头位置。BROHFPO在BROHCKO的上升沿更新。 BRF2O AN27 OUTPUT4mA B向接收端高阶通道开销F2字节输出信号，为从输入数据流中提取的F2通道串行数据。BRF2O在BRP64O的上升沿更新。字节同步由BRPOHFPO指示。 BRF3O AP27 OUTPUT4mA B向接收端高阶通道开销F3字节输出信号，为从输入数据流中提取的F3通道串行数据。BRF3O在BRP64O的上升沿更新。字节同步由BRPOHFPO指示。 BRP64O AM27 OUTPUT4mA B向接收端数据通道时钟信号，是非均匀的64KHz时钟信号。此时钟信号用于更新BRF2O，BRF3O输出。 BRN1O AP28 OUTPUT4mA B向接收端高阶通道开销N1字节后四比特输出信号，为从输入数据流中提取的N1字节后四比特通道串行数据。BRN1O在BRP32O的上升沿更新。 BRP32O AL27 OUTPUT4mA B向接收端数据通道时钟信号，是非均匀的32KHz时钟信号。此时钟信号用于更新BRN1O输出。 BRPOHCKO AN23 OUTPUT4mA B向接收高阶通道开销时钟信号，是576KHz的时钟信号，用于更新BRPOHO信号，BRPOHCKO是非均匀的时钟信号。 BRPOHO AP24 OUTPUT4mA B向接收端高阶通道开销输出信号，为从输入数据流中提取的全部高阶VC4通道开销的串行输出。此串行通道将高阶VC4通道开销的第 在BRPOHCKO的上升沿一字节到第九字节、第一比特到第八比特输出。BRPOHO 更新，帧起始位置由BRPOHFPO指示。 BRPOHFPO AN22 OUTPUT4mA B向接收高阶通道开销帧头信号输出，用于指示高阶通道开销输出信号BRPOHO的比特位置。BROHFPO在高阶通道开销第一字节J1字节的第一比特出现在BRPOHO输出时为高。BRPOHFPO也被用于指示接收端数据通道BRF2O，BRF3O，BRN1O，串行数据输出的字节头位置。BRPOHFPO在BRPOHCKO的上升沿更新。 BRVC4DO[7] AK20 OUTPUT4mA B向接收VC4 TelecomBus总线数据输出，其中7BRVC4DO[6] AK21 OUTPUT4mA 为最高位MSB， BRVC4DO[5] AL20 OUTPUT4mA BRVC4DO[4] AL21 OUTPUT4mA BRVC4DO[3] AM20 OUTPUT4mA BRVC4DO[2] AM21 OUTPUT4mA BRVC4DO[1] AN20 OUTPUT4mA BRVC4DO[0] AN21 OUTPUT4mA BRVCD4PO AK19 OUTPUT4mA B向接收VC4 TelecomBus总线数据奇偶校验位输出，为BRVC4DPO以及BRVC4J0J1V1O、BRVC4ENAO等进行奇偶校验的结果，奇偶校验的类型以及是否包括BRVC4J0J1V1O、BRVC4ENAO有相关寄存器设定。 BRVC4J0J1V1O AP21 OUTPUT4mA B向接收VC4 TelecomBus总线数据帧头指示，指清华大学电子工程系 Page 16 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 示数据总线中J0、J1以及复帧第一帧的位置。其具体时序参考时序说明部分。 BRVC4ENAO AP20 OUTPUT4mA B向接收VC4 TelecomBus总线数据有效指示，当为高电平时，指示BRVC4DO数据为VC4有效数据;为低电平指示数据为开销数据。 BTE1I AF29 INPUT B向发送端再生段开销E1通道信号输入，此信号为串行E1通道，经提取后插入B向发送STM-1数据流的E1字节。BTOHENAI输入比BTE1I的优先级高，在片内BTE1I在BTC64O的下降沿采样。字节同步由BTOHFPO指示。 BTE2I AF28 INPUT B向发送端复用段开销E2通道信号输入，此信号为串行E2通道，经提 取后插入B向发送STM-1数据流的E2字节。BTOHENAI输入比BTE2I的优先级高，片内BTE2I在BTC64O的下降沿采样。字节同步由BTOHFPO指示。 BTF1I AH27 INPUT B向发送端再生段开销F1通道信号输入，此信号为串行F1通道，经提取后插入B向发送STM-1数据流的F1字节。BTOHENAI输入比BTF1I的优先级高，BTF1I在BTC64O的下降沿采样。字节同步由BTOHFPO指示。 BTC64O AL26 OUTPUT4mA B向发端64KHz实时通道输出时钟,是由BTC192O时钟3分频产生的非均匀时钟。在片内BTE1I，BTE2I，BTF1I在BTC64O的下降沿采样。 BTDC1I AG29 INPUT B向发送端再生段数据通信通道DCC1通道信号输入(TDC1I)，此信号为串行DCC1通道，经提取后插入B向发送STM-1数据流的D1,D3字节。BTOHENAI输入比BTDC1I的优先级高，在片内BTDC1I在BTC192O的下降沿采样。字节同步由BTOHFPO指示。 BTC192O AN26 OUTPUT4mA B向发端192KHz数据通信通道DCC2输出时钟。是由BTC576O时钟3分频产生的非均匀时钟。BTDC1I在ATC192O的下降沿采样。 BTDC2I AG28 INPUT B向发送端复用段数据通信通道DCC2通道信号输入，此信 数据流的D4,D12字节号为串行DCC2通道，经提取后插入B向发送STM-1 BTOHENAI输入比BTDC2I的优先级高，BTDC2I在BTC576O的下降沿采样。字节同步由BTOHFPO指示。 BTC576O AP26 OUTPUT4mA B向发端576KHz数据通信通道DCC2输出时钟。BTDC2I在BTC576O的下降沿采样。 BTOHI AJ26 INPUT B向发端段开销串行接入数据通道输入，此信号包括全部的段开销字节并可以插入到发送STM-1数据流中的相应段开销字节位置中，插入是通过BTOHENAI输入控制的，在片内BTOHI在BTOHCKO的下降沿采样，字节同步由BTOHFPO指示。 BTOHENAI AJ25 INPUT B向发送端段开销插入允许信号，此信号控制了发送STM-1数据流中段开销的来源。当BTOHENAI在某个TOHI字节位置为高电平时，此TOHI被插入到B向发送STM-1数据流中段开销相应位置，清华大学电子工程系 Page 17 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 当BTOHENAI在某个TOHI字节位置为低电平时，通过寄存器配置或其他串行通道输入的段开销字节被插入到发送STM-1数据流中。在片内BTOHENAI 在BTOHCKO的下降沿采样。注意:此信号可以影响任何段开销字节，包括A1，A2，B1，B2，H1，H2，H3和全部未用字节。此特性可以被用于一些特殊目的。当不需重新写入段开销字节时，此信号应接地。此信号具有最高的优先级，可以覆盖通过单片机写入内部寄存器或自动插入的开销字节。BTOHCKO AN25 OUTPUT4mA B向发送端段开销字节插入串行时钟信号，此信号为5.184MHz的不均匀时钟信号，它为段开销字节插入串行数据流BTOHI提供了时钟。 BTOHFPO AL25 OUTPUT4mA B向发送端段开销字节帧头指示信号，此信号用于指示段开销插入串行数据BTOHI的比特位置。BTOHFPO在应插入比特间插奇偶校验字节的第一个B2字节的比特1处为高。BTOHFPO也用于标识BTE1I，BTE2I，BTF1I，BTDC1I和BTDC2I串行数据输入的字节头。BTOHFPO在BTOHCKO的上升沿更新。 BTF2I AJ27 INPUT B向发送端高阶通道VC4开销F2信号输入，此信号为串行F2通道，经提取后插入B向发送VC4数据流的F2字节。BTPOHENAI输入比BTF2I的优先级高，BTF2I在BTP64O的下降沿采样。字节同步由BTPOHFPO指示。 BTF3I AK27 INPUT B向发送端高阶通道VC4开销F3信号输入，此信号为串行F3通道，经提取后插入B向发送VC4数据流的F3字节。BTPOHENAI输入比BTF3的优先级高，BTF3I在BTP64O的下降沿采样。字 节同步由BTPOHFPO指示。 BTP64O AE28 OUTPUT4mA B向发端通道开销64KHz实时通道输出时钟,是非均匀时钟。在片内BTF2I，BTF3I在BTP64O的下降沿采样。 BTN1I AK26 INPUT B向发送端高阶通道VC4开销N1字节低四位信号输入，此信号为串行N1通道，经提取后插入B向发送VC4数据流的N1字节后四位。BTPOHENAI输入比BTN1I的优先级高，BTN1I在BTP32O的下降沿采样。字节同步由BTPOHFPO指示。 BTP32O AF5 OUTPUT4mA B向发端通道开销32KHz实时通道输出时钟,是非均匀时钟。在片内BTN1I在BTP32O的下降沿采样 BTPOHI AH26 INPUT B向发端VC4高阶通道开销串行接入数据通道输入，此信号包括全部的VC4高阶通道开销字节并可以插入到发送VC4数据流中的相应通道开销字节位置中，插入是通过BTPOHENAI输入控制的，在片内BTPOHI在BTPOHCKO的下降沿采样，字节同步由BTPOHFPO指示。 BTPOHENAI AH25 INPUT B向发送端高阶VC4通道开销插入允许信号，此信号控制了发送VC4数据流中通道开销的来源。清华大学电子工程系 Page 18 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 当BTPOHENAI在某个BTPOHI字节位置为高电平时，此BTPOHI被插入到B向发送VC4数据流中通道开销相应位置，当BTPOHENAI在某个BTPOHI字节位置为低电平时，通过寄存器配置或其他串行通道输入的通道开销字节被插入到发送VC4数据流中。在片内 BTPOHENAI 在BTPOHCKO的下降沿采样。 注意:此信号可以影响任何通道开 机N1。此特性可以被用于一些特销字节，包括J1、B3、C2、G1、F2、H4、F3、K3 殊目的。当不需重新写入段开销字节时，此信号应接地。此信号具有最高的优先级，可以覆盖通过单片机写入内部寄存器或自动插入的开销字节。 BTPOHCKO AM25 OUTPUT4mA B向发送端高阶VC4通道开销字节插入串行时钟信号，此信号为576KHz的不均匀时钟信号，它为高阶通道开销字节插入串行数据流BTPOHI提供了时钟。 BTPOHFPO AK25 OUTPUT4mA B向发送端高阶VC4通道开销字节帧头指示信号，此信号用于指示高阶通道开销插入串行数据BTPOHI的比特位置。BTPOHFPO在应插入J1字节的比特1处为高。BTPOHFPO也用于标识BTF2I，BTF3I，BTNiI串行数据输入的字节头。BTPOHFPO在BTPOHCKO的上升沿更新。 BTSDOP AN12 OUTPUT B向发送端STM-1串行数据差分输出，它们是BTSDON AP12 PECLNRZ码数据输出 BTPCKO AD5 OUTPUT4mA B向发送端STM-1并行时钟输出，它为19.44MHz时钟，是CDR参考时钟REFCLK的四分频时钟，为STM-1发送端并行处理时钟。 BTFPI AE5 INPUT B向发送端STM-1帧头信号输入，该信号输入指示发送端生成的STM-1帧J0字节的位置，在片内;如果该信号不用，则接入低电平，STM-1数据流输出帧头位置由片内产生。 BTFPO W5 OUTPUT4mA B向发送端STM-1帧头信号输出，该信号指示发送端生成的STM-1帧J0字节的位置。 BTSTMPDO[7] AC5 OUTPUT4mA B向发送端8位并行STM-1数据流输出，其中7BTSTMPDO[6] AB5 OUTPUT4mA 为MSB。它与STM-1串行数据对应。 BTSTMPDO[5] AA5 OUTPUT4mA BTSTMPDO[4] Y5 OUTPUT4mA BTSTMPDO[3] AC4 OUTPUT4mA BTSTMPDO[2] AB4 OUTPUT4mA BTSTMPDO[1] AA4 OUTPUT4mA BTSTMPDO[0] Y4 OUTPUT4mA DFPI AN6 INPUT 高阶反向指针调整输出帧头位置输入。如果该输入有效，则经反向指针调整后输出STM-1数据流的J0字节位置由本输入确定。本输入在系统时钟SCLK上升沿采样。如果不采用本输入，则需接入 低电平，反向指针调整输出STM-1数据流帧头位置由片内自由振荡产生。 OTMF AM6 INPUT 指针下泄复帧指示位置输入。如果采用该复帧指示，则指针下泄输出低阶复帧按照本输入产清华大学电子工程系 Page 19 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 生，否则，本输入应接低电平，指针下泄后的低阶复帧指示由片内自由振荡产生。 2) Telecom Bus部分 名称 管脚 类型 驱动说明 ARVC4D[7] J34 INPUT A向 Telecom Bus下行数据总线，[7]为最高位，[0]为最低位。该数据总线应与系统时钟SCLKARVC4D[6] K33 INPUT 同步，在片内，在SCLK上升沿采样。A向下行 ARVC4D[5] K32 INPUT 数据源可以选择本数据总线，或者高阶部分产ARVC4D[4] K31 INPUT 生的VC4数据总线ARVC4DO，由寄存器D_SELARVC4D[3] H34 INPUT 决定。 ARVC4D[2] J33 INPUT ARVC4D[1] J32 INPUT ARVC4D[0] J31 INPUT ARC1J1V1 H32 INPUT A向Telecom Bus下行数据总线帧头指示，分别指示C1、J1以及J1后第三字节位置。V1脉冲可以选择有或没有。该信号在SCLK上升 Telecom Bus下行数据总线有效指示，当为高时，沿采样。 ARSPE F32 INPUT A向 表示为STM-1开销区域，为低表示VC4净荷区域。该信号在SCLK上升沿采样 ARPAR G32 INPUT A向Telecom Bus下行数据总线奇偶校验位，奇偶校验类型以及是否包括ARC1J1V1及ARSPE由寄存器位决定。该信号在SCLK上升沿采样。 BRVC4D[7] M30 INPUT B向Telecom Bus下行数据总线，[7]为最高位，BRVC4D[6] 同步，在片内，在SCLKL30 INPUT [0]为最低位。该数据总线应与系统时钟SCLK 上升沿采样。B向下行BRVC4D[5] K30 INPUT 数据源可以选择本书据总线，或者高阶部分产BRVC4D[4] J30 INPUT 生的VC4数据总线BRVCDO，有寄存器D_SEL决BRVC4D[3] H30 INPUT 定。 BRVC4D[2] J29 INPUT BRVC4D[1] H29 INPUT BRVC4D[0] J28 INPUT BRC1J1V1 H31 INPUT B向Telecom Bus下行数据总线帧头指示，分别指示C1、J1以及J1后第三字节位置。V1脉冲可以选择有或没有。该信号在SCLK上升沿采样。 BRSPE F31 INPUT B向Telecom Bus下行数据总线有效指示，当为高时，表示为STM-1开销区域，为低表示VC4净荷区域。该信号在SCLK上升沿采样 BRPAR G31 INPUT B向Telecom Bus下行数据总线奇偶校验位，奇偶校验类型以及是否包括ADC1J1V1及ADSPE由寄存器位决定。该信号在SCLK上升沿采样。ATVC4D[7] AP7 INPUT A向Telecom Bus上行数据总线，[7]为最高位，[0]为最低位。A向上行数据源可以选择本书据ATVC4D[6] AN7 INPUT 清华大学电子工程系 Page 20 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 ATVC4D[5] AM7 INPUT 总线，或者低阶部分产生的VC4数据总线，有ATVC4D[4] AL7 INPUT 寄存器A_MOD决定。具体操作参见总线说明部分。 ATVC4D[3] AP8 INPUT ATVC4D[2] AN8 INPUT ATVC4D[1] AM8 INPUT ATVC4D[0] AL8 INPUT ATC1J1V1 AK7 INPUT A向Telecom Bus上行数据总线帧头指示。当作为帧头指示时，分别指示C1、J1以及J1后第三字节位置。V1脉冲可以选择有或没有。 ATSPE AJ8 INPUT A向Telecom Bus上行数据总线有效指示，当为高时，表示为STM-1开销区域，为低表示VC4净荷有效数据区域。 ATPAR AK8 INPUT A向Telecom Bus上行数据总线奇偶校验位，奇偶校验类型以及是否包括ATC1J1V1及ATSPE由寄存器位决定。 ATVC4CKI AL6 INPUT A向Telecom Bus上行数据总线时钟输入。如果上 行VC4数据总线完全由外部输入，则该时钟为上行VC4总线并行时钟，ATVCD、ATC1J1V1、ATSPE以及ATPAR均在本时钟上升沿采样。如果上行VC4数据总线既包括外部输入总线的部分数据，还包括本芯片低阶部分产生的部分数据，此时，本时钟输入及ATC1J1V1无意义，ATVCD及ATSPE、ATPAR需要与系统时钟同步，在SCLK上升沿采样。 BTVC4D[7] AP18 INPUT B向Telecom Bus上行数据总线，[7]为最高位，[0]为最低位。B向上行数据源可以选择本书据BTVC4D[6] AN18 INPUT 总线，或者低阶部分产生的VC4数据总线，有BTVC4D[5] AM18 INPUT 寄存器A_MOD决定。具体操作参见总线说明部BTVC4D[4] AL18 INPUT 分。 BTVC4D[3] AP19 INPUT BTVC4D[2] AN19 INPUT BTVC4D[1] AM19 INPUT BTVC4D[0] AL19 INPUT BTC1J1V1 AK18 INPUT B向Telecom Bus上行数据总线帧头指示。当作为帧头指示时，分别指示C1、J1以及J1后第三字节位置。V1脉冲可以选择有或没有。 BTSPE AL17 INPUT B向Telecom Bus上行数据总线有效指示，当为高时，表示为STM-1开销区域，为低表示VC4净荷有效数据区域。 BTPAR AK17 INPUT B向Telecom Bus上行数据总线奇偶校验位，奇偶校验类型以及是否包括ATC1J1V1及ATSPE由寄存器位决定。 BTVC4CKI AP25 INPUT B向Telecom Bus上行数据总线时钟输入。如果上行VC4数据总线完全由外部输入，则该时钟为上行VC4总线并行时钟，BTVCD、BTC1J1V1、清华大学电子工程系 Page 21 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 BTSPE以及BTPAR均在本时钟上升沿采样。如果上行VC4数据总线既包括外部输入总线的部分数据，还包括本芯片低阶部分产生的部分数据，此时，本时钟输入及BTC1J1V1无意义，BTVCD及BTSPE、BTPAR需要与系统时钟同步，在SCLK上升 AAD[7] P34 O/T 4mA A向上行数据总线，三态输出，当AADD为低时，沿采样。 输出数据;当AADD为高时为高阻态。[7]为最AAD[6] R33 O/T 4mA 高位，[0]为最低位。该数据总线定时可选上AAD[5] R32 O/T 4mA 行定时模式和下行定时模式。采用上行定时模AAD[4] R31 O/T 4mA 式时，本数据总线的帧定位信号为AAC1J1V1AAD[3] N34 O/T 4mA 及AASPE输入信号确定;采用下行总线定时时，AAD[2] P33 O/T 4mA 本数据总线的帧定位来自下行TelecomBus总AAD[1] P32 O/T 4mA 线。 AAD[0] P31 O/T 4mA AADD T30 OUTPUT4mA A向上行数据总线有效指示，为高时表示上行数据总线没有新的数据;为低表示上行数据总线加入了本地新生成地数据 AAPAR R30 O/T 4mA A向上行数据总线奇偶校验位，奇偶校验类型由寄存器位决定 AAC1J1V1 L33 INPUT A向上行数据总线帧投指示输入，当上行数据总线定时选择上行定时，即寄存器位 为高时，上行数据总线地定时有本输入与AASPE决定 AASPE K34 INPUT A向上行数据总线帧投指示输入，当上行数据总线定时选择上行定时，即寄存器位 为高时，上行数据总线地定时有本输入与AAC1J1V1决定 BAD[7] M34 O/T 4mA B向上行数据总线，三态输出，当BADD为低时，输出数据;当BADD为高时为高阻态。[7]为最BAD[6] N33 O/T 4mA 高位，[0]为最低位。该数据总线定时可选上BAD[5] N32 O/T 4mA 行定时模式和下行定时模式。采用上行定时模BAD[4] N31 O/T 4mA 式时，本数据总线的帧定位信号为AAC1J1V1BAD[3] L34 O/T 4mA 及AASPE输入信号确定;采用下行总线定时时，BAD[2] M33 O/T 4mA 本数据总线的帧定位来自下行TelecomBus总BAD[1] M32 O/T 4mA 线。 BAD[0] M31 O/T 4mA BADD N30 OUTPUT4mA B向上行数据总线 有效指示，为高时表示上行数据总线没有新的数据;为低表示上行数据总线加入了本地新生成地数据 BAPAR P30 O/T 4mA B向上行数据总线奇偶校验位，奇偶校验类型由寄存器位决定 BAC1J1V1 L31 INPUT B向上行数据总线帧投指示输入，当上行数据总线定时选择上行定时，即寄存器位 为高时，上行数据总线地定时有本输入与BASPE决清华大学电子工程系 Page 22 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 定 BASPE L32 INPUT B向上行数据总线帧投指示输入，当上行数据总线定时选择上行定时，即寄存器位 为高时，上行数据总线地定时有本输入与BAC1J1V1决定 3) Ethernet/POS部分(116) 名称 管腿 类型 驱动说明 MDIO B32 I/O 4mA 以太网收发器管理接口数据通道，按照一定格式编制地串行数据通过这个信号可以对不同地以太网收发器进行各种硬件配置，其速率由MDC决定 MDC H28 OUTPUT4mA 以太网收发器管理接口数据通道时钟，其频率范围从0Hz,25MHz GRX_CLK D32 INPUT GMII接口接收时钟，125M，占空比50,，GMII接口输入信号GRXD[7:0]、GRX_DV、GRX_ER在该时钟上升沿采样 GTX_CLK E30 INPUT GMII接口发送时钟，125M，占空比50,，GMII接口输出信号GTXD[7:0]、GTX_EN、GTX_ER在该时钟上升沿采样输出 POS_RCLK1 E34 INPUT 当采用MII接口时，这是第一个10M/100M以/RX_CLK1 太网接收接口地输入时钟，如果是10M以太网，则为2.5M占空比50,时钟;如果为100M以太网，则为25M占空比50,时钟。RXD1[3:0]、RX_DV1、RX_ER1在该时钟地上升沿采样;当采用POS口时，这是第一个POS口接收时钟，其频率有外部决定，RD1[7:0]、RSOP1、REOP1、RERR1、RENB1信号在上升沿采样，RDAV1信号在上升沿采样输出 RD1[7]/ D33 INPUT 1000M以太网、或第一10M/100M以太网或POSGRXD[7] 接口公用数据总线。当采用1000M以太网时，RD1[6]/ D34 INPUT 这是1000M以太网GMII数据总线，其中[7]GRXD[6] 为最高位，[0]为最低位;当采用10M/100M以太网时，[7:4]位为无效数据，[3:0]为以RD1[5]/ C33 INPUT 太网MII接口接收数据，其中[3]为最高位，GRXD[5] [0]为最低位;当采用POS口时，这是POS L2RD1[4]/ C34 INPUT 的8位数据总线，其中[7]为最高位，[0]为GRXD[4] 最低位 RD1[3]/RXD1[3] B33 INPUT /GRXD[3] RD1[2]/RXD1[2] B34 INPUT /GRXD[2] RD1[1]/RXD1[1] A33 INPUT /GRXD[1] 清华大学电子工程系 Page 23 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 RD1[0]/RXD1[0] A34 INPUT /GRXD[0] RSOP1/RX_DV1 E33 INPUT 1000M以太网、或第一10M/100M以太网或POS/GRX_DV 接口公用指示。当采用以太网时，是以太网数据有效指示，包括前导和有效以太网包;当采用POS口时，是包头指示 REOP1 G34 INPUT 第一POS口包尾指示，当采用以太网时，这个信号没有意义 RERR/RX_ER1 H33 INPUT 1000M以太网、或第一10M/100M以太网或POS/GRX_ER 接口公用错误指示。 RENB1 F34 INPUT 第一POS口数据有效指示，ENB为低时，表示下层数据已准备好;当采用以太网时，这个信号没有意义 RPA1 F33 OUTPUT4mA 第一POS口接收有效输出，当为高时表示下层可以向POS口发送数据，否则禁止数据发送。数据的有效由ENB延时一拍与DAV共同决定;当采用以太网时，这个信号没有意义RFIFOOVR1 G33 OUTPUT4mA 第一POS口接收FIFO溢出指示，高电平有效。POS_TCLK1/ A32 INPUT 当采用MII接口时，这是第一个10M/100M以TX_CLK1 太网发送接口地输入时钟，如果是10M以太 网，则为2.5M占空比50,时钟;如果为100M以太网，则为25M占空比50,时钟。TXD1[3:0]、TX_DV1、TX_ER1在该时钟地上升沿采样输出;当采用POS口时，这是第一个POS口发送时钟，其频率有外部决定，TD1[7:0]、TSOP1、TEOP1、TERR1、TVAL1信号在上升沿采样输出，TENB1信号在上升沿采样 TD1[7]/ D30 OUTPUT4mA 1000M以太网、或第一10M/100M以太网或POSGTXD[7] 接口公用数据总线。当采用1000M以太网时，TD1[6]/ C30 OUTPUT4mA 这是1000M以太网GMII数据总线，其中[7]GTXD[6] 为最高位，[0]为最低位;当采用10M/100M以太网时，[7:4]位为无效数据，[3:0]为以TD1[5]/ B30 OUTPUT4mA 太网MII接口发送数据，其中[3]为最高位，GTXD[5] [0]为最低位;当采用POS口时，这是POS L2TD1[4]/ A30 OUTPUT4mA 的8位数据总线，其中[7]为最高位，[0]为GTXD[4] 最低位 TD1[3]/TXD1[3] D31 OUTPUT4mA /GTXD[3] TD1[2]/TXD1[2] C31 OUTPUT4mA /GTXD[2] TD1[1]/TXD1[1] B31 OUTPUT4mA /GTXD[1] TD1[0]/TXD1[0] A31 OUTPUT4mA /GTXD[0] 清华大学电子工程系 Page 24 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 TSOP1/TX_EN1 B29 OUTPUT4mA 1000M以太网、第一10M/100M以太网或 POS/GTX_EN1 接口公用指示。当采用以太网时，是以太网数据有效指示，包括前导和有效以太网包;当采用POS口时，是包头指示 TEOP1 C29 OUTPUT4mA 第一POS口包尾指示，当采用以太网时，这个信号没有意义 TERR1/TX_ER1 A29 OUTPUT4mA 1000M以太网、第一10M/100M以太网或POS/GTX_ER 接口公用错误指示。 TENB1 D29 INPUT 第一POS口数据有效指示，ENB为低时，表示下层已做好数据接收准备，否则禁止数据发送;当采用以太网时，这个信号没有意义TVAL1 E31 OUTPUT4mA 第一POS口发送数据有效输出，当为高时表示发送数据有效。数据的有效由ENB延时一拍与VAL共同决定;当采用以太网时，这个信号没有意义 TPA1 C32 OUTPUT4mA 第一POS口发送内部数据准备好指示，高电平有效。如果内部发送FIFO中包含一个完整的数据包或者存储数据数目超过设定门限，则该信号置高，通知外部设备可以开始读取数据。 POS_RCLK2 D3 INPUT 当采用MII接口时，这是第二个10M/100M以/RX_CLK2 太网接收接口地输入时钟，如果是10M以太网，则为2.5M占空比50,时钟;如果为100M以太网，则为25M占空比50,时钟。RXD2[3:0]、RX_DV2、RX_ER2在该时钟地上升沿采样;当采用POS口时，这是第二个POS口接收时钟，其频率有外部决定，RD2[7:0]、RSOP2、REOP2、RERR2、RENB2信号在上升沿采样，RDAV2信号在上升沿采样输出 RD2[7]/ A4 INPUT 第二10M/100M以太网或POS接口公用数据总线。 RD2[6]/ B4 INPUT 当采用 10M/100M以太网时，[7:4]位为RD2[5]/ F4 INPUT 无效数据，[3:0]为以太网MII接口接收数RD2[4]/ G4 INPUT 据，其中[3]为最高位，[0]为最低位; RD2[3]/RXD2[3] H4 INPUT 当采用POS口时，这是POS L2的8位数RD2[2]/RXD2[2] E3 INPUT 据总线，其中[7]为最高位，[0]为最低位 RD2[1]/RXD2[1] F3 INPUT RD2[0]/RXD2[0] G3 INPUT RSOP2/RX_DV2 H3 INPUT 第二10M/100M以太网或POS接口公用指示。当采用以太网时，是以太网数据有效指示，包括前导和有效以太网包;当采用POS口时，是包头指示 REOP2 K4 INPUT 第二POS口包尾指示，当采用以太网时，这个信号没有意义 RERR2/RX_ER2 J4 INPUT 第二10M/100M以太网或POS接口公用错误指清华大学电子工程系 Page 25 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 示。 RENB2 K3 INPUT 第二POS口数据有效指示，ENB为低时，表示下层数据已准备好;当采用以太网时，这个信号没有意义 RPA2 K5 OUTPUT4mA 第二POS口接收有效输出，当为高时表示下层可以向POS口发送数据，否则禁止数据发送。数据的有效由ENB延时一拍与DAV共同决定;当采用以太网时，这个信号没有意义RFIFOOVR2 J3 OUTPUT4mA 第二POS口接收FIFO溢出指示，高电平有效。POS_TCLK2/ C5 INPUT 当采用MII接口时，这是第二个10M/100M以TX_CLK2 太网发送接口地输入时钟，如果是10M以太 网，则为2.5M占空比50,时钟;如果为100M以太网，则为25M占空比50,时钟。TXD2[3:0]、TX_DV2、TX_ER2在该时钟地上升沿采样输出;当采用POS口时，这是第二个POS口发送时钟，其频率有外部决定，TD2[7:0]、TSOP2、TEOP2、TERR2、TVAL2信号在上升沿采样输出，TENB2信号在上升沿采样 TD2[7]/ A7 OUTPUT4mA 第二10M/100M以太网或POS接口公用数据总TD2[6]/ B7 OUTPUT4mA 线。当采用10M/100M以太网时，[7:4]位为无效 TD2[5]/ C7 OUTPUT4mA 据，其中[3]为最高位，数据，[3:0]为以太网MII接口发送数 [0]为最低位;当采TD2[4]/ D7 OUTPUT4mA 用POS口时，这是POS L2的8位数据总线，TD2[3]/TXD2[3] A6 OUTPUT4mA 其中[7]为最高位，[0]为最低位 TD2[2]/TXD2[2] B6 OUTPUT4mA TD2[1]/TXD2[1] C6 OUTPUT4mA TD2[0]/TXD2[0] D6 OUTPUT4mA TSOP2/TX_EN2 B5 OUTPUT4mA 第二10M/100M以太网或POS接口公用指示。当采用以太网时，是以太网数据有效指示，包括前导和有效以太网包;当采用POS口时，是包头指示 TEOP2 J5 OUTPUT4mA 第二POS口包尾指示，当采用以太网时，这个信号没有意义 TERR2/TX_ER2 G5 POS接口公用错误指示。 TENB2 A5 INPUT OUTPUT4mA 第二10M/100M以太网或 4mA 第二POS口数据有效指示，ENB为低时，表示下层已做好数据接收准备，否则禁止数据发送;当采用以太网时，这个信号没有意义TVAL2 H5 OUTPUT4mA 第二POS口发送数据有效输出，当为高时表示发送数据有效。数据的有效由ENB延时一拍与VAL共同决定;当采用以太网时，这个信号没有意义 TPA2 E7 OUTPUT4mA 第二POS口发送内部数据准备好指示，高电平有效。如果内部发送FIFO中包含一个完整清华大学电子工程系 Page 26 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 的数据包或者存储数据数目超过设定门限，则该信号置高，通知外部设备可以开始读取数据。 POS_RCLK3 E10 INPUT 当采用MII接口时，这是第三个10M/100M以/RX_CLK3 太网接收接口地输入时钟，如果是10M以太网，则为2.5M占空比50,时钟;如果为100M以太网，则为25M占空比50,时钟。RXD3[3:0]、RX_DV3、RX_ER3在该时钟地上升沿采样;当采用POS口时，这是第三个POS口接收时钟，其频率有外部决定，RD3[7:0]、RSOP3、REOP3、RERR3、RENB3信号在上升沿采样，RDAV2信号在上升沿采样输出 RD3[7]/ A12 INPUT 第三10M/100M以太网或POS接口公用数据总RD3[6]/ B12 INPUT 线。当采用10M/100M以太网时，[7:4]位为无效数据，[3:0]为以太网MII接口接收数RD3[5]/ A11 INPUT 据，其中[3]为最高位，[0]为最低位;当采RD3[4]/ B11 INPUT 用POS口时，这是POS L2的8位数据总线，RD3[3]/RXD3[3] C11 INPUT 其中[7]为最高位，[0]为最低位 RD3[2]/RXD3[2] A10 INPUT RD3[1]/RXD3[1] B10 INPUT RD3[0]/RXD3[0] C10 INPUT RSOP3/RX_DV3 D10 INPUT 第三10M/100M以太网或POS接口公用指示。当采用以太网时，是以太网数据有效指示，包括前导和有效以太网包;当采用POS口时，是包头指示 REOP3 E11 INPUT 第三POS口包尾指示，当采用以太网时，这个信号没有意义 RERR3/RX_ER3 E9 INPUT 第三10M/100M以太网或POS接口公用错误指示。 RENB3 G9 INPUT 第三POS口数据有效指示，ENB为低时，表示下层数据已准备好;当采用以太网时，这个信号没有意义 RPA3 F9 OUTPUT4mA 第三POS口接收有效输出，当为高时表示下层可以向POS口发送数据，否则禁止数据发送。数据的有效由ENB延时一拍与DAV共同决定;当采用以太网时，这个信号没有意义RFIFOOVR3 D11 OUTPUT4mA 第三POS口接收FIFO溢出指示，高电平有效。POS_TCLK3/ G8 INPUT 当采用MII接口时，这是第三个10M/100M以TX_CLK3 太网发送接口地输入时钟，如果是10M以太 网，则为2.5M占空比50,时钟;如果为100M以太网，则为25M占空比50,时钟。TXD3[3:0]、TX_DV3、TX_ER3在该时钟地上升沿采样输出;当采用POS口时，这是第三个POS口发送时钟，其频率有外部 TEOP3、TERR3、TVAL3信清华大学电子工程系 决定，TD3[7:0]、TSOP3、 Page 27 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 号在上升沿采样输出，TENB3信号在上升沿采样 TD3[7]/ A9 OUTPUT4mA 第三10M/100M以太网或POS接口公用数据总线。当采用10M/100M以太网时，[7:4]位为TD3[6]/ B9 OUTPUT4mA 无效数据，[3:0]为以太网MII接口发送数TD3[5]/ C9 为最高位，[0]为最低位;当采TD3[4]/ D9 OUTPUT4mA 用OUTPUT4mA 据，其中[3] POS口时，这是POS L2的8位数据总线，TD3[3]/TXD3[3] A8 OUTPUT4mA 其中[7]为最高位，[0]为最低位 TD3[2]/TXD3[2] B8 OUTPUT4mA TD3[1]/TXD3[1] C8 OUTPUT4mA TD3[0]/TXD3[0] D8 OUTPUT4mA TSOP3/TX_EN3 H7 OUTPUT4mA 第三10M/100M以太网或POS接口公用指示。当采用以太网时，是以太网数据有效指示，包括前导和有效以太网包;当采用POS口时，是包头指示 TEOP3 J7 OUTPUT4mA 第三POS口包尾指示，当采用以太网时，这个信号没有意义 TERR3/TX_ER3 E8 OUTPUT4mA 第三10M/100M以太网或POS接口公用错误指示。 TENB3 H6 INPUT 第三POS口数据有效指示，ENB为低时，表示下层已做好数据接收准备，否则禁止数据发送;当采用以太网时，这个信号没有意义TVAL3 E12 OUTPUT4mA 第三POS口发送数据有效输出，当为高时表示发送数据有效。数据的有效由ENB延时一拍与VAL共同决定;当采用以太网时，这个信号没有意义 TPA3 F8 OUTPUT4mA 第三POS口发送内部数据准备好指示，高电平有效。如果内部发送FIFO中包含一个完整的数据包或者存储数据数目超过设定门限，则该信号置高，通知外部设备可以开始读取数据。 POS_RCLK4 E13 INPUT 当采用MII接口时，这是第四个10M/100M以/RX_CLK4 太网接收接口地输入时钟，如果是10M以太网，则为2.5M占空比50,时钟;如果为100M以太网，则为25M占空比50,时钟。RXD4[3:0]、RX_DV4、RX_ER4在该时钟地上升沿采样;当采用POS口时，这是第四个POS口接收时钟，其频率有外部决定，RD4[7:0]、RSOP4、REOP4、RERR4、RENB4信号在上升沿采样，RDAV2信号在上升沿采样输出 RD4[7]/ A15 INPUT 第四10M/100M以太网或POS接口公用数据总线。当采用10M/100M以太网时，[7:4]位为RD4[6]/ B15 INPUT 无效数据，[3:0]为以太网MII接口接收数RD4[5]/ A14 INPUT 据，其中[3]为最高位，[0]为最低位;当采RD4[4]/ B14 INPUT 用POS口时，这是 POS L2的8位数据总线，RD4[3]/RXD4[3] C14 INPUT 清华大学电子工程系 Page 28 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 RD4[2]/RXD4[2] A13 INPUT 其中[7]为最高位，[0]为最低位 RD4[1]/RXD4[1] B13 INPUT RD4[0]/RXD4[0] C13 INPUT RSOP4/RX_DV4 E14 INPUT 第四 10M/100M以太网或POS接口公用指示。当采用以太网时，是以太网数据有效指示， 包括前导和有效以太网包;当采用POS口时，是包头指示 REOP4 E15 INPUT 第四 POS口包尾指示，当采用以太网时，这个信号没有意义 RERR4/RX_ER4 D12 INPUT 第四10M/100M以太网或POS接口公用错误指示。 RENB4 D13 INPUT 第四POS口 数据有效指示，ENB为低时，表示下层数据已准备好;当采用以太网时，这个信号 没有意义 RPA4 C12 OUTPUT4mA 第四POS口接收有效输出，当为高时表示下层可 以向POS口发送数据，否则禁止数据发送。数据的有效由ENB延时一拍与DAV共同 决定;当采用以太网时，这个信号没有意义RFIFOOVR4 D14 OUTPUT4mA 第四POS 口接收FIFO溢出指示，高电平有效。POS_TCLK4/ E16 INPUT 当采用MII接口时， TX_CLK4 太网发送接口地输入时钟，如果是10M以太 网，这是第四个10M/100M以 则为2.5M占空比50,时钟;如果为100M以太网，则为25M占空比50,时钟。 TXD4[3:0]、TX_DV4、TX_ER4在该时钟地上升沿采样输出;当采用POS口时，这 是第四个POS口发送时钟，其频率有外部决定，TD4[7:0]、TSOP4、TEOP4、TERR4、 TVAL4信号在上升沿采样输出，TENB4信号在上升沿采样 TD4[7]/ C18 POS接口公用数据总线。当采用10M/100M以OUTPUT4mA 第四10M/100M以太网或 太网时，[7:4]位为TD4[6]/ D18 OUTPUT4mA 无效数据，[3:0]为以太网MII接口发送 数TD4[5]/ E18 OUTPUT4mA 据，其中[3]为最高位，[0]为最低位;当采TD4[4]/ A17 OUTPUT4mA 用POS口时，这是POS L2的8位数据总线，TD4[3]/TXD4[3] B17 OUTPUT4mA 其中[7]为最高位，[0]为最低位 TD4[2]/TXD4[2] C17 OUTPUT4mA TD4[1]/TXD4[1] A16 OUTPUT4mA TD4[0]/TXD4[0] B16 OUTPUT4mA TSOP4/TX_EN4 D15 OUTPUT4mA 第四10M/100M以太网或POS接口公用指示。当 采用以太网时，是以太网数据有效指示，包括前导和有效以太网包;当采用POS口 时，是包头指示 TEOP4 C16 OUTPUT4mA 第四POS口包尾指示，当采用以太网时， 这个信号没有意义 TERR4/TX_ER4 D16 OUTPUT4mA 第四10M/100M以太网或 POS接口公用错误指清华大学电子工程系 Page 29 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 示。 TENB4 E17 INPUT 第四POS口数据有效指示，ENB为低时，表示下层已做好数据 接收准备，否则禁止数据发送;当采用以太网时，这个信号没有意义TVAL4 D17 OUTPUT4mA 第四POS口发送数据有效输出，当为高时表示发送数据有效。数据的 有效由ENB延时一拍与VAL共同决定;当采用以太网时，这个信号没有意义 TPA4 C15 OUTPUT4mA 第四POS口发送内部数据准备好指示，高电平有效。如果内部发 送FIFO中包含一个完整的数据包或者存储数据数目超过设定门限，则该信号置高， 通知外部设备可以开始读取数据。 4) SDRAM接口部分 名称 管腿 类型 驱动 说明 DQ[31] E20 I/O 8mA SDRAM输入输出数据总线，其中[31]为最高DQ[30] D20 I/O 8mA 位，[0]为最低位 DQ[29] C20 I/O 8mA DQ[28] E21 I/O 8mA DQ[27] D21 I/O 8mA DQ[26] C21 I/O 8mA DQ[25] E22 I/O 8mA DQ[24] D22 I/O 8mA DQ[23] C22 I/O 8mA DQ[22] E23 I/O 8mA DQ[21] D23 I/O 8mA DQ[20] C23 I/O 8mA DQ[19] E24 I/O 8mA DQ[18] D24 I/O 8mA DQ[17] C24 I/O 8mA DQ[16] E25 I/O 8mA DQ[15] D25 I/O 8mA DQ[14] C25 I/O 8mA DQ[13] G26 I/O 8mA DQ[12] F26 I/O 8mA DQ[11] E26 I/O 8mA DQ[10] D26 I/O 8mA DQ[9] C26 I/O 8mA DQ[8] B26 I/O 8mA DQ[7] A26 I/O 8mA DQ[6] G27 I/O 8mA DQ[5] F27 I/O 8mA 清华大学电子工程系 Page 30 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 DQ[4] E27 I/O 8mA DQ[3] D27 I/O 8mA DQ[2] C27 I/O 8mA DQ[1] B27 I/O 8mA DQ[0] A27 I/O 8mA DQM[3] B28 OUTPUT8mA SDRAM数据总线屏蔽控制信号 DQM[2] C28 OUTPUT8mA DQM[1] D28 OUTPUT8mA DQM[0] E28 OUTPUT8mA BA[1] B18 OUTPUT8mA SDRAM内部存储器块的选择，[1][0]一起构BA[0] A18 OUTPUT8mA 成共四个块的选择，当前选中的块可以进行读写的操作 A[11] B20 OUTPUT8mA SDRAM地址输出，与其他CAS、RAS、WE一起决定送出的地址是行 地址还是列地址。列地A[10] A20 OUTPUT8mA 址有效位为9位，行地址有效位为 11位。其A[9] B21 OUTPUT8mA 中最高位为[10]，最低位为[0] A[8] A21 OUTPUT8mA A[7] B22 OUTPUT8mA A[6] A22 OUTPUT8mA A[5] B23 OUTPUT8mA A[4] A23 OUTPUT8mA A[3] B24 OUTPUT8mA A[2] A24 OUTPUT8mA A[1] B25 OUTPUT 8mA A[0] A25 OUTPUT8mA RAS D19 OUTPUT8mA 行地址地址有效信号，与CAS、WE一起构成SDRAM各种命令，详细 参见SDRAM说明 CAS C19 OUTPUT8mA 列地址地址有效信号，与RAS、WE一起 构成SDRAM各种命令，详细参见SDRAM说明 WE B19 OUTPUT8mA 读写控制信 号，为‘1’时，为写SDRAM，为‘0’时，为读SDRAM CS A28 OUTPUT8mA SDRAM片选信号，低有效 CKE A19 OUTPUT8mA 时钟允许信号 SDRAM_CLK E19 I SDRAM工作时钟，可选两种工作时钟模式:当SDRAM既进行虚级联的对齐。又进 行以太网的缓存时，时钟应为100M占空比50,的时钟;当SDRAM只进行虚级联的 缓存时，可以采用60M占空比50,的时钟。SDRAM接口的其他输入信号在时钟的上 升沿采样;输出信号在时钟的上升沿采样输出 5) 低阶POH、告警串行输入输出 名 称 管腿 类型 驱动说明 APOH U33 OUTPUT4mA A向接收低阶通道开销串行输 出，其组织格清华大学电子工程系 Page 31 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 式参 见时序说明部分。APOH、APOHFP、APOHEN、ARAD、ARADFP都由系统时钟 CLK的二分频时钟9.72M时钟在上升沿采样输出 APOHFP U31 OUTPUT4mA A向 接收低阶通道开销串行输出帧头指示，表示一帧开销的起始位置 APOHEN U32 OUTPUT4mA A向接收低阶通道开销串行输出有效信号，当该信号为高时，表示该 开销为第一次输出;否则表示该开销在本帧内已经输出过 ARAD V30 OUTPUT4mA A向接收低阶告警串行输出，其组织格式参见时序说明部分 ARADFP U30 OUTPUT4mA A向接收低阶告警串行输出帧投指示，表示所有支路告警的新一次输 出的其实位置 BPOH T33 OUTPUT4mA B向接收低阶通道开销串行输出，其组织格 式参见时序说明部分。BPOH、BPOHFP、BPOHEN、BRAD、BRADFP都由系统时 钟CLK的二分频时钟9.72M时钟在上升沿采样输出 BPOHFP T31 OUTPUT4mA B向 接收低阶通道开销串行输出帧头指示，表示一帧开销的起始位置 BPOHEN T32 OUTPUT4mA B向接收低阶通道开销串行输出有效信号，当该信号为高时，表示该 开销为第一次输出;否则表示该开销在本帧内已经输出过 BRAD T34 OUTPUT4mA B向接收低阶告警串行输出，其组织格式参见时序说明部分 BRADFP R34 OUTPUT4mA B向接收低阶告警串行输出帧投指示，表示所有支路告警的新一次输 出的其实位置 TPOH V33 I 发送低阶通道开销串行输入。该输入包括所有63路低阶VC12的通道开销，按照VC12的路序及开销字节的位置组织。具体安排参见时序说明部分。每路VC12低阶通道开销课选来自寄存器RAM或串行通道，由相关寄存器确定。本输入讲用于两个发向的低阶开销产生。本输入由系统时钟SCLK的二分频时钟采样。 TPOHFP V31 I 发送低阶开销串行输入帧头信号。该输入指示串行输入的低一路VC12的V5字节的第一比特的位置，它确定了各开销字节在串行输入中的位置。该信号在系统时钟SCLK的二分频时钟的上升沿采样。 TPOHEN V32 I 发送低阶通道开销的有效指示。如为高，则表示该通道开销有效;否则表示对应串行数据无效，通道开销保持原有值。 6) E1/T1接口 名称 管腿 类型 驱动说明 清华大学电子工程系 Page 32 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 BN_IN1/CLK1 AD34 INPUT 第一路E1 HDB3码负极性输入，或时钟输入BP_IN1/NRZ1 AE33 INPUT 第一路E1 HDB3码正极性输入，或数据输入 E1 HDB3码负极性输入，或时钟输入BN_IN2/CLK2 AE34 INPUT 第二路 BP_IN2/NRZ2 AF33 INPUT 第二路E1 HDB3码正极性输入，或数据输入BN_IN3/CLK3 AF34 INPUT 第三路E1 HDB3码负极性输入，或时钟输入BP_IN3/NRZ3 AG33 INPUT 第三路E1 HDB3码正极性输入，或数据输入BN_IN4/CLK4 AG34 INPUT 第四路E1 HDB3码负极性输入，或时钟输入 E1 HDB3码正极性输入，或数据输入BP_IN4/NRZ4 AH33 INPUT 第四路 BN_IN5/CLK5 AH34 INPUT 第五路E1 HDB3码负极性输入，或时钟输入BP_IN5/NRZ5 AJ33 INPUT 第五路E1 HDB3码正极性输入，或数据输入BN_IN6/CLK6 AJ34 INPUT 第六路E1 HDB3码负极性输入，或时钟输入BP_IN6/NRZ6 AK33 INPUT 第六路E1 HDB3码正极性输入，或数据输入BN_IN7/CLK7 AK34 INPUT 第七路E1 HDB3码负极性输入，或时钟输入BP_IN7/NRZ7 AL33 INPUT 第七路E1 HDB3码正极性输入，或数据输入BN_IN8/CLK8 AL34 INPUT 第八路E1 HDB3码负极性输入，或时钟输入BP_IN8/NRZ8 AM33 INPUT 第八路E1 HDB3码正极性输入，或数据输入BN_IN9/CLK9 AM34 INPUT 第九路E1 HDB3码负极性输入，或时钟输入BP_IN9/NRZ9 AN33 INPUT 第九路E1 HDB3码正极性输入，或数据输入BN_IN10/CLK10 AN34 INPUT 第十路E1 HDB3码负极性输入，或时钟输入BP_IN10/NRZ10 AP33 INPUT 第十路E1 HDB3码正极性输入，或数据输入BN_IN11/CLK11 AN31 INPUT 第十一路E1 HDB3码负极性输入，或时钟输入 BP_IN11/NRZ11 AN30 INPUT 第十一路E1 HDB3码正极性输入，或数据输入 BN_IN12/CLK12 AM31 INPUT 第十二路E1 HDB3码负极性输入，或时钟输入 BP_IN12/NRZ12 AM30 INPUT 第十二路E1 HDB3码正极性输入，或数据输入 BN_IN13/CLK13 AH31 INPUT 第十三路E1 HDB3码负极性输入，或时钟输入 BP_IN13/NRZ13 AH30 INPUT 第十三路E1 HDB3码正极性输入，或数据输入 BN_IN14/CLK14 AG31 INPUT 第十四路E1 HDB3码负极性输入，或时钟输入 BP_IN14/NRZ14 AG30 INPUT 第十四路E1 HDB3码正极性输入，或数据输入 BN_IN15/CLK15 AF31 INPUT 第十五路E1 HDB3码负极性输入，或时钟输入 BP_IN15/NRZ15 AF30 INPUT 第十五路E1 HDB3码正极性输入，或数据输入 BN_IN16/CLK16 AE31 INPUT 第十六路E1 HDB3码负极性输入，或时钟输入 BP_IN16/NRZ16 AE30 INPUT 第十六路E1 HDB3码正极性输入，或数据输清华大学电子工程系 Page 33 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 入 BN_O1/OCLK1 U34 OUTPUT4mA 第一路E1 HDB3码负极性输出，或E1时钟输出 BP_O1/ONRZ1 W33 OUTPUT4mA 第一路E1 HDB3码正极性输出，或数据输出BN_O2/OCLK2 V34 OUTPUT4mA 第二路E1 HDB3码负极性输出，或E1时钟输出 BP_O2/ONRZ2 Y33 OUTPUT4mA 第二路E1 HDB3码正极性输出，或数据输出BN_O3/OCLK3 W34 OUTPUT4mA 第三路E1 HDB3码负极性输出，或E1时钟输出 BP_O3/ONRZ3 AA33 OUTPUT4mA 第三路E1 HDB3码正极性输出，或数据输出BN_O4/OCLK4 Y34 OUTPUT4mA 第四路E1 HDB3码负极性输出，或E1时钟输出 BP_O4/ONRZ4 AB33 OUTPUT4mA 第四路E1 HDB3码正极性输出，或数据输出BN_O5/OCLK5 AA34 OUTPUT4mA 第五路E1 HDB3码负极性输出，或E1时钟输出 码正极性输出，或数据输出BP_O5/ONRZ5 AC33 OUTPUT4mA 第五路E1 HDB3 BN_O6/OCLK6 AB34 OUTPUT4mA 第六路E1 HDB3码负极性输出，或E1时钟输出 BP_O6/ONRZ6 AC34 OUTPUT4mA 第六路E1 HDB3码正极性输出，或数据输出BN_O7/OCLK7 AD33 OUTPUT4mA 第七路E1 HDB3码负极性输出，或E1时钟输出 BP_O7/ONRZ7 AE32 OUTPUT4mA 第七路E1 HDB3码正极性输出，或数据输出BN_O8/OCLK8 AD32 OUTPUT4mA 第八路E1 HDB3码负极性输出，或E1时钟输出 BP_O8/ONRZ8 AC32 OUTPUT4mA 第八路E1 HDB3码正极性输出，或数据输出BN_O9/OCLK9 AB32 OUTPUT4mA 第九路E1 HDB3码负极性输出，或E1时钟输出 BP_O9/ONRZ9 AA32 OUTPUT4mA 第九路E1 HDB3码正极性输出，或数据输出BN_O10/OCLK10 Y32 OUTPUT4mA 第十路E1 HDB3码负极性输出，或E1时钟输出 BP_O10/ONRZ10 W32 OUTPUT4mA 第十路E1 HDB3码正极性输出，或数据输出BN_O11/OCLK11 AD31 OUTPUT4mA 第十一路E1 HDB3码负极性输出，或E1时钟输出 BP_O11/ONRZ11 AD30 OUTPUT4mA 第十一路E1 HDB3码正极性输出，或数据输出 BN_O12/OCLK12 AC31 OUTPUT4mA 第十二路E1 HDB3码负极性输出，或E1时钟输出 BP_O12/ONRZ12 AC30 OUTPUT4mA 第十二路E1 HDB3码正极性输出，或数据输出 BN_O13/OCLK13 AB31 OUTPUT4mA 第十三路E1 HDB3码负极性输出，或E1时钟输出 BP_O13/ONRZ13 AB30 OUTPUT4mA 第十三路E1 HDB3码正极性输出，或数据输出 清华大学电子工程系 Page 34 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 BN_O14/OCLK14 AA31 OUTPUT4mA 第十四路E1 HDB3码负极性输出，或E1时钟输出 BP_O14/ONRZ14 AA30 OUTPUT4mA 第十四路E1 HDB3码正极性输出，或数据输出 BN_O15/OCLK15 Y31 OUTPUT4mA 第十五路E1 HDB3码负极性输出，或E1时钟输出 BP_O15/ONRZ15 Y30 OUTPUT4mA 第十五路E1 HDB3码正极性输出，或数据输出 BN_O16/OCLK16 W31 OUTPUT4mA 第十六路E1 HDB3码负极性输出，或E1时钟输出 BP_O16/ONRZ16 W30 OUTPUT4mA 第十六路E1 HDB3码正极性输出，或数据输出 HCLK AE29 INPUT 51.84M +/-30ppm 占空比50,时钟，作为E1接收端去抖动时钟输入 7) 单片机接口(27) 名称 管腿 类型 驱动说明 MBD[7] F1 I/O 8mA 单片机双向数据总线，其中[7]为最高位，[0]MBD[6] F2 I/O 8mA 为最低位 MBD[5] G1 I/O 8mA MBD[4] G2 I/O 8mA MBD[3] H1 I/O 8mA MBD[2] H2 I/O 8mA MBD[1] J1 I/O 8mA MBD[0] J2 I/O 8mA ADD[12] K1 INPUT 单片机 地址总线，其中[12]为最高位，[0]ADD[11] K2 INPUT 为最低位 ADD[10] L1 INPUT ADD[9] L2 INPUT ADD[8] M1 INPUT ADD[7] M2 INPUT ADD[6] N1 INPUT ADD[5] N2 INPUT ADD[4] P1 INPUT ADD[3] P2 INPUT ADD[2] R1 INPUT ADD[1] R2 INPUT ADD[0] T2 INPUT WRB C1 INPUT 单片机写信号 RDB C2 INPUT 单片机读信号 CSB D2 INPUT 单片机片选信号 ALE E2 INPUT 地址锁存信号 MBEB E1 INPUT 单片机类型选择信号 清华大学电子工程系 Page 35 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 INTV D1 OUTPUT 中断输出信号 8) CDR部分 名称 管腿 类型 驱动说明 REFCLK AK11 INPUT CDR参考时钟输入，为77.76M占空比50,时钟。该时钟的四分频时 钟用于STM-1发送端时钟。 SHIELD_cdr AL13 INPUT 全局复位信号，低有效 IREF_cdr AP15 INPUT 通过阻值为3k，精度为5%的电阻接地 TEST_SEL0 AK13 INPUT 在正常工作时接‘0’ TEST_SEL1 AK14 INPUT 在正常工作时接‘0’ ‘1’时CDR禁用，这时高阶部分采用并行8位总cdr_disable AK10 INPUT 当该信号为 线工作形式，CDR被旁路 cdr_test_en AJ10 INPUT CDR部分电路测试选择，正常 工作时接‘0’注，在该信号置‘1’时，芯片部分功能脚被选择为CDR测试使用。 cdr_rct AL10 INPUT 连接到53欧姆与80欧姆的分压电路，如下图 cdr_tct AK9 INPUT 连 接到53欧姆与80欧姆的分压电路，如下图 cdr_vpd AH10 INPUT 正常工作时接‘1’ cdr_slewp[2] AK16 INPUT 正常工作时连接“111” cdr_slewp[1] AL16 INPUT cdr_slewp[0] AN17 INPUT cdr_slewn[2] AL15 INPUT 正常工作时连接“111” cdr_slewn[1] AM17 INPUT cdr_slewn[0] AP17 INPUT VREF_cdr AP13 OUTPUT 使用10uF电容与10K的电阻并联接地组成RC滤波电路，如下图所示。 CDR部分 cdr_rct与cdr_tct的连接图 VREF10nF10 K?? VREF 连接图。 清华大学电子工程系 Page 36 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 9) 系统时钟和复位及其他信号 名称 管腿 类型 驱动说明 SCLK AH8 INPUT 系统 主时钟，19.44M占空比50,时钟 RESET T1 INPUT 全局复位信号，低有效 TREST AM9 INPUT JTAG接口复位信号 TDI AL9 INPUT JTAG接口数据输入 TDO AH9 OUTPUT4ma JTAG接口数据输出 TMS AN9 INPUT JTAG接口模式选择 TCK AP9 INPUT JTAG接口时钟输入 VPD AJ9 INPUT 正常工作时接地 10) 电源和地 名称 管腿 类型 驱动 说明 VDDE AA7 AA28 AB7 AB28 AC7 P 3.3V 电源供电 AC28 AD7 AD28 AE7 AH11 AH12 AH13 AH14 AH15 AH16AH17 AH18 AH19 AH20 AH21AH22 AH23 AH24 G10 G11 G12 G13 G14 G15 G16 G17G18 G19 G20 G21 G22 G23G24 G25 K7 K28 L7 L28 M7 M28 N7 N28 P7 P28 R7R28 T7 T28 U7 U28 V7 V28W7 W28 Y7 Y28 VDDE_LVPECL AK12 P PECL接口驱动电源 VDDI AA6 AA29 AB6 AB29 AC6 P 2.5V电源供电 AC29 AD6 AD29 AE6 AJ11AJ12 AJ13 AJ14 AJ15 AJ16 AJ17 AJ18 AJ19 AJ20 AJ21AJ22 AJ23 AJ24 F10 F11F12 F13 F14 F15 F16 F17 F18 F19 F20 F21 F22 F23 F24 F25 K6 K29 L6 L29 M6 M29 N6 N29 P6 P29 R6R29 T6 T29 U6 U29 V6 V29 W6 W29 Y6 Y29 VDDI_LVPECL AM10 AM16 P PECL内部驱动电源 VSS A1 A2 A3 AF32 AG32 AH6 P 地 AH7 AH28 AH29 AH32 AJ5 AJ6 AJ7 AJ28 AJ29 AJ30 AJ31 AJ32 AK4 AK5 AK6 AK28 AK29 AK30 AK31 AK32AL4 AL5 AL29 AL30 AL31 清华大学电子工程系 Page 37 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 AL32 AM3 AM4 AM32 AN2 AN5 AN32 AP6 AP32 AP34 B1 B2 B3 C3 C4 D4 D5 E4 E5 E6 E29 E32 F5 F6 F7 F28 F29 F30 G6 G7 G28 G29 G30 VSS_LVPECL AM15 AM11 P PECL地 AVD18_CLK AN13 P CDR部分1.8V模拟电源 AVD18_PLL AM13 P CDR部分1.8V模拟电源 AVD18_RX AP11 P CDR部分1.8V模拟电源 AVD18_TX AN11 P CDR部分1.8V模拟电源 AVD33_PLL AL12 P CDR部分3.3V模拟电源 AVD33_RX AM12 P CDR部分3.3V模拟电源 AVD33_TX AL11 P CDR部分3.3V模拟电源 AVS_CLK AM14 P CDR部分模拟地 AVS_PLL AN15 P CDR部分模拟地 AVS_RX AL14 P CDR部分模拟地 AVS_TX AK15 P CDR部分模拟地 5，功能模块 1) CDR部分 2) SDH部分高阶处理部分: 接收接口处理 接收接口处理模块可选择地接收由CDR模块生成的并行STM-1数据流或者由芯片外部通过并行总线送入芯片的sTM-1数据流并往下一个功能块。此模块还可选择地根据内部寄存器的控制比特对接收数据流执行解扰码功能。 帧同步 帧同步模块执行对接收数据流实现同步的功?堋,四,椴鶯OS，LOF，OOF告警并将这些告警送到输出 帧全零时产生LOS告警，当连续3帧无法找到有管脚和内部寄存器。当接收到连续6 效帧同步码时产生OOF告警。当OOF状态持续 3ms后产生LOF告警。 帧同步模块还具有字节同步的功能，即送入帧同步模块的并行数据流可能并不是按照STM-1字节结构组织，帧同步模块可以进行字节头的定位和数据总线的调整，从帧同步模块送出的并行数据将是按照STM-1字节位置调整后的数据流。 清华大学电子工程系 www.3722.cn中国最大的资料库下载MSTP芯片说明书 片内Page 38 of 207 来自 提供OOF时间计数器，每次出现OOF事件则计数值加一。该计数器可通过单片机配置其门限，如果计数值超过其门限，则产生OOF计数器超门限中断;如果计数值计到满，则产生OOF计数器溢出中断。该计数值可通过单片机接口读出，具体读出方法参见寄存器说明部分。 接收J0字节处理 接收J0字节处理可以选择16字节J0复帧或64字节J0复帧两种模式。J0字节处理模块内部包含两个寄存器RAM;一个存储期望接收的J0字节复帧，另一个存储正确接收的J0字节复帧。 如果连续3个J0复帧都收到相同的J0复帧，则J0不稳定的告警J0UNST清楚，同时把接收到的J0复帧写入接收J0复帧寄存器RAM中。如果连续3个I0复帧接收到互不相同的J0字节，则J0不稳定的告警产生，同时停止写入接收J0寄存器RAM。J0不稳告警讲同时产生相应中断。 如果存储在接收的J0复帧RAM中的J0复帧与期望接收的J0复帧完全相同，则J0失配告警J0TIM清除;如果存储在接收J0RAM中的J0复帧与期望接收的J0复帧不相同，则产生J0TIM告警，并同时产生相应中断。 J0期望寄存器RAM可通过单片机配置其内部内容，并可通过单片机读出;J0接收寄存器RAM也可通过单片机接口读出其内容，具体操作参见寄存器说明部分。 接收B1字节处理 接收B1进行再生段BIP-8校验，如果出现的B1BIP校验错误，则产生相应中断，同时对B1BIP错误进行计数。B1BIP错误计数器工作在两种模式:块计数和比特计数，可通过寄存器进行配置。如果采用块计数，则每帧B1BIP出现一位或多位错误，则计数值加一;否则计数值保持;如果采用比特计数，则每帧B1BIP出现多少个错误，则计数值增加多少，如无错误，则计数值保持。B1BIP错误计数器可通过寄存器配置其门限，如果计数值超过门限，则产生B1BIP计数值超门限中断;如果计数值达到最大值，则产生B1BIP计数值溢出中断。B1BIP计数值可通过单片机读出，具体读出方法参见寄存器说明 部分。 接收E1和F1字节处理 接收E1及F1字节，转换为64K的串行通道输出。该串行通道的时钟为片内产生的64KHz不均匀时钟，该时钟与接收STM-1并行时钟同步。 接收E1及F1字节同时还写入到接收段开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收E1及F1还可以通过段开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收DCC1处理 接收D1、D2、D3字节，转换为192K的串行通道输出。该串行通道的时钟为片内产生的192KKHz不均匀时钟，该时钟与接收STM-1并行时钟同步。 接收D1、D2、D3字节同时还写入到接收段开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收D1、D2、D3还可以通过段开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收B2字节处理 接收B2进行复用段BIP-24校验，如果出现的B2BIP校验错误，则产生相应中断，同时对B2BIP错误进行计数。B2BIP错误计数器工作在两种模式:块计数和比特计数，可通过寄存器进行配置。如果采用块计数，则每帧B2BIP出现一位或多位错误，则计数值加清华大学电子工程系 Page 39 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 一;否则计数值保持;如果采用比特计数，则每帧B2BIP出现多少个错误，则计数值增加多少，如无错误，则计数值保持。B2BIP错误计数器可通过寄存器配置其门限，如果计数值超过门限，则产生B2BIP计数值超门限中断;如果计数值达到最大值，则产生B2BIP计数值溢出中断。B2BIP计数值可通过单片机读出，具体读出方法参见寄存器说明部分。 通过B2BIP计数，还可以产生信号劣化SD和信号失效SF告警。SD及SF告警的产生，是通过在一定时间内对B2BIP计数值的判断来进行，其计数时间与产生告警的门限均可通过单片机设置，如果在计数时间内，计数值超过SF及SD产生门限，则产生相应SD及SF告警录入国在计数时间内计数值低于清除门限，则告警清除。与B2BIP计数模式相同，SD及SF计数同样可以??窨榧剖氨忍丶剖街帜,剑赏拇嫫髋渲谩?接收K1、K2字节处理 接收K1及K2字节，转换为128K的串行通道输出。该串行通道的时钟为片内产生的128KHz不均匀时钟，该时钟与接收STM-1并行时钟同步。 接收K1及K2字节同时还写入到接收段开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收K1及K2还可以通过段开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 如果连续3帧接收到相同的K1及K2字节，则把K1及K2字节写入相应寄存器，并可通过单片机读出。 接收DCC2处理 接收D4,D12字节，转换为576K的串行通道输出。该串行通道的时钟为片内产生的576KHz不均匀时钟，该时钟与接收STM-1并行时钟同步。 接收D4,D12字节同时还写入到接收段开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收D4,D12还可以通过段开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收S1字节处理 如果连续3帧收到相同的S1字节，则把接收到的S1字节写入相应寄存器，并可通过单片机读出。 如果连续3帧收到新的S1字节，则产生新S1字节告警;如果收到的S1字节与期望接收的S1字节不同，则产生S1不同告警中断，如果相同，则该告警清楚。 接收S1字节同时还写入到接收段开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收S1字节还可以通过段开销串行输出通道串行输出， 该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收E2字节处理 接收E2字节，转换为64K的串行通道输出。该串行通道的时钟为片内产生的64KHz不均匀时钟，该时钟与接收STM-1并行时钟同步。 接收E2字节同时还写入到接收段开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收E2还可以通过段开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收M1字节处理 接收M1字节并对其值进行MREI计数，如果计数值超过寄存器设置门限，则产生REI清华大学电子工程系 Page 40 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 计数值超门限中断;如果计数值计满，则产生REI计数值溢出中断。 接收E2字节同时还写入到接收段开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收E2还可以通过段开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收段开销寄存器RAM 所有接收的STM-1的前9列，包括指针区域，均按照字节在STM-1帧中的具体位置写入接收段开销RAM中，并可通过单片机进行读出，读出方法参见寄存器说明部分。 接收段开销串行输出通道 接收段开销提取模块在输入数据流中提取全部段开销，包括指针区域，并将它们以串行数据格式发送到输出管脚上，ROHCKO，ROHO，ROHFPO实现此功能。ROHCKO为5.184MHz的时钟信号，ROHO为串行段开销数据流，在 指示段开销的位置，在第一个A1字节的第一比特ROHCKO的上升沿更新，ROHFPO 位置为高，其他位置为低，指示了串行通道开销的帧的起始位置。 接收AU指针解释 接收指针解释模块执行接收AU指针解释功能。此模块在指针解释时产生SLOP和SAIS告警，指针解释后从输入数据流中提取VC4数据。指针解释算法是一个有限状态机，状态转移图如下图所示: NDF_enableInc_indDec_ind3×norm_pointNorm9 x inv_point3 x AIS_ind9 x NDF_enableNDF_enable3 x norm_point3 x norm_point3 x AIS_indLOPAIS9 x inv_point接收高阶通道开销J1字节处理 接收J1字节处理可以选择16字节J1复帧或64字节J1复帧两种模式。J1字节处理模块内部包含两个寄存器RAM;一个存储期望接收的J1字节复帧，另一个存储正确接收的J1字节复帧。 如果连续3个J1复帧都收到相同的J1复帧，则J1不稳定的告警J1UNST清楚，同时把接收到的J1复帧写入接收J1复帧寄存器RAM中。如果连续3个J1复帧接收到互不相同的J1字节，则J1不稳定的告警产生，同时停止写入接收J1寄存器RAM。J1不稳告警讲同时产生相应中断。 如果存储在接收的J1复帧RAM中的J1复帧与期望接收的J1复帧完全相同，则J1失配告警J1TIM清除;如果存储在接收J1RAM中的J1复帧与期望接收的J1复帧不相同，则产生J1TIM告警，并同时产生相应中断。 清华大学电子工程系 Page 41 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 J1期望寄存器RAM可通过单片机配置其内部内容，并可通过单片机读出;J1接收寄存器RAM也可通过单片机接口读出其内容，具体操作参见寄存器说明部分。 接收高阶通道开销B3字节处理 接收B3进行高阶通道BIP-8校验，如果出现的B3BIP校验错误，则产生相应中断，同时对B3BIP错误进行计数。B3BIP错误计数器工作在两种模式:块计数和比特计数，可通过寄存器进行配置。如果采用块计数，则每帧B3BIP出现一位或多位错误，则计数值加一;否则计数值保持;如果采用比特计数，则每帧B3BIP出现多 少个错误，则计数值增加多少，如无错误，则计数值保持。B3BIP错误计数器可通过寄存器配置其门限，如果计数值超过门限，则产生B3BIP计数值超门限中断;如果计数值达到最大值，则产生B3BIP计数值溢出中断。B3BIP计数值可通过单片机读出，具体读出方法参见寄存器说明部分。 接收高阶通道开销C2字节处理 如果连续3帧收到相同的C2字节，则把接收到的C2字节写入相应寄存器，并可通过单片机读出。 如果收到的C2字节与期望接收的C2字节不同，则产生高阶信号失配告警中断，如果相同，则该告警清楚。 接收C2字节同时还写入到接收高阶通道开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收C2字节还可以通过高阶通道开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收高阶通道开销G1字节处理 对接收G1字节前四比特进行REI计数，如果计数值超过寄存器设置门限，则产生REI计数值超门限中断;如果计数值计满，则产生REI计数值溢出中断。 接收G1字节第五比特为RDI，如果连续5帧RDI为‘1’，则产生HPRDI告警和中断;如果连续5帧没有收到RDI， G1字节同时还写入到接收高阶通道开销寄存器RAM中，则清除HPRDI告警。 接收 可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收G1字节还可以通过高阶通道开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收高阶通道开销F2和F3字节处理 接收F2及F3字节，转换为64K的串行通道输出。该串行通道的时钟为片内产生的64KHz不均 F2及F3字节同时还写入到接收高匀时钟，该时钟与接收VC4并行时钟同步。 接收 阶通道开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收F2及F3还可以通过高阶通道开销开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收高阶通道开销H4字节处理 H4字节的第1和第0比特为低阶复帧定位指示。如果在一个低阶复帧中，其定位指示不是按照“00”、“01”、“10”、“11“的模式变化，则OOM告警和中断产生;如果在一个低阶复帧中，定位指示是按照这种模式变化，则OO告警清除。如果连续5个低阶复帧都处于OOM状态，则低阶复帧丢失告警LOM产生;如果连续5个低阶复帧都没有出现OOM状态，则LOM告警清除。 接收H4字节同时还写入到接收高阶通道开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 清华大学电子工程系 Page 42 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 接收H4还可以通过高阶通道开销开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收高阶通道开销K3字节处理 K3字节的1,4比特为高阶通道APS指令。如果连续3帧收到相同的K3字节，则写入相应寄存器并可通过单片机接口读出。如果连续3帧收到新的K3字节，则产生K3字节变化的告警和中断，如果再连续3帧出现相同APS指令，则该告警清除;如果连续3帧出现全‘1’APS指令，则产生APS帧的告警和中断，如果连续3帧出现非全‘1’APS指令，则该告警清除。 接收K3字节同时还写入到接收高阶通道开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收K3还可以通过高阶通道开销开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收高阶通道开销N1字节处理 接收N1字节5,8比特，转换为32K的串行通道输出。该串行通道的时钟为片内产生的32KHz不均 匀时钟，该时钟与接收VC4并行时钟同步。 如果接收的N1字节的1,4比特为全‘1’，则产生ISF告警和中断，否则清除该告警。 如果接收的N1字节的1,4尼特为小于“1000“的数，则如果其中出现‘1’则产生IECBIP，并对IECBIP进行计数。如果计数值超过设定门限，则产生IEC计数超过门限中断录入国IEC计数器计满，则产生IEC计数器溢出中断。 接收N1字节同时还写入到接收高阶通道开销寄存器RAM中，可通过单片机接口进行读出，具体读出方法参见寄存器说明部分。 接收N1还可以通过高阶通道开销开销串行输出通道串行输出，该串行通道包括所有段开销字节，具体参见段开销串行通道输出部分。 接收高阶通道开销寄存器RAM 所有接收的高阶通道开销，均按照字节在VC4帧中的具体位置写入接收高阶通道开销RAM中，并可通过单片机进行读出，读出方法参见寄存器说明部分。 接收高阶通道开销串行输出通道 接收高阶通道开销提取模块在VC4数据流中提取全部高阶通道开销，并将它们以串行数据格式发送到输出管脚上，RPOHCKO，RPOHO，RPOHFPO实现此功能。RPOHCKO为576KHz的时钟信号，RPOHO为串行段开销数据流，在RPOHCKO的上升沿更新，RPOHFPO指示高阶通道开销的位置，在第一个J1字节的第一比特位置为高，其他位置为低，指示了串行通道开销的帧的起始位置。 接收反向指针调整 接收反向指针调整模块将从线路接收到接收的VC4数据与系统时钟同步，接收端提取的VC4数据总线通过接收指针调整与新的系统时钟同步。系统时钟通过SCLK管脚输入，通过指针调整使输出VC4总线与SCLK同步。 反向指针调整输出得VC4数据流其帧头中J0得位置可通过输入管脚DFPI进行设定。如果DFPI有输入，则反向指针调整输出得VC数据流中帧头J0的位置即为DFPI确定的位置，如果DFPI没有输入，则反向指针调整输出的数据流帧头J0的位置为片内自由振荡产生。如果经过芯片指针下泄处理后的VC4数据总线要送出片外参与交叉连接，则必须通过DFPI送入帧定位信号，并与交叉连接系统其他帧定位信号一致。 反向指针调整其状态机如下图所示。 清华大学电子工程系 Page 43 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 芯片还提供反向指针调整正调整、负调整事件计数器，并可设定计数器计数门限。如果计数值超过计数门限，则产生相应计数超门限中断;如果计数器计满，则产生计数器溢出中断。调整事件计数器可通过单片机接口读出，读出方法参见寄存器说明部分。 发送端高阶通道开销J1字节处理 发送端高阶通道开销J1字节可通过寄存器配置四种生成模式:保留原有J1字节，通过J1寄存器RAM生成，通过片内高阶通道开销寄存器RAM生成，或通过发送串行高阶通道开销生成。 如果选择保留原有J1字节模式，则J1字节不作任何变化，保留上行VC4总线中的J1。芯片作为终端复用时不可选择这种模式。 如果选择J1寄存器RAM生成，J1复帧可选择16字节模式或64字节模式，可通过单片机接口把J1复帧写入片内J1寄存器RAM，发送端择从J1寄存器RAM中读出对应J1字节并插入到发送VC4数据流中，单片机写入J1寄存器RAM的过程参见寄存器说明部分。 如果选择通过片内高阶通道开销寄存器RAM生成，则通过单片机接口写入所有发送高阶通道开销，发送J1字节从高阶通道开销寄存器RAM中读取并插入到VC4数据流中，单片机写入发送高阶通道开销的过程参见寄存器说明部分。 如果选择通过发送串行高阶通道开销生成，则发送J1字节通过高阶通道开销串行输入端口TPOHI输入，同时对应J1字节的TPOHENAI设为高电平有效。 注意:在上述方法中，采用串行通道输入的方式具有最高的优先级。 发送串行高阶 通道开销B3字节处理 发送高阶通道开销B3字节为计算上一帧高阶通道BIP-8结果，插入到B3字节中。B3字节可选两种模式:保留原有B3字节或片内生成，不可以通过其他方式输入。 如果选择保留原有B3字节模式，则B3字节不作任何变化，保留上行VC4总线中的H4。芯片作为终端复用时不可选择这种模式。 发送串行高阶通道开销C2、G1字节处理 发送端高阶通道开销C2、G1字节可通过寄存器配置三种生成模式:保留原有C2、G1字节，通过片内高阶通道开销寄存器RAM生成，或通过发送串行高阶通道开销生成。 如果选择保留原有C2、G1字节模式，则C2、G1字节不作任何变化，保留上行VC4总线中的C2、G1。芯片作为终端复用时不可选择这种模式。 如果选择通过片内高阶通道开销寄存器RAM生成，则通过单片机接口写入所有发送高阶清华大学电子工程系 Page 44 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 通道开销，发送C2、G1字节从高阶通道开销寄存器RAM中读取并插入到VC4数据流中，单片机写入发送高阶通道开销的过程参见寄存器说明部分。 如果选择通过发送串行高阶通道开销生成，则发送C2、G1字节通过高阶通道开销串行输入端口TPOHI输入，同时对应C2、G1字节的TPOHENAI设为高电平有效。 注意:在上述方法中，采用串行通道输入的方式具有最高的优先级。 发送串行高阶通道开销H4字节处理 发送H4字节可选两种模式:保留原有H4字节或片内生成，不可以通过其他方式输入。 如果选择保留原有H4字节模式，则H4字节不作任何变化，保留上行VC4总线中的H4。 H4字节模式，H4字节芯片作为终端复用时不可选择这种模式。 如果选择片内生成 的前6比特置为全‘1’。最后两比特有两种生成模式，根据发送VC4总线中帧头信号V1脉冲位置生成H4或者自由振荡方式生成H4。如果芯片工作在低阶支路复用的模式，则必须设置成采用V1脉冲的模式。 发送串行高阶通道开销F2、F3字节处理 发送F2、F3字节可选两种模式:保留原有F2、F3字节，通过F2、F3串行通道输入，通过发送高阶通道开销寄存器RAM生成，或者通过高阶通道开销串行输入生成。 如果选择保留原有F2、F3字节模式，则F2、F3字节不作任何变化，保留上行VC4总线中的F2、F3。芯片作为终端复用时不可选择这种模式。 如果选择通过F2、F3串行通道生成，F2、F3串行通道输入按照输出的TP64O时钟生成，片内根据输入的串行F2、F3输入生成F2。F3字节插入到VC4数据流中。 如果选择通过片内高阶通道开销寄存器RAM生成，则通过单片机接口写入所有发送高阶通道开销，发送F2、F3字节从高阶通道开销寄存器RAM中读取并插入到VC4数据流中，单片机写入发送高阶通道开销的过程参见寄存器说明部分。 如果选择通过发送串行高阶通道开销生成，则发送F2、F3字节通过高阶通道开销串行输入端口TPOHI输入，同时对应F2、F3字节的TPOHENAI设为高电平有效。 注意:在上述方法中，采用串行通道输入的方式具有最高的优先级。 发送串行高阶通道开销N1字节处理 发送N1字节的第1,4比特可选三种模式:保留原有N1字节内容，通过发送高阶通道开销寄存器RAM生成，或者通过高阶通道开销串行输入生成。比特5,8可选四中模式:保留原有N1字节内容，通过串行N1通道输入生成，通过发送高阶通道开销寄存器RAM生成，或者通过高阶通道开销串行输入生成。 如果选择保留原有N1字节模式，则N1字节不作任何变化，保留上行VC4总线中的N1。芯片作为终端复用时不可选择这种模式。 如果选择通过N1串行通道生成，N1串行通道输入按照输出的TP32O时钟生成，片内根据输入的串行N1输入生成N1字节的5,8比特插入到VC4数据流中。 如果选择通 过片内高阶通道开销寄存器RAM生成，则通过单片机接口写入所有发送高阶通道开销，发送N1字节从高阶通道开销寄存器RAM中读取并插入到VC4数据流中，单片机写入发送高阶通道开销的过程参见寄存器说明部分。 如果选择通过发送串行高阶通道开销生成，则发送N1字节通过高阶通道开销串行输入端口TPOHI输入，同时对应N1字节的TPOHENAI设为高电平有效。 注意:在上述方法中，采用串行通道输入的方式具有最高的优先级。 发送VC4 指针产生 VC4指针产生模块实现VC4指针调整功能，其指针调整符合G.707建议。 芯片指针的正调整调整、负调整事件计数器，同时可通过寄存器设置正调整、负调整事件计数器的门限。如果产生了调整事件，则产生相应中断;如果调整事件计数器计数值清华大学电子工程系 Page 45 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 超过了门限，则产生相应计数器超门限中断录入国调整事件计数器计满，则产生相应调整事件计数器溢出中断。 发送复用段开销J0字节处理 发送段开销J0字节可通过寄存器配置三种生成方式:通过J0寄存器RAM生成，通过段开销寄存器RAM生成，或 RAM生成模式，则可通过单片通过串行段开销输入产生。 如果选择通过J0寄存器 机接口向片内J0寄存器RAM写入16字节或64字节J0复帧，发送J0从此RAM中读取J0字节并插入到发送STM-1数据流中。J0寄存器RAM的读写参见寄存器说明部分。 如果选择通过段开销寄存器RAM生成模式，则可通过单片机接口向片内段开销寄存器RAM写入所有段开销，发送J0字节从此RAM中读取并插入到发送STM-1数据流中。 TOHCKI及TOHFPO输出产生如果选择通过串行段开销输入产生模式，则TOHI根据 串行输入段开销，芯片从串行输入段开销中提取J0字节，插入到发送STM-1数据流中。在此种模式下，与发送J0字节对应的TOHENAI应置为高电平。 注意，在以上几种模式中，采用串行段开销输入模式具有最高优先级。 发送段开销A1、A2、B1、B2及指针域处理 发送段开销中的A1、A2、B1、B2、及指针域可选两种生成模式:片内直接生成，与串行通道输入异或生成， 如果通过片内直接生成，则A1字节插入X“F6”，A2字节插入X“28”，B1及B2为相应 上一帧再生段及复用段BIP8及BIP24运算结果。 如果通过串行通道异或生成，则把片内生成的A1、A2、B1、B2及PTR与通过串行段开销输入TPOHI中提取的A1、A2、B1、B2及PTR做异或处理再插入到STM-1数据流中。通过这种方式，可以人为插入一些错误。在这种模式下，对应TOHENAI应置为高电平，同时对应TOHI输?胂,囊旎蚰,健?发送段开销D1,D3字节处理 发送段开销D1,D3字节可通过三种模式生成:通过DCC1串行输入通道生成，通过段开销寄存器RAM生成，通过段开销串行通道输入生成模式。 如果选择通过串行DCC1输入通道生成，则DCC1串行输入应根据TC192O生成DCC1输入，片内提取DCC1串行输入插入到发送STM,1数据流的相应D1,D3字节中。 如果选择通过段开销寄存器RAM生成，则可通过单片机接口向片内段开销寄存器RAM写入所有段开销，发送D1,D3字节从此RAM中读取并插入到发送STM-1数据流中。 如果选择通过串行段开销输入产生模式，则TOHI根据TOHCKI及TOHFPO输出产生串行输入段开销，芯片从串行输入段开销中提取D1,D3字节，插入到发送STM-1数据流中。在此种模式下，与发送D1,D3字节对应的TOHENAI应置为高电平。 注意，在以上几种模式中，采用串行段开销输入模式具有最高优先级。 发送段开销D4,D12字节处理 发送段开销D4,D12字节可通过三种模式生成:通过DCC2串行输入通道生成，通过段开销寄存器RAM生成，通过段开销串行通道输入 生成模式。 如果选择通过串行DCC2输入通道生成，则DCC2串行输入应根据TC576O生成DCC2输入，片内提取DCC2串行输入插入到发送STM,1数据流的相应D4,D12字节中。 如果选择通过段开销寄存器RAM生成，则可通过单片机接口向片内段开销寄存器RAM写入所有段开销，发送D4,D12字节从此RAM中读取并插入到发送STM-1数据流中。 如果选择通过串行段开销输入产生模式，则TOHI根据TOHCKI及TOHFPO输出产生串行输入段开销，芯片从串行输入段开销中提取D4,D12字节，插入到发送STM-1数据流中。在此种模式下，与发送D4,D12字节对应的TOHENAI应置为高电平。 清华大学电子工程系 Page 46 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 注意，在以上几种模式中，采用串行段开销输入模式具有最高优先级。 发送段开销E1、F1、E2字节处理 发送段开销字节E1、F1、E2可通过三种模式生成:通过E1、F1、E2串行输入通道生成，通过段开销寄存器RAM生成，通过段开销串行通道输入生成模式。 如果选择通过串行E1、F1、E2输入通道生成，则E1、F1、E2串行输入 片内提取E1、F1、E2串行输入插入到发送STM应根据TC64O生成E1、F1、E2输入， ,1数据流的相应E1、F1、E2字节中。 如果选择通过段开销寄存器RAM生成，则可通过单片机接口向片内段开销寄存器RAM写入所有段开销，发送E1、F1、E2字节从此RAM中读取并插入到发送STM-1数据流中。 如果选择通过串行段开销输入产生模式，则TOHI根据TOHCKI及TOHFPO输出产生串行输入段开销，芯片从串行 F1、E2字节，插入到发送STM-1数据流中。在此种模式下，输入段开销中提取E1、 与发送E1、F1、E2字节对应的TOHENAI应置为高电平。 注意，在以上几种模式中，采用串行段开销输入模式具有最高优先级。 发送段开销K1、K2字节处理 发送段开销字节K1、K2可通过三种模式生成:通过K1、K2串行输入通道生成，通过段开销寄存器RAM生成，通过段开销串行通道输入生成模式。 如果选择通过串行K1、K2输入通道生成，则K1、K2串行输入应根据TC128O生成K1、K2输入，片内提取K1、K2串行输入插入到发送STM,1数据流的相应K1、K2字节中。 如果选择通过段开销寄存器RAM生成，则可通过单片机接口向片内段开销寄存器RAM写入所有段开销，发送K1、K2字节从此RAM中读取并插入到发送STM-1数据流中。 如果选择通过串行段开销输入产生模式，则TOHI根据TOHCKI及TOHFPO输出产生串行输入段开销，芯片从串行输入段开销中提取K1、K2字节，插入到发送STM-1数据流中。在此种模式下，与发送K1、K2字节对应的TOHENAI应置为高电平。 注意，在以上几种模式中，采用串行段开销输入模式具有最高优先级。 发送段开销其他字节处理 发送段开销字节其他字节可通过两种种模式生成:通通过段开销寄存器RAM生成，通过段开销串行通道输入生成模式。 如果选择通过段开销寄存器RAM生成，则可通过单片机接口向片内段开销寄存器RAM写入所有段开销，发送其他字节从此RAM中读取并插入到发送STM-1数据流中。 如果选择通过串行段开销输入产生模式，则TOHI根据TOHCKI及TOHFPO输出产生串行输入段开销，芯片从串行输入段开销中提取其他字节，插入到发送STM-1数据流中。在此种模式下，与发送其他字节对应的TOHENAI应置为高电平。 注意，在以上几种模式中，采用串行段开销输入模式具有最高优先级。 发送接口处理 发送接口处理模块可选择地根据内部寄存器的控制比特对发送数据流执行扰码功能。 3)SDH指针下泄处理 SDH指针下泄模块包括指针下泄输入解复用、指针下泄、输出复用三个模块构成，其功能分别描 述如下??输入解复用 输入解复用器将输入的STM-1数据流分发给三个TUG3支路净荷处理器;同时也为其他功能子模块提供各类定时信号，例如复帧的定位，帧的定位和指示等。 清华大学电子工程系 Page 47 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 输入解复用器有输入复帧检测功能，复帧的定位通过SDH高阶处理产生的VC4下行数据总线中帧头指示中的V1脉冲来进行复帧的定位。 低阶指针下泄处理 低阶指针处理包括指针解释荷指针生成两部分。指针解释器处理输入的指针(V1/V2或)，指针值用来在输入TUG3数据流中，判定支路通道开销字节(V5)的位置。该算法被建模成一个有限状态机，其状态转移图与AU4指针解释状态转移图一致。VTPP所包含的是一个可以最多处理21个独立支路的时分有限状态机。状态向量在输入定时产生器指引下被存储在状态RAM中。指针解释器处理输入支路指针，这样在支路同步净荷封装当中的所有字节都能够被鉴别，并在查询中被写入到唯一的净荷FIFO缓存器中。 指针产生器模块根据参考中的详细描述产生支路的指针(V1/V2。指针值被用来决定输出流中支路通道开销字节的位置(V5)。算法可以被建模成一个有限状态机，其状态转移图如下图所示。VTPP包含的指针产生器是一个时分状态机，能够最多处理到21独立支路。状态向量被存在RAM中同当前支路相关的地址里。指针产生器用从当前支路的净荷缓冲器中相关的FIFO中读取字节，填到输出支路同步净荷封装中。指针产生器在输出数据流的V1-V3字节中产生指针。被传递到净荷缓冲器中的标志V5字节的标记用来校准指针。输出定时产生器指导指针产生器到同被处理的支路相关的净荷缓冲器中的FIFO中。指针产生器监控净荷缓冲器的填充程度，必要时插入输出指针调整来避免FIFO的溢出。 输出复用 输出复用器将三个处理过输出的Tug3数据流合并在一起，形成一个vc4的数据流输出。同时还向其他模块提供输出的定时信号，例如输出复帧信号，帧定位信号等。 其中pohpt子模块负责将输入VC4流中的POH字节转移到输出VC4流中的POH字节中，但是H4字节除外。在pohpt模块中，有一个16*8两帧弹性存储缓存器来吸收输入和输出帧间的相位抖动。帧调整的算法是:在读帧的最后一个位置时，判断写帧的位置。当写帧的位置同读帧的这一个位置基本上相同时，仍然输出当前帧的POH数据，否则输出下一个帧的POH数据。 输出VC4数据流中C1的位置，由输入的VC4中C1的位置经过固定延时来得到。根据清华大学电子工程系 Page 48 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 C1的位置和寄存器conf_pointer来确定J1的位置，在缺省的情况下，conf_pointer的值为522，即C1后第三个字节的位置。对于输出支路复帧的定位由otmf信号和寄存器比特OTMFH4来确定。当OTMFH4设为高时，otmf来标记指示下一个帧为复帧中第一帧的H4字节的位置;当OTMFH4设为低时，otmf来标记复帧中第一帧的V1字节的位置(J1后3个字节)。在输出的VC4数据总线上的H4字节的位置输出下一个复帧的位置。寄存器OJ1EN和OV1EN来决定是否在J1和V1字节的位置上，OC1J1V1信号是否设为高。 芯片还提供了输入数据旁通的功能，当寄存器Conf_bypass被设为高时，输入的数据流经过固定的延时后输出。寄存器Conf_bypass缺省的配置为低。 4)VC4 TelecomBus操作 VC4 TelecomBus总线分布框图 STM-A STM-B 高阶处理 高阶处理 ARVC4DO BRVC4DO ATVC4DOBTVC4DOATVC4DI BTVC4DI VC4 TelecomBus ARVC4D BRVC4D 处理 AADD BADD ADVC4DOBDVC4DOVC4-A VC4-B 低阶处理 低阶处理 上图示出了VC4 TelecomBus总线在芯片内部的分布。双向STM-1经接收处理并经指针下泄后形成接收A向VC4 TelecomBus总线ARVC4DO及BRVC4DO，该总线既通过管脚送往片外，同时业送往片内VC4总线处理器。支路及以太网映射形成的双向上行VC4总线AADD及BADD既经管脚三态输出，同时也送往VC4 TelecomBus处理器。外部送入的A向VC4 TelecomBus上行总线ATVC4DI及下行总线ARVC4D，以及B向VC4 TelecomBus上行总线BTVC4DI及下行总线BRVC4D都接入到VC4 TelecomBus总线处理器，用以按照不同的寄存器模式生成送往双向STM-1发送的发送VC4 TeleconBus总线ATVC4DO及BTVC4DO，以及送往低阶处理的双向下行VC4 TelecomBus总线ADVC4DO及BDVC4DO。 上行VC4 TelecomBus总线ATVC4DO及BTVC4DO的生成模式 上行VC4总线的生成有三种模式:终端复用模式、分插复用模式以及外部模式 ?? 终端复用模式 在这种模式下，相应总线控制模式寄存器A_MOD设为“01”，此时上行VC4总线既包括两部分:本地生成的包含E1及以太网映射生成的VC4相应TU12路序信号，以及由外部输入的其他 信号。此时，相应VC4定时模式应选为上行定时清华大学电子工程系 TU12路序 Page 49 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 模式，生成的上行VC4总线定时来自AC1J1V1、ASPE输入。外部输入的TVC4DI总线中的TVC4ENAI指示的是外部输入有效的TU路序的指示信号，高电平有效。总线中的TC1J1V1信号没有意义。同时需要注意的是，外部输入的数据及有效指示TVC4ENAI的产生应与芯片时序相同，具体参考芯片时序说明部分。如果没有外部TU12路序需要插入，则TVC4ENAI可接低电平。 ?? 分插复用模式 在这种模式下，相应总线控制模式寄存器A_MOD设为“00”，此时上行VC4总线既包括三部分:本地生成的包含E1及以太网映射生成的VC4相应TU12路序信号，由外部输入的其他TU12路序信号，以及本地下行VC4总线中不在本地终结而需要转接的TU12路序信号。此时，相应VC4定时模式应选为下行定时模式，生成的上行VC4总线定时来自下行VC4总线的DC1J1V1、DSPE输入。外部输入的TVC4DI总线中的TVC4ENAI指示的是外部输入有效的TU路序的指示信号，高电平有效。总线中的TC1J1V1信号没有意义。同时需要注意的是，外部输入的数据及有效指示TVC4ENAI的产生应与芯片时序相同，具体参考芯片时序说明部分。如果没有外部TU12路序需要插入，则TVC4ENAI可接低电平。 ?? 外部模式 在这种模式下，相应总线控制模式寄存器A_MOD设为“1x”，此时，VC4上行总线直接为外部总线输入，上行VC4总线的时钟及帧定位和数据总线均直接来自外部输入。 下行VC4 TelecomBus总线ADVC4DO及BDVC4DO的生成模式 下行VC4 TelecomBus总线共有三种工作模式:内部模式、外部模式和环回模式 ?? 内部模式 在这种模式下，相应模式寄存器D_SEL应置为‘0’， VC4_LOOP置为‘0’，此时下行VC4总线来自本芯片经高阶处理得到的下行VC4总线RVC4DO。 ?? 外部模式 在这种模式下，相应模式寄存器D_SEL应置为‘1’， VC4_LOOP置为‘0’，此时下行VC4总线来自芯片外部的下行VC4总线输入RVC4D。 ?? 环回模式 在这种模式下，相应模式寄存器D_SEL应置为‘x’， VC4_LOOP置为‘1’，此时下行VC4总线来自芯片内部的上行行VC4总线ADD，在片内经环回处理直接送到接收端。本模式可用于芯片的本地环回测试。注意，测试相应VC4总线定时应选为上行定时模式。 5)SDH低阶处理部分 低阶指针解释 低阶指针解释处理输入的指针(V1/V2)，指针值用来在输入TUG3数据流中，判定支路 通道开销字节(V5)的位置。该算法被建模成一个有限状态机，其状态转移图与AU4指针解释状态转移图一致。VTPI所包含的是一个可以最多处理21个独立支路的时分有限状态机。状态向量在输入定时产生器指引下被存储在状态RAM中。指针解释器处理输入支路指针，得到每一低阶支路的净荷位置，按照各虚级联组的配置将信息净荷送到LAPS/GFP处理模块中。 低阶指针解释产生的LOP及AIS告警可通过中断输出，同时指针解释中出现的正负调整事件还将进行计数，并可通过单片机接口读出计数值。 清华大学电子工程系 Page 50 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 低阶开销处理 低阶开销处理VTOP模块最多可处理21个支路的开销， 检测接收的每一个TU12支路的低阶通道开销的V5、N2、K4三个字节以及J2后和N2后字节中的O比特。 V5字节处理 V5字节的头两个比特为上一帧的VC-12复帧的所有比特的奇偶校验计算结果。在芯片的接收端将重新对接收到的VC-12复帧的所有奇数比特和偶数比特进行偶校验计算，并将计算结果与接收到的V5字节的这两个比特相比较。 比特的性能奇数器将加一。这个性能奇数器为饱和型计数如果有错误发生，则一个8 器。若计满，则保持满值，直到将此满值读出并对计数器清零开始新的计数。在未计满时，通过单片机对该计数器的读操作也可将该计数器清零。 V5字节的第三比特为远端块误码指示REI。芯片内提供一个8比特性能计数器REIC对此指示计数。如果此比特上收到一个1，则该计数器加一。该计数器为饱和型计数器，如果计满，并有新的1到来计数器的值将保持满值不变，直到单片机将此满值读出后对计数器清零，再开始新的计数。当计数值未满时，单片机对此计数器的读操作也将对此 FI。如果计数器清零。 V5的第四比特为远端失效指示R接收的V5字节中这一比特为1，则告警记录寄存器中的RFI比特将置为1。这一寄存器比特为锁存比特，它将保持此1值直到单片机将其读出并对该寄存器比特清零。 V5字节的第5，6，7比特为信号标记比特在芯片的接收端，?赏テ慈胍桓銎谕盏降男藕疟昙堑浇邮招藕疟昙羌拇嫫鱈ABEL中。接收到的信号标记将同此寄存器中的期望信号标记相比较。如果连续5个VC-12复帧的V5字节中包含未装载信号标记”000”，将产生一个未装载缺陷事件UNEQ。告警记录寄存器中的相应比特将置为1。如果连续5个VC-12复帧的V5字节包含了不同于“000”的任何其他信号标记，则未装载缺陷事件将被清除。如果连续5个VC-12复帧的V5字节包含的信号标记不同于信号标记寄存器中的期望信号标记，将产生一个信号标记失配缺陷事件。告警记录寄存器中的相应比特将置为1。如果连续5个VC-12复帧的V5字节包含的信号标记与信号标记寄存器中的期望信号标记相同，则信号标记失配缺陷事件将被清除。 V5字节的第八比特为远端缺陷指示比特RDI。如果连续5个VC-12复帧的V5字节的第八比特为1，将产生一个远端缺陷事件。告警寄存器中的相应比特将置为1。如果连续5个VC-12复帧的V5字节的第八比特为0，则远端缺陷事件将被清除。 在接收端，V5字节被接收，可通过低阶通道串行接口输出或写入片内低阶通道开销寄存器RAM，可通过单片机接口输出。 在芯片的发送端，V5字节的第1和第2比特为片内计算出的上一VC-12复帧的所有奇数比特和偶数比特的偶校验结果。如果片内配置发送端插入接收端接收告警，V5字节的第3比特和第8比特，则如果VC12接收端检测了BIP错误以及SLM等告警时，插入相应REI及RDI告警;否则插入‘0’。如果不选择插入接收端告警，V5字节的REI及RDI比特及其它比特还可以通过低阶通道开销寄存器RAM或 低阶通道开销串行输入接口输入，如果选择通过低阶通道开销寄存器RAM生成，则通过单片机接口把低阶通道开销写入相应寄存器RAM中，从RAM相应地址读出的值被插入到VC12数据流中通道开销的对应位置;如果选择通过低阶通道开销串行输入通道生成，则对应低阶通道开销通过串行接口输入，片内从中提取相应字节插入到VC12数据流中。详细说明参见寄存器说明部分和功能时序说明部分。 N2字节处理 清华大学电子工程系 Page 51 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 在接收端，N2字节被接收，可通过低阶通道串行接口输出或写入片内低阶通道开销寄存器RAM，可通过单片机接口输出。 在发送端，N2字节可以通过低阶通道开销寄存器RAM或低阶通道开销串行输入接口输入，如果选择通过低阶通道开销寄存器RAM生成，则通过单片机接口把低阶通道开销写入相应寄存器RAM中，从RAM相应地址读出的值被插入到VC12数据流中通道开销的对应位置;如果选择通过低阶通道开销串行输入通道生成，则对应低阶通道开销通过串行接口输入，片内从中提取相应字节插入到VC12数据流中。详细说明参见寄存器说明部分和功能时序说明部分。 K4字节处理 在接收端，K4字节被接收，可通过低阶通道串行接口输出或写入片内低阶通道开销寄存器RAM，可通过单片机接口输出。 在发送端，如果该路VC12为虚级联成员，则K4的第1,2比特携带虚级联及LCAS信息，由片内生成，在SDH低阶处理过程中不作改动，其它比特处理方式与下同;如果该路VC12不作为虚级联组成员，则其所有比特处理均一致，K4字节可以通过低阶通道开销寄存器RAM或低阶通道开销串行输入接口输入，如果选择通过低阶通道开销寄存器RAM生成，则通过单片机接口把低阶通道开销写入相应寄存器RAM中，从RAM相应地址读出的值被插入到VC12数据流中通道开销的对应位置;如果选择通过低阶通道开销串行输入通道生成，则对应低阶通道开销通过串行接口输入，片内从中提取相应字节插入到VC12数据流中。详细说明参见寄存器说明部分和功能时序说明部分。 O比特处理 如果该路VC12不作为虚级联组成员，则其J2及N2后一字节的3,6比特一起构成O字节。 在接收端，J2及N2后一字节被接收，其中即包含O字节，可通过低阶通道串行接口输出或写入片内低阶通道开销寄存器RAM，可通过单片机接口输出。 在发送端，O字节可以通过低阶通道开销寄存器RAM或低阶通道开销串行输入接口输入，如果选择通过低阶通道开销寄存器RAM生成，则通过单片机接口把低阶通道开销写入相应寄存器RAM中，从RAM相应地址读出的值被插入到VC12数据流中通道开销的对应位置;如果选择通过低阶通道开销串行输入通道生成，则对应低阶通道开销通过串行接口输入，片内从中提取相应字节插入到VC12数据流中。详细说明参见寄存器说明部分和功能时序说明部分。 低阶通道开销的串行输入输出 芯片提供低阶通道开销的串行输入输出。串行通道的时钟为系统时钟的二分频时钟，VC4帧中的1,63路VC12的通道开销字节按照一定的顺序串行输入输出，具体安排参见功能时序说明部分。 注意:接收A、B两个方向的低阶通道串行输出分两路分别输出;在发送端，只有一个低阶通道串行输入，生成的低阶通道开销同时发送到A、B两个发向的VC12数据流中。 低阶通道追踪字节J2处理 低阶通道追踪字节处理RTTB模块最多可处理21个支路的低阶开销字节J2，J2字节按照16字节复帧形式进行处理。 在接收端，对于每一路VC12接收到的J2的16字节，写入到当前J2字节RAM中，该清华大学电子工程系 Page 52 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 RAM 可通过单片机接口读出;同时，通过检测比较接收到的每一支路的J2的16字节复帧 与存储在片内RAM中的期望的J2字节复帧，给出通道追踪字节失配告警TIM。如果 连续3个J2复帧，当前接收J2复帧都与期望接收J2复帧相同，则清除TIM告警;如果 连续3个J2复帧都与期望接收J2复帧不同，则产生TIM告警。 在发送端，J2字节可以 通过低阶通道开销寄存器RAM或低阶通道开销串行输入接口输入，如果选择通过低 阶通道开销寄存器RAM生成，则通过单片机接口把低阶通道开销写入相应寄存器 RAM中，从RAM相应地址读出的值被插入到VC12数据流中通道开销的对应位置; 如果选择通过低阶通道开销串行输入通道生成，则对应低阶通道开销通过串行接口 输入，片内从中提取相应字节插入到VC12数据流中。详细说明参见寄存器说明部分 和功能时序说明部分。 低阶指针生成 低阶指针生成为VC12适配进VC4帧进行 TU12指针的生成，此处VC4帧的帧定位可选两种模式，下行定时模式和上行定时模 式。如果选择下行定时模式，则生成VC4帧定位信息来自低阶SDH处理的下行VC4 数据中线中的帧定位信息;如果采用上行定时模式，则生成VC4帧定位信息来自外 部输入的帧定位信息。该配置需要与VC4总线处理部分配置联合设置，以完成不同 的VC4总线处理模式的功能。 低阶指针生成及TU12指针的生成，其状态机为G707 建议状态机，对其过程中的正调整事件、负调整事件以及FIFO溢出事件均可输出中 段，并对调整事件进行计数，可通过单片机接口读出。 虚级联组以及E1数据的选 择 经过指针下泄处理后，得到标识出每一个支路净荷的数据总线。根据寄存器的设 置，为每一个虚级联组从接收总线中分解出相应的支路数据。根据寄存器的设置， 为每一个E1模块从接收总线中分解出相应的支路数据。并根据寄存器的设置，为每 一个虚级联组分配相应的发送支路时序。根据寄存器的设置，为每一个E1模块分配 相应的发送支路时序 6)E1处理单元 完成E1的线路编解码、码速调整和去调整、 以及收端的数字解同步去抖动和漂移，并将E1信号映射到相应的VC中。该部分处理 完全按照ITUG707处理，其接口性能完全符合ITUG783建议要求 E1上行支路配置 芯片可支持1,16路E1上行，如果对应E1上行路序配置寄存器为全‘0’，则表示该支 路不进行上行操作。E1支路上行路序可配置为1,63，与VC4内支路对应关系如下表。 配置上行的E1支路同时发送到上行的VC4总线AADD和BADD中。 TUSELTUSEL TUSEL TUSEL TUSEL TUSEL TU-12路序 [5] [4] [3] [2] [1] [0] 0 0 0 0 0 1 TUG3-1, TUG2-1, TU12-1 0 0 0 0 1 0 TUG3-2, TUG2-1, TU12-1 0 0 0 0 1 1 TUG3-3, TUG2-1, TU12-1 0 0 0 1 0 0 TUG3-1, TUG2-2, TU12-1 0 0 0 1 0 1 TUG3-2, TUG2-2, TU12-1 0 0 0 1 1 0 TUG3-3, TUG2-2, TU12-1 清华大学电子工程系 Page 53 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0 0 0 1 1 1 TUG3-1, TUG2-3, TU12-1 0 0 1 0 0 0 TUG3-2, TUG2-3, TU12-1 0 0 1 0 0 1 TUG3-3, TUG2-3, TU12-1 0 0 1 0 1 0 TUG3-1, TUG2-4, TU12-1 0 0 1 0 1 1 TUG3-2, TUG2-4, TU12-1 0 0 1 1 0 0 TUG3-3, TUG2-4, TU12-1 0 0 1 1 0 1 TUG3-1, TUG2-5, TU12-1 0 0 1 1 1 0 TUG3-2, TUG2-5, TU12-1 0 0 1 1 1 1 TUG3-3, TUG2-5, TU12-1 0 1 0 0 0 0 TUG3-1, TUG2-6, TU12-1 0 1 0 0 0 1 TUG3-2, TUG2-6, TU12-1 0 1 0 0 1 0 TUG3-3, TUG2-6, TU12-1 0 1 0 0 1 1 TUG3-1, TUG2-7, TU12-1 0 1 0 1 0 0 TUG3-2, TUG2-7, TU12-1 0 1 0 1 0 1 TUG3-3, TUG2-7, TU12-1 0 1 0 1 1 0 TUG3-1, TUG2-1, TU12-2 0 1 0 1 1 1 TUG3-2, TUG2-1, TU12-2 0 1 1 0 0 0 TUG3-3, TUG2-1, TU12-2 0 1 1 0 0 1 TUG3-1, TUG2-2, TU12-2 0 1 1 0 1 0 TUG3-2, TUG2-2, TU12-2 0 1 1 0 1 1 TUG3-3, TUG2-2, TU12-2 0 1 1 1 0 0 TUG3-1, TUG2-3, TU12-2 0 1 1 1 0 1 TUG3-2, TUG2-3, TU12-2 0 1 1 1 1 0 TUG3-3, TUG2-3, TU12-2 0 1 1 1 1 1 TUG3-1, TUG2-4, TU12-2 1 0 0 0 0 0 TUG3-2, TUG2-4, TU12-2 1 0 0 0 0 1 TUG3-3, TUG2-4, TU12-2 1 0 0 0 1 0 TUG3-1, TUG2-5, TU12-2 1 0 0 0 1 1 TUG3-2, TUG2-5, TU12-2 1 0 0 1 0 0 TUG3-3, TUG2-5, TU12-2 1 0 0 1 0 1 TUG3-1, TUG2-6, TU12-2 1 0 0 1 1 0 TUG3-2, TUG2-6, TU12-2 1 0 0 1 1 1 TUG3-3, TUG2-6, TU12-2 1 0 1 0 0 0 TUG3-1, TUG2-7, -2 1 0 1 0 0 1 TUG3-2, TUG2-7, TU12-2 1 0 1 0 1 0 TUG3-3, TUG2-7, TU12-2 1 TU12 0 1 0 1 1 TUG3-1, TUG2-1, TU12-3 1 0 1 1 0 0 TUG3-2, TUG2-1, TU12-3 1 0 1 1 0 1 3-3, TUG2-1, TU12-3 1 0 1 1 1 0 TUG3-1, TUG2-2, TU12-3 1 0 1 1 1 1 TUG3-2, TUG TUG2-2, TU12-3 1 1 0 0 0 0 TUG3-3, TUG2-2, TU12-3 1 1 0 0 0 1 TUG3-1, TUG2-3, TU12-3 清华大学电子工程系 Page 54 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1 1 0 0 1 0 TUG3-2, TUG2-3, TU12-3 1 1 0 0 1 1 TUG3-3, TUG2-3, TU12-3 1 1 0 1 0 0 TUG3-1, TUG2-4, TU12-3 1 1 0 1 0 1 TUG3-2, TUG2-4, TU12-3 1 1 0 1 1 0 TUG3-3, TUG2-4, TU12-3 1 1 0 1 1 1 TUG3-1, TUG2-5, TU12-3 1 1 1 0 0 0 TUG3-2, TUG2-5, TU12-3 1 1 1 0 0 1 TUG3-3, TUG2-5, TU12-3 1 1 1 0 1 0 TUG3-1, TUG2-6, TU12-3 1 1 1 0 1 1 TUG3-2, TUG2-6, TU12-3 1 1 1 1 0 0 TUG3-3, TUG2-6, TU12-3 1 1 1 1 0 1 TUG3-1, TUG2-7, TU12-3 1 1 1 1 1 0 TUG3-2, TUG2-7, TU12-3 1 1 1 1 1 1 TUG3-3, TUG2-7, TU12-3 E1下行支路配置 芯片可支持1,16路E1下行，如果对应E1下行路 序配置寄存器为全‘0’，则表示该支路不进行下行操作。E1支路下行路序可配置为1 ,63，与VC4内支路对应关系如上表。配置下行的E1支路可从下行的VC4总线 ADVC4D和BDVC4AD中择优进行选取，由路序选择寄存器的第7比特决定。 E1接 口处理 E1接口包括HDB3编解码、伪随机序列生成、输入信号LOS及AIS检测以及 接口环回的设置。 E1接口输入输出码型可选为NRZ码型或HDB3码型:如选为HDB3 码型，则片内完成HDB3定时恢复，及HDB3编解码;如选为NRZ码型，则输入为NRZ 码及时钟信号。 在每路E1的发送端，可以通过寄存器配置使发送E1数据为2^15-1 的伪随机序列，可以通过这项设置实现一些测试功能。 在E1接口，对输入的E1信 号进行LOS及AIS检测，如果连续四帧时间内，输入信号持续为‘1’，则产生E1输入 AIS告警;如果持续为‘0’，则产生E1输入LOS告警。 在E1接口，可通过寄存器平平 配置实现输入E1输出E1的测试环回。 7)LCAS及虚级联部分 虚级联处理 本模块 为四路以太网提供4组共0,63路VC12虚级联的发送和接收(要求每组虚级联使用 0-48路VC12，四组虚级联所使用的VC12路数之和不能多于63)。虚级联采用低阶 通道开销中的Z7(K4)字节的第一和第二比特构成的32比特复帧进行处理。第一比 特构成的32比特复帧中，前11比特用作复帧的同步指示MFI，后22比特未用。第二 比特构成的32比特复帧结构如下图所示。其中1,5比特指示了该复帧是第几复帧，6 ,11比特指示该支路是虚级联组的第几个成员。在发送端，虚级足的每一成员按照 统一的定时，同步发送MFI以及帧序号Frame Indicator和序列号。在接收端，首先根 据每一个虚级联组成员收到的K4第一比特进行虚级联复帧的同步，然后进行虚级联 组的同步。完成虚级联组同步后，为补偿不同支路之间的延时差，把各支路净荷信 号写入外部SDRAM中，待对齐后再读出送HDLC/LAPS/GFP模块处理。芯片内置 128M SDRAM控制器，可支持最大64ms延时差。 清华大学电子工程系 Page 55 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 LCAS处理 LCAS针对虚级联的应用提供了一种可以保证业务无差错情况下的增加 或减少虚级联组成员的方法。该方法可以保证对业务毫无影响地动态增加或减少虚级联组地成员数;在虚级联组若干成员出现错误地情况下，可以临时去除出错地成员，迅速恢复业务，一旦出错成员恢复，可以无错误地重新加入。通过对各支路寄存器的配置，芯片可以实现增加、删除、或临时取出一个或多个虚级联组成员，从而实现带宽的灵活配置。 Tslot_conf的命令结构 比特 意义 3 该路是采用RPR环路方式还是以太网并发选收方式，如为‘0’则为RPR环路方式，如为‘1’，则为以太网并发选收方式 2 该路采用RPR环路方式时，参与哪一个环路，如为‘0’则为环一，如为‘1’，则为环二。如果比特3为‘1’，本比特没有意义 1 如果该路为环方式，则表示该路是否向内环发送，为‘1’则发送，为‘0’，则不发送;如果该路为以太网并发选收模式，则与0比特一起构成虚级联组的序号，本比特为高位。 0 如果该路为环方式，则表示该路是?裣蛲饣贩?停则发送，为‘0’，则不发送;如果该路为以太网并发选收模式，则与1比特一起构成虚级联组的序号，本比特为低位。 Rslot_conf的命令结构 比特 意义 4 如该路为并发选收模式，则表示选收方向，‘0’表示接收A B向 3 该路是采用RPR环路方式还是以太网并发选收方式，如为‘0’向，‘1’表示接收 则为RPR环路方式，如为‘1’，则为以太网并发选收方式 2 该路采用RPR环路方式时，参与哪一个环路，如为‘0’则为环一，如为‘1’，则为环二。如果比特3为‘1’，本比特没有意义 1 如果该路为环方式，则表示该路是否从内环接收，为‘1’则接收，为‘0’，则不接收;如果该路为以太网并发选收模式，则与0比特一起构成虚级联组的序号，本比特为高位。 0 如果该路为环方式，则表示该路是否从外环接收，为‘1’则接收，为‘0’，则不接收;如果该路为以太网并发选收模式，则与1比特一起构成虚级联组的序号，本比特为低位。 发送端命令格式 比特 意义 1 向该比特写入‘1’表示发端(SO)对该路进行加操作。只有当单片机对该比特写入‘1’的动作发生，才产生加的命令，没有写入的动作，则该比特没有意义。 0 向该比特写入‘1’表示发端(SO)对该路进行减操作。只有当单片机对该比特写入‘1’的动作发生，才产生减的命令，没有写入的动作，则该比特没有意义。 接收端命令格式 清华大学电子工程系 Page 56 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 比特 意义 1 向该比特写入‘1’表示接收端(SK)同意对该路进行加操作。只有当单片机对该比特写入‘1’的动作发生，才产生接收端加的命令，没有写入的动作，则该比特没有意义。 0 向该比特写入‘1’表示接收端(SK)对该路进行减操作。只有当单片机对该比特写入‘1’的动作发生，才产生减的命令，没有写入的动作，则该比特没有意义。 LCAS加支路操作 流程 快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计 第一步:配置Tslot_conf(3:0)以及相应收端Rslot_conf(4:0)，使得相应的物理层处理准备好物理连接关系 第二步:配置相应发端命令寄存器，进行加操作。 第三步:检查接收端相应支路加请求中断，如果检测到中断，并同意增加该支路，则向接收端命令寄存器发送相应指令。 第四步:监测相应的加成功状态寄存器及超时寄存器，如状态寄存器为‘1’，表示加成功;如果超时仍不能加成功，网管可以按1,3步骤让系统再次尝试加操作。注意已加成功的支路不能再进行加操作。 LCAS减支路操作流程减 第一步:确认要减的支路属于当前虚级联组成员并正在使用 第二步:配置相应发端命令寄存器，进行减操作。 第三步:检查接收端相应支路减请求中断，如果检测到中断，并同意从虚级联组中删除该支路，则向接收端命令寄存器发送相应指令。 第四步:监测相应的减成功状态寄存器及超时寄存器，如状态寄存器为‘1’，表示减成功;如果超时仍不能减成功， 网管可以按上述1,3步骤让系统再次尝试减操作。注意，已减成功的支路不能再进 行减操作。 第五步:减成功后，可以清除相应Tslot_conf(3:0)以及对端Rslot_conf (4:0)以更新物理连接关系。该路可以参与其他操作。 注意:同一虚级联组不 能同时进行加和减操作。 非LCAS的操作模式 第一步:设置相应的发送及接收虚 级联路数寄存器。 第二步:设置相应的Tslot_conf及Rslot_conf。 寄存器与地址分 配: ?? 地址与命令 TU12Tlsot_confRslot_conf地发送端add和接收端add和路数 地 址 址 rem命令地址 rem命令地址 1 X1040 X1140 X1900 X1940 2 X1041 X1141 X1901 X1941 3 X1042 X1142 X1902 X1942 4 X1043 X1143 X1903 X1943 5 X1044 X1144 X1904 X1944 6 X1045 X1145 X1905 X1945 7 X1046 X1146 X1906 X1946 清 华大学电子工程系 Page 57 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 8 X1047 X1147 X1907 X1947 9 X1048 X1148 X1908 X1948 10 X1049 X1149 X1909 X1949 11 X104A X114A X190A X194A 12 X104B X114B X190B X194B 13 X104C X114C X190C X194C 14 X104D X114D X190D X194D 15 X104E X114E X190E X194E 16 X104F X114F X190F X194F 17 X1050 X1150 X1910 X1950 18 X1051 X1151 X1911 X1951 19 X1052 X1152 X1912 X1952 20 X1053 X1153 X1913 X1953 21 X1054 X1154 X1914 X1954 22 X1055 X1155 X1915 X1955 23 X1056 X1156 X1916 X1956 24 X1057 X1157 X1917 X1957 25 X1058 X1158 X1918 X1958 26 X1059 X1159 X1919 X1959 27 X105A X115A X191A X195A 28 X105B X115B X191B X195B 29 X105C X115C X191C X195C 30 X105D X115D X191D X195D 31 X105E X115E X191E X195E 32 X105F X115F X191F X195F 33 X1060 X1160 X1920 X1960 34 X1061 X1161 X1921 X1961 35 X1062 X1162 X1922 X1962 36 X1063 X1163 X1923 X1963 37 X1064 X1164 X1924 X1964 38 X1065 X1165 X1925 X1965 39 X1066 X1166 X1926 X1966 40 X1067 X1167 X1927 X1967 41 X1068 X1168 X1928 X1968 42 X1069 X1169 X1929 X1969 43 X106A X116A X192A X196A 44 X106B X116B X192B X196B 45 X106C X116C X192C X196C 46 X106D X116D X192D X196D 47 X106E X116E X192E X196E 48 X106F X116F X192F X196F 49 X1070 X1170 X1930 X1970 50 X1071 X1171 X1931 X1971 51 X1072 X1172 X1932 X1972 52 X1073 X1173 X1933 X1973 53 X1074 X1174 X1934 X1974 54 X1075 X1175 X1935 X1975 55 X1076 X1176 X1936 X1976 56 X1077 X1177 X1937 X1977 57 X1078 X1178 X1938 X1978 58 X1079 X1179 X1939 X1979 清华大学电子工程系 Page 58 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 59 X107A X117A X193A X197A 60 X107B X117B X193B X197B 61 X107C X117C X193C X197C 62 X107D X117D X193D X197D 63 X107E X117E X193E X197E ?? 发送端及接收端命令的操作方式: 每次写入该地址，则相应路的命令即送出，其他 路不受影响;如果没有写操作，命令不会执行。 ?? 发送断命令取消操作地址 虚 级联组1:107F，比特0为1，表示取消操作;每次写这个寄存器执行命令 虚级联组 2:1080，比特0为1，表示取消操作;每次写这个寄存器执行命令 虚级联组3:1081， 比特0为1，表示取消操作;每次写这个寄存器执行命令 虚级联组4:1082，比特0 为1，表示取消操作;每次写这个寄存器执行命令 ?? 接收端add_req及rem_req中断 地址 加请求中减请求中说明 断地址 断地址 X1840 X1860 Bit7,0对应第8,1号 TU12 X1841 X1861 Bit7,0对应第16,9号TU12 X1842 X1862 Bit7,0对应第24,17 号TU12 X1843 X1863 Bit7,0对应第32,25号TU12 X1844 X1864 Bit7,0对应第40 ,33号TU12 X1845 X1865 Bit7,0对应第48,41号TU12 X1846 X1866 Bit7,0对应 第56,49号TU12 X1847 X1867 Bit6,0对应第63,57号TU12 ?? 发送端add_success和rem_success地址 加成功中减成功中说明 断地址 断地址 X1109 X1111 Bit7,0对应第8,1号TU12 X110A X1112 Bit7,0对应第16,9号TU12 X110B X1113 Bit7,0对应第24,17号TU12 X110C X1114 Bit7,0对应第32,25号TU12 X110D X1115 Bit7,0对应第40,33号TU12 X110E X1116 Bit7,0对应第48,41号TU12 X110F X1117 Bit7,0对应第56,49号TU12 X1110 X1118 Bit6,0对应第63,57号TU12 6) 10M/100M/1000M以太网处理 以太网接收端的解帧 完成以太网的帧定界，去除前导字段，完成地址，长度、类型域的识别以及CRC校验监测。对于有错误的以太网帧，可以通过寄存器配置选择是否发送往线路。同时提供性能计数器，包括接收的以太网帧数、字节数，超长或超短的以太网帧数、各种错误的以太网帧数，以及由于线路速率低无法发送而丢弃的以太网帧数等。 清华大学电子工程系 Page 59 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 以太网发送端的成帧 完成线路端接收的地址，长度、类型域的识别，插入前导字段，进行CRC的校验生成，产生完整的以太网帧送往以太网接口。同时提供性能计数器，包括发送的以太网帧数、字节数的计数等。 流量控制 当MII接口收到的数据速度超过了网络分配的带宽时，芯片将产生并通过MII接口发送Pause帧进行流量控制。芯片采用近端流量控制机制，当来自本地交换机的数据流量超过了SDH链路分配给该路以太网的带宽时，这时接收将会到达一定的水线然后溢出。当接收的容量到达一定水线时，pause帧发生器就产生pause帧并将该pause帧存入发送FIFO，然后由发送MAC控制器读取发送FIFO发送到本地交换机。 此外，由于以太网数据以突发为主，可以通过寄存器配置选择使用SDRAM来增加以太网发送侧缓存数据量，降低丢包率。 7) LAPS/GFP GFP GFP发送端按照ITU G7041/Y1303完成对以太网数据包的GFP包封，即在原以太网数据包上增加核心包头以及净荷包头，并在包尾增加FCS。其核心包头包括的长度域指示PLI及HEC在片内产生，净荷包头的各个域可通过寄存器配置。为实现速率的适配，片内自动完成空闲帧(Idle)的插入。支持客户端信号失效模式CSF。支持客户端管理帧的发送。打包后的数据可选择进行或不进行x^43+1自同步扰码。为方便测试，还可以通过寄存器配置，可以人为插入?髦执砦笮畔?,诜?投嘶固峁?髦中阅芗剖鳎?偷闹??纸谑?騀IFO上溢或下溢导致的丢帧数，帧长与PLI不符的帧数等。 GFP接收端主要完成GFP帧的定界以及从GFP帧中拆解出以太网帧。帧头HEC的处理支持单比特错的自动纠错以及多比特错的检测。芯片支持数据帧以及客户管理帧，自动检测和删除空闲帧。可通过寄存器配置选择是否进行x^43+1自同步解扰码。支持净荷的FCS校验以及错误告警。支持CSF告警的检测。 GFP封装以太网帧的结构图如下图所示，以太网帧中从目的地址到FCS校验部分作为GFP净荷封装进GFP包中。GFP包还包括核心帧头和扩展帧头两部分。 GFP核心帧头包括2字节长度指示域PLI以及PLI的2字节HEC校验结果，其HEC校验公式为，X^16+X^12+X^5+1，该HEC校验结果可实现帧头区域的纠单比特错和检查多比特错误的能力。在发送端，PLI及HEC为片内自动生成，并可根据需要在PLI及HEC区域插入单个或多个错误。在接收端，通过HEC可以对接收的PLI及HEC进行单比特纠错和多比特检测，并根据收到的PLI及HEC进行帧定位。芯片中采用的帧定位状态机如下图所示。其中预同步搜捕器的个数可通过单片机进行设置。 在 GFP的扩展帧头包含类型域帧头及净荷扩展帧头。类型域帧头包含2字节的类型域指示以及2字节的HEC校验。2字节的类型域指示分为四个域，分别为3比特的净荷类型指示域PTI:PTI为“000”则表示该帧为用户数据帧，PTI为“100”则表示该帧为客户管理帧;单比特FCS插入控制PFI:如为‘1’，则在净荷域后插入4字节的FCS校验结果，如为‘0’，则不插入FCS校验结果;4比特的扩展帧头指示域EXI:如EXI为“0000”，则表示GFP帧中不包含扩展帧头区域，如为“0001”，则表示线性扩展帧头区域;8比特用户净荷指示域UPI，用于指示净荷域封装的内容;2字节的HEC同样采用X^16+X^12+X^5+1多项式产生。在片内，发送PTI、PFI、EXI及UPI可通过单片机配置，但芯片只支持无扩展帧头模式，即EXI应设为“000”。在接收端，接收到的PTI、PFI、EXI及UPI经提取后写入寄存器，可通过单片机接口读出。 清华大学电子工程系 Page 60 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 GFP帧的最后一个域为净荷域的FCS校验结果，该域插入与否取决于类型帧头中的PFI域的值。 FCS，运算的多项式为FCS校验对净荷域的所有字节进行CRC运算，运算结果即为 X^32+X^26+X^23+X^22+X^16+X^12+X^11+X^10+X^8+X^7+X^5+X^4+X^2+X^1+ 1。在芯片中发送端根据PFI域的设置确定是否插入FCS域，在接收端，对FCS域进行校验，如果出现接收FCS校验错，则给出中断和告警。 如果没有用户数据帧及用户管帧，则GFP发送空闲帧，空闲帧的格式为xB6AB31E0，即为长度为0的PLI及对应全‘0’的HEC经过帧头扰码后的结果。 LAPS LAPS发送端按照ITU X86建议完成对以太网数据包的打包，包括插入标志符、地址、控制字段、以及SAPI字段，以及在包尾插入16或32比特FCS序列。其中地址、控制以及SAPI字段可通过寄存器设置，FCS字段片内自动生成。芯片支持帧间的标志字的个数配置，可选是否进行x^43+1自同步扰码，支持FCS错误插入。为实现净负荷的透清华大学电子工程系 Page 61 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 明传送，芯片自动完成信息域7D、7E字段的替换。芯片还提供多种性能计数器，包括发送的帧数、字节数、超长、超短帧数，以及因FIFO上溢或下溢而导致的丢包数等。 LAPS接收端主要完成从LPAS数据帧中解出以太网帧，还原信息域中替换的字节。芯片支持地址、控制、SAPI字段的检测以及输出，支持标志字段的删除，可选是否进行x^43+1自同步解扰码，支持FCS校验。芯片还提供各种性能计数器。 LAPS的帧结构如上图所示，包括标志域FLAG，1字节的地址域，1字节的控制域，两字节的服务接入点指示域SAPI，净荷域以及四字节FCS校验域。 帧标志域FLAG为x7E，该域标示了一个LAPS帧的起始与终结。在芯片的发送端，两个相邻帧之间的最少的FPAG域个数可以通过寄存器进行设置，当没有数据进行传送时，LAPS发送器将连续发送FLAG域。如果在包的净荷区域出现FLAG域，则通过字节替换的方式进行处理，即如果出现x7E，则用x7D和x5E替代，如果出现x7D，则用x7D和x5D替代。在芯片接收端，FLAG域用来进行帧的定位，如果前一字节为FLAG，后一字节为非FLAG，则表示帧的开始;如果前一字节为非FLAG，而后一字节为FLAG，则表示帧的结束。同时对净荷区域中替换的x7D及x7E字节进行还原。 对于LAPS帧而言，地址和控制域应设为x0403，SAPI域应设为xFE01。在芯片内，LAPS发送端的地址?颉?刂朴蛞约癝API域均可通过寄存器配置，在接收端，接受到的地址域、控制域、以及SAPI域写入寄存器，可通过单片机接口读出。 LAPS帧的最后一个域为的FCS 校验域，FCS校验对LAPS帧的所有字节进行CRC运算，运算结果即为FCS，运算的多项式为 X^32+X^26+X^23+X^22+X^16+X^12+X^11+X^10+X^8+X^7+X^5+X^4+X^2+X^1+ 1。在芯片中发送端计算并插入FCS域，在接收端，对FCS域进行校验，如果出现接收FCS校验错，则给出中断和告警。 8) POS接口部分 芯片提供标准8位POS L2接口的数据发送和交互处理 9)SDRAM接口 清华大学电子工程系 Page 62 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 芯片提供标准的SDRAM接口用于连接标准128Mb商用SDRAM。该芯片使用SDRAM的功能在于对各路虚级连时延的补偿和对齐以及为MII接收到的以太网数据提供缓存。SDRAM控制器包括两种工作模式:60MHz单纯虚级连应用工作模式，这种模式下，SDRAM只用作虚级联延时补偿的缓存;或者工作在100MHz模式下，这个模式是把从MII接口收到的数据缓存在SDRAM中，同时也用作虚级联的延时补偿。 清华大学电子工程系 Page 63 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 6，芯片工作模式 10M/100M以太网点对点传输 此时芯片最多支持4个10M/100M以太网全双工MII接口的收发，提供基于PAUSE帧的流量支持。对每一个以太网接口，可以最多分配48个VC12虚级联作为其物理通道进行数据传送，但四个虚级联组以及使用的E1/T1通道总和不可以超过一个STM-1的总容量。此时芯片支持基于SDH的低阶通道保护倒换，即并发选收的保护模式。在这种模式下，芯片可以提供最多16个E1的接入，但还可以通过VC4的Telecom Bus接口接入更多的E1/T1。 1000M以太网点对点传输 此时，整个STM,1中的VC4都分配给1000M以太网，其他接口不能使用。此时芯片支持提供基于SDH的高阶通道保护倒换，即并发选收的保护模式 RPR环路模式 此时四个POS接口接入两个RPR环路的数据，通过寄存器分配的每个环上的两个虚级联通道形成最多两个RPR双环。此时，环路的保护通过外部的RPR MAC芯片实现。在这种模式下，芯片可以提供最多16个E1的接入，但还可以通过VC4的Telecom Bus接口接入更多的E1/T1。 混合模式 即以上10M/100M以太网传输及RPR环路模式两种情况的组合 测试模式 此时芯片提供多个层次的环回功能:MAC环回、HDLC/GFP/LAPS环回、SDH环回 清华大学电子工程系 Page 64 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 7(芯片时序 1，功能时序 1)发送STM-1串行数据时序(图1)显示了发送端工作在串行模式时STM-1串行数据时序关系。 TSCKI+/-A1(F6H)A1(F6H)A2(28H)A1(F6H)TSDO+/-图1 发送端STM-1串行数据时序 2)发送STM-1并行帧头指示信号和数据时序(图 2)显示了并行工作模式下的发送STM-1帧头位置指示TFPOUT和并行数据TSTMPDO[0:7]的时序关系。输入帧头位置指示TFPI确定了STM-1帧结构中第一行的第一个净荷字节，此指示不必每帧出现。 TCKITFPITFPOUTTBYCKOTSTMPDO[0:7]F6HF6HF6H28H28H28H01H00H00HA1 byteA2 byteJ0 byte图2 发送端STM-1并行帧头指示信号和数据时序 3)接收STM-1串行数据时序(图3)显示了当接收端工作在串行模式时接收STM-1串行数据时序关系。MXHO155-2 / SDH9900-G01将串行格式的STS-1数据流RSDI+/-转换为并行格式。 RSCKI+/-A1(F6H)A1(F6H)A1(F6H)A2(28H)RSDI+/-图3 接收端STM-1串行数 据时序 4)接收端STM-1并行帧头指示信号和数据时序(图4)显示了接收端STM-1工 作在并行模式下的并行输入时序。RCKI为19.44MHz时钟信号。帧头指示信号RFPI 指示了STM-1帧结构的帧头位置。RFPI不必每帧出现或根本不必出现，MXHO155-2 / SDH9900-G01具有内部帧同步器，可以决定输入并行STM-1的帧结构。 RCKIRFPIRSTMPDI[0:7]F6HF6HF6H28H28H28H01H00H00HSPESPESPESPESPESPESPESPEA1 byteA2 byteJ0 byte清华大学电子工程系 Page 65 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 图4 接收端STM-1并行帧头指示信号和数据时序 清华大学电子工程系 Page 66 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 5)发 送端VC4 输入总线时序。TBYCKI为19.44MHz时钟。高阶通道开销和有效净荷位置 由TPAYENAI ?淙胛呃幢晔叮慰纸谖恢糜蒚PAYENAI为低来标识。当 TPAYENAI为低时，输入总线时序信号TJ0J1V1I为高标识了J0字节位置。当 TPAYENAI为高时，TJ0J1V1I为高标识了J1 字节位置。可选地，每复帧TJ0J1V1I 为高来标识支路复帧的第一帧位置，即每支路复帧的第一帧的空指针指示(NPI)的第 一个字节位置。VC4 总线奇偶校验输入TPCI为输入VC4总线的奇偶校验值，包括 TVC4PDI[0:7]并可能包括TPAYENAI和TJ0J1V1I。 TBYCKITPAYENAITJ0J1ITVC4PDI[0:7]J0SPESPESPESPEJ1SPESPESPESPESPESPESPESPETPCI 图5 发送端VC4 输入总线时序 6)接收端分接VC4 总线时序关 系。RBYCKO为19.44MHz时钟。帧头指示输入DFPI标志了接收端VC4总线 帧结构。DFPI不必每帧出现或根本不必出现。高阶通道开RVC4PDO[0:7] 的STM-1 销和净荷字节通过RPAYENAO输出为高来指示，段开销字节通过RPAYENAO输出 为低来指示。当 RPAYENAO为低时，分接VC4总线时序指示信号RJ0J1O为高来标 识J0字节。当 RPAYENAO为高时，分接VC4总线时序指示信号RJ0J1O为高来标识 J1字节。分接VC4总线奇偶校验输出RPCO为输出VC4总线的奇偶校验值，包括 RVC4PDO[0:7]并可能包括RPAYENAO和RJ0J1O。 RBYCKODFPIRPAYENAORJ0J1OJ0SPESPESPESPEJ1SPESPESPESPESPESPESPESPERVC4PDO[0:7]RPCO 图6 接收端VC4 输出总线时序 7)发送端段开销访问串 行总线时序(图7)显示了发送端段开销插入接口时序。输出 TOHCKO为不均匀的 5.184 MHz时钟，被用于更新输出TOHFPO，和对输入 TOHI 和TOHENAI抽样。对 于给定段开销字节位置时对TOHENAI的抽样值决定了是否将抽样的TOHI值插入发 送STM-1数据流中。在图7中，TOHFPO在TOHI串行数据应该输入第一个B2字节的 第一个比特位置处为高。 清华大学电子工程系 Page 67 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 TOHFPOTOHCKOB2B2B2B2B2B2B2B2B2B2B2B2B2#1#1#1#1#1#1#1#1#2#2# 1#1#1TOHIbit1bit2bit3bit4bit5bit6bit7bit8bit1bit2bit1bit2bit3B2 #1 enableB2 #2TOHENAIB2 #1 enableenable图7发送端段开销访问串行总线时序 8)接收端段开 销提取总线时序(图 8)显示了接收端段开销提取接口时序关系。接收端段开销提取 时钟，ROHCKO为不均匀的5.184 MHz时钟，是通过对接收端输入并行时钟RCKI分 频和扣脉冲产生的。全部的段开销(全部的9行×9列结构)从输入STM-1数据流中提取 出来，并以帧频(125 us)串行输出到ROHO管脚上。 ROHFPOROHCKOROHOA1 #1 F6H图8 接收端段开销提取总线时序 9)发送端实时通道数据总线时序(图 9)显示 了TE1I，TE2I，TF1I，TDC1I和TDC2I串行数据输入和对应时钟TC64O，TC192O， TC576O及字节同步指示TOHFPO的关系，TC64O为不均匀的64 KHz占空比约为33%的时钟。TC192O为不均匀的192KHz 占空比约为33% 的时钟，TC576O为不均匀的576kHz 33% 占空比约为的时钟，其时序关系如图9。 E1，E2，F1，DCC1 和 DCC2 字节按照帧格式被逐比特移入MXHO155-2 / SDH9900-G01并插入下一帧中的相应的段开销字节位置。 TOHFPOTC576ObitbitbitbitbitTDC2I123721TC192OTDC1Ibit1bit2bit3bit24TC64Obit 2bit1bit1bit8TE1I, TE2I,TF1I图9 发送端实时通道数据总线时序 清华大学电子工程系 Page 68 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 10)接收端实时通道数据总线时序(图 10)显示了RE1O，RE2O，RF1O，RDC1O 和 RDC2O 串行数据输入和相应的时钟信号RC64O，RC192O，RC576O以及字节同步指示TOHFPO的关系。RC64O为不均匀的64 KHz占空比约为33%的时钟。RC192O为不均匀的192KHz 占空比约为33% 的时?钟，RC576O为不均匀的576KHz 占空比约为33%的时钟，其时序关系如图10。输入段开销中的上一帧中的E1，E2，F1，DCC1 和 DCC2被提取输出。 ROHFPORC576ObitbitbitbitbitRDC2O123721RC192ORDC1Obit1bit2bit3bit24bit1RC 64Obit2bit1bit1bit8RE1O, RE2O,RF1O图10 接收端实时通道数据总线时序 11)INTEL类型单片机接口读操作时序。CSI和RD_EI的或为低时为有效的读操作，单片机接口时序仅对正常模式寄存器访问有效。 A[0:7]valid addressCSI + RD_EID[0:7]valid data 图11 Intel 类型单片机接口读操作 12)INTEL类型单片机接口写操作时序。CSI和WR_RWI的或为低时为有效的写操作，单片机接口时序仅对正常模式寄存器访问有效。 A[0:7]valid addressCSI + WR_RWIvalid dataD[0:7]图12 Intel 类型单片机接口写操作 清华大学电子工程系 Page 69 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 13)Motorola类型单片机接口读操作时序。当CSI和WR_RWI的反的或为低时，并且RD_EI为高时，为有效的读操作，单片机接口时序仅对正常模式寄存器访问有效。 A[0:7]valid addressRD_EICSI+WR_RWID[0:7]valid data图13 Motorola类型单片机接口读操作 14)Motorola类型单片机接口写操作时序。当CSI和WR_RWI的或为低时，并且RD_EI为高时，为有效的写操作，单片机接口时序仅对正常模式寄存器访问有效。 A[0:7]valid addressRD_EICSI+WR_RWIvalid dataD[0:7]图14 Motorola类型单片机接口写操作 15)10M/100M以太网MII接收接口时序图。RX_CLK信号向协调子层提供了一个参考时钟，协调子层将与该时钟信号同步采样RXD、RX_DV和RX_ER信号，并进行数据接收处理。这个时钟是由PHY从到来的数据流中恢复出来的。由于数据从MII传过来是每个时钟周期为半位元组(4位)，这样接收时钟只是以太网数据速率的四分之一，即当以太网工作在100Mb/s时，接收时钟为25MHz，当以太网工作在10Mb/s时，接收时钟为2.5MHz。RXD是半位元组数据，对于每个RX_CLK周期，如果RX_DV有效，则RXD被MAC控制器接受;若RX_CLK RX_DV RXD RX_ER 图15 10M/100M以太网接收接口时序图 清华大学电子工程系 Page 70 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 RX_DV无效，则RXD被忽略。RX_DV由PHY给出，用来指示PHY正在向协调子层发送数据。它将在PHY开始发送以太网帧第一个SFD半位元组之前，与RX_CLK同 步置为有效，并且在发送该帧的所有半位元组期间保持有效。当RX_ER有效持续一个或多个RX_CLK周期，并且RX_DV也有效，则PHY向协调子层表明当前所接收的信号流中有编码错误或者是其他PHY可以检测到的错误。 16)10M/100M以太网发送接口时序。发送接口的信号的意义与接收以太网接口时序相对应，只是方向不同。 TX_CLK TX_EN TXD TX_ER 图16 10M/100M以太网发送接口时序图 17)SDRAM加电启动及自动刷新时序图。加电后的系列工作为:保证电源供应与时钟输 入情况下，首先应保持无操作状态200us以上;然后对所有BANK进行预充电的操作;并执行至少8次的自动刷新操作，加电操作完成，可以进行工作模式设置。 图17 SDRAM加电启动及自动刷新时序图 18)SDRAM工作模式设置时序。模式寄存器可设置SDRAM读操作延时、突发操作的长度、以及突发操作的类型等。在模式寄存器设置期间，应保证所有BANK都处于空闲状态并使CKE至少持续保持高电平一个时钟周期以上，然后可以开始发送模式寄存器设置命令。 清华大学电子工程系 Page 图18 71 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 SDRAM工作模式设置时序图 19)SDRAM写时序。写SDRAM首先激活相应BANK以及行，然后通过发送写命令即可把同时送入的数据写入到SDRAM中。 图19 SDRAM写时序图 20)SDRAM读时序。读SDRAM首先要激活相应的BANK及行，然后发送读命令，经过工作模式寄存器设置的延时时间后，读出的有效数据即出现在数据总线上。 清华大学电子工程系 Page 72 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 图20 SDRAM读时序图 21)发送VC4三态输出总线时序图。本地发送的E1数据以及以太网数据形成VC4数据流并以三态总线形式输出，并同时输出低有效有效数据指示信号。本地发送三态VC4数据帧定时可来自外部输入的上行定时或接收端的下行定时，并且输出总线相对输入帧定时有固定的延时。 CLK ADD_DATA ADD_IND 图 21 VC4上行三态数据总线时序图 22)E1接口时序。E1接口有两种工作模式，NRZ模式或HDB3模式。在HDB3模式下， 每 路E1的两个输入端为半周期宽的BP、BN归零码。在NRZ模式下，两个输入端一个为2.048M时钟，另一个为非归零的NRZ码。下图示出了两种情况。 CLK BN BP NRZ 图 22 E1接口时序图 清华大学电子工程系 Page 73 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 23)接收低阶通道开销串行接口时序。该串行通道对第1到63路VC12的开销字节按照V5、J2、J2A、N2、N2A以及K4的顺序，按照第1到第8比特顺序串行输出。串行输出时钟为9.72M时钟，POHFP表示第一路VC12的V5字节的第一比特，POHEN表明有效的开销输出比特。输入串行接口时序与此相同。 POH_CLK POHFP POH V5J2 J2A N2 N2AK4V5J2 J2AN2N2AK4 V5 J2 POHEN V5 图 23 低阶开销串行接口时序图 24)接收低阶告警串行输出时序。该串行通道对第1到63路TU12的十项告警信息顺序输出，分别为LPAIS、LPLOP、BIP0ERR、BIP1ERR、REI、RDI、RFI、SLM、UNEQ、J2TIM，并通过RADFP指示一个告警帧的开始，它指示第一路TU12的阿AIS告警。告警串行输出采用9.72M时钟，一个告警帧帧厂为630个时钟周期。下图示出了低阶告警串行输出时序图。 POH_CLK RADFP RAD 第一路 第二路 第三路 第四路 第五路第六路 第七路 第八路 第一路图 23 低阶告警串行接口时序图 清 华大学电子工程系 Page 74 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 8，芯片电气特性 极限条件 参数 符号 最小 最大 单位 3.3V电源 VD3 3 3.6 V 2.5V电源 VD2 2.25 2.75 V 输入电平 Vi V 输出电平 Vo V 储存温度 Tst -40 +125 ?C 工作环境温度 Ta -40 +85 ?C 典型工作条件 VD3 , 3.3V，VD2 , 2.5V , Ta = +25?C 直流特性 参数 符号 条件 最小 典最大 单位 型 静态电流 IDDS mA 输入高电平 Vih V 输入低电平 Vil V 输出高电平 Voh V 输出低电平 Vol V 输入漏电流 μA(三态) 输出短路电Io 无源类型输出缓存 mA 流 Iol=2ma 正常类型缓存Iol=4ma 功率类型缓存Iol=8ma 清华大学电子工程系 Page 75 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 9，寄存器列表 1) CDR部分 2) SDH部分 地址 类型 比特 名称 功能说明 高位地址12,10为“000”则为A向SDH高阶寄存器，“001”则为B向SDH高阶寄存器，A、B 位地址 X080 RW 7 双向高阶SDH寄存器完全一致，下表中的地址为低10 TSOH_RST 发送端SDH段开销处理模块复位，高电平有效。该复位信号只对SDH段开销处理模块有效，对其它模块不起作用，它将对整个SDH段开销处理模块的所有时序电路复位。缺省值:‘0’ 6,0 Unused 未用 X081 RW 7 TSDH_SCR 发送端SDH帧同步扰码使能，如果为‘0’，则发送STM-1数据流进行帧同步扰码;如果为‘1’， 数据流不进行帧同步扰码。缺省值:‘0’6,0 Unused 未用 X082 RW 则发送STM-1 7-6 TJ0SEL 发送J0字节的生成模式控制: 0*:STM-1发送J0字节来自发送段开销RAM数据 10:发送J0为16字节SDH格式，J0复帧数据来自J0复帧数据存储RAM 11:发送J0为64字节SONET格式，J0复帧数据来自J0复帧数据存储RAM J0字节还可通过段开销串行输入通道生成，本寄存器决定的J0字节的生成模式优先级低于串行通道输入的优先级。缺省值:‘00’ 5 TE1S 发送E1字节的生成模式控制: 0:STM-1发送E1字节来自发送段开销RAM数据 1:发送E1来自E1串行通道输入 E1字节还可以通过段开销串行输入通道生成，本寄存器决定的的E1字节的生成模式优先级低于串行通道输入的优先级。缺省值:‘0’ 4 TF1S 发送F1字节的生成模式控制: 0:发送F1来自发送段开销RAM数据 1:发送F1来自F1串行通道输入 E1字节还可以通过段开销串行输入通道生成，本寄存器决定的的E1字节的生成模式优先级低于串行通道输入的优先级。缺省值:‘0’ 3 TDC1S 发送DC1通道的生成模式控制: 0:发送DC1来自发送段开销RAM数据 1:发送DC1来自DC1串行通道输入 DC1字节还可以通过段开销串行输入通道生成，本寄存器决定的的DC1字节的生成模式优先级低于串行通道输入的优先级。缺省值:‘0’ 清华大学电子工程系 Page 76 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 2-0 Unused 未用 X083 RW 7 TK1K2S 发送K1、K2字节生成模式控制: 0:发送K1、K2来自发送段开销RAM数据 1:发送K1、K2来自K1K2串行通道 K1、K2字节还可以通过段开销串行输入通道生成，存器决定的的K1、K2字节的生成模式优先级低于串行通道输入的优先级。K2字节的第5,7比特 还取决于MSAIS及MSRDIE寄存器，这两个寄存器具有最高的优先级。缺省值:‘0’ 6 DC2S 发送DC2通道的生成模式控制: 0:发送DC2来自发送段开销RAM数据 1:发送DC2来自DC2串行通道输入 DC2字节还可以通过段开销串行输入通道生成，本寄存器决定的的DC2字节的生成模式 优先级低于串行通道输入的优先级。缺省值:‘0’ 5 TE2S 发送E2字节的生成模式控制: 0:STM-1发送E2字节来自发送段开销RAM数据 1:发送E2来自E2串行通道输入 E2字节还可以通过段开销串行输入通道生成，本寄存器决定的的E2字节的生成模式优先级低于串行通道输入的优先级。缺省值:‘0’ 4,0 Unused 未用 X085 RW 7 MSAIS 发送MSAIS插入控制: 1:发送K2字节的b5-b7强制插入111，即插入MSAIS，该比特的控制有最高的优先级。 0:发送K2字节的b5,b7由其他输入确定，包括TK1K2S、MSRDI、RMSAISE、NSRDIE等。 6 RMSAISE 发送MSAIS插入控制、: 1:如果接收端产生告警，包括LOS、LOF、J0TIM、J0TIU、以及MSAIS等，并且接收端配置如果出现这些告警即插入MSAIS，则在K2字节的b5,b7插入“111”。该比特控制有次高的优先级。 0:发送K2字节的b5,b7由其他输入确定，包括TK1K2S、MSRDI等 5 MSRDI 发送MSRDI插入控制: 1:发送K2字节的b5-b7强制插入110，即插入MSRDI。该比特控制的优先级低于MSAIS及RMSAISE，但高于其他控制。 0:发送K2字节的b5,b7由其他输入确定，包括TK1K2S、MSRDIE等 4 RMSRDIE 发 J0TIM、J0TIU、送MSRDI插入控制: 1:如果接收端产生告警，包括LOS、LOF、 MSAIS、SFV及SFD等，并且接收端配置如果出现这些告警即插入MSRDI，则在K2字节的b5清华大学电子工程系 Page 77 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 ,b7插入“110”。该比特控制优先级高于K1K2S。3 MSREI 发送M1字节控制: 1:发 0:发送M1来自段开销寄存器RAM或段开销串送M1字节来自接收B2校验错误数目 行输入有段开销串行输入的有效信号控制。 2 MSREIMOD 发送REI生成模式控制: 1:如果接收B2BIP不为0，则发送REI值为1。否则发送REI值为0。即REI计数针对块计数。 0:发送REI数值即为接收端B2BIP校验错误的比特数，即REI计数针对比特计数。 1-0 Unused 未用 X088 RW 7 RS-allones 发送STM-1信号AIS插入控制: 1:发送STM数据插入全1，即插入STM-1 AIS 0:发送正常STM-1数据 6 MS-allones 发送S复用段信号AIS插入控制 1:发送复用段数据插入全1，即插入复用段AIS 0:发送正常复用段数据 5,0 Unused 未用 X0B0 RW 7 TJ0R_WB 发送J0寄存器RAM单片机读写控制及状态指示:本比特如果写入‘0’，则表示对片内发送J0RAM写入，写入RAM的地址为TJ0RAM_A，写入J0数据为寄存器TJ0RAM_D中的数据;如果该位写入‘1’，则表示对片内发送J0RAM进行读操作，读出的RAM地址为TJRAM_A,读出数据存放到TJ0RAM_D寄存器。由于通过单片机接口向片内RAM写入，写入和读出需要时间，在本比特发出写入和读出命令后，外部单片机需监测本比特的状态:在写入过程中，如果本比特为‘1’，表示内部写入RAM的过程中仍在进行中;如果为‘0’，则表示写入过程已经结束，可以进行下一个数据的写入操作。在读的过程中，如果为‘1’。则表明读出过程仍在进行中，此时TJ0RAM_D数据还未准备好;如果为‘0’，则表示读出已经结束，TJ0RAM_D数据已经准备好，可以通过单片机接口读出。 6 Unused 5,0 TJ0RAM_A 发送J0 RAM读写地址:对片内发送J0RAM的读写 的地址由本寄存器指定。如果J0字节为16字节复帧模式，则地址0,15对应J0复帧的0,15字节;如果J0为64字节复帧模式，则地址0,63对应J0复帧的0,63字节。 X0B1 RW 7,0 TJ0RAM_D 发送J0 RAM读写数据: 在写入过程中，单片机首先应将要写入发送J0RAM某位地址的数据写入到本寄存器中，在通过TJ0RAM_A和TJ0R_WB发送写入地址和写入命令，并清华大学电子工程系 Page 78 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 通过TJ0R_WB检测写入状态，等待写入完成后即可进行下一数据的写入。 在读出过程中，单片机首先通过TJ0RAM_A和TJ0R_WB发送读出地址和读出命令，并通过TJ0R_WB检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对应地址的数据。 X0B4 RW 7 TOHR_WB 发送段开销寄存器RAM单片机读写控制及状态指示:本比特如果写入‘0’，则表示对片内发送段开销RAM写入，写入RAM的地址为TOHRAM_A，写入段开销数据为寄存器TJ0RAM_D中的数据;如果该位写入‘1’，则表示对片内发送段开销RAM进行读操作，读出的RAM地址为TOHRAM_A,读出数据存放到TOHRAM_D寄存器。 由于通过单片机接口向片内RAM写入，写入和读出需要时间，在本比特发出写入和读出命令后，外部单片机需监测本比特的状态:在写入过程中，如果本比特为‘1’，表示内部写入RAM的过程中仍在进行中;如果为‘0’，则表示写入过程已经结束，可以进行下一个数据的写入操作。在读的过程中，如果为‘1’。则表明读出过程仍在进行中，此时TOHRAM_D数据还未准备好;如果为‘0’，则表示读出已经结束，TOHRAM_D数据已经准备好，可以通过单片机接口读出。 6,0 TOHRAM_A 发送段开销RAM读写地址: 对片内发送段开销RAM读写操作的地址由本寄存器指定。本地址从0,80，对应STM-1帧中前9行9 列所有段开销以及指针域的字节。 X0B5 RW 7,0 TOHRAM_D 发送段开销RAM读写数据: 在写入过程中，单片机首先应将要写入发送段开销RAM某位地址的数据写入到本寄存器 入地址和写入命令，并通过TOHR_WB中，在通过TOHRAM_A和TOHR_WB发送写 检测写入状态，等待写入完成后即可进行下一数据的写入。 在读出过程中，单片机首先通过TOHRAM_A和TOHR_WB发送读出地址和读出命令，并通过TOHR_WB检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对应地址的数据。 X000 RW 7 TPOH_RST 发送POH部分清零控制: 该为为‘1’，则对发送高阶通道处理部分电路清零，常工作模式下，应置为‘0’。 6,0 Unused 未用 X001 RW 7 PENA 高阶通道处理输入VC4数据总线奇偶校验设置: 0:发送VC4数据总线奇偶校验无效 1:发送VC4数据总线奇偶校验有效 清华大学电子工程系 Page 79 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 6 PARITY 高阶通道处理输入VC4数据总线奇偶校验设置: 0:发送VC4数据总线校验为偶校验 1:发送VC4数据总线校验为奇校验 5,4 PINC[1:0] 高阶通道处理输入VC4数据总线奇偶校验设置: 00:发送VC4数据总线校验包括8位数据 01:发送VC4数据总线校验包括8位数据和PAYENA10:发送VC4数据总线校验包括8位数据和J0J1 11:发送VC4数据总线校验包括8位数据和PAYENA，J0J1。 3 V1E 高阶通道H4复帧指示产生模式控制: 0:输入帧头脉冲V1无效，H4复帧指示由片内自由振荡产生。 1:输入帧头时钟V1有效，H4复帧指示由V1脉冲确定。如输入VC4总线中含有低阶支路信号，则必须选用此模式。 2 VCCLKINV 输入VC4时钟有效边沿控制，该模式只有在上行VC4总线的外部模式下有效: 0:输入VC4数据总线在时钟下降沿采样， 1:输入VC4数据总线在时钟上升沿采样 1-0 Unused 未用 X002 RW 7 POHOV 发送VC4通道开销生成模式控制: 0:发送VC4总线POH中，除B3字节为重新生成外，其他字节保留原有数据，此时本寄存器其他比特配置无效 1:发送VC4总线POH重新生成，本寄存器其他比特配置有效 6-5 TJ1SEL 发送J1字节生成模式控制，POHOV为1时有效: 0*:发送J1字节来自发送POHRAM中数据 10: 发送J1字节来自发送J1RAM，并为16字节SDH格式 11:发送J1字节来自发送J1RAM，并为64字节SONET格式 发送J1还可以来自串行高阶通道开销输入，如果对应于J1字节的TPOHENAI为高，则发送J1字节为提取的TPOHI中的J1字节。TPOHENAI有最高的优先级。 4 TH4SEL 发送H4字节生成模式控制，POHOV为1时有效 1:发送H4复帧指示无效，H4数据来自POHRAM中 0:发送H4复帧指示有效，复帧产生来自于V1脉冲输入或自由震荡产生，H4为111111**。 H4字节不受高阶串行通道输入的影响。 3 F2OV 发送F2字节生成模式控制，POHOV为1时有效 0:发送F2字节来自发送POHRAM中数据 1:发送F2字节来自F2串行通道输入 清华大学电子工程系 Page 80 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 发送F2还可以来自串行高阶通道开销输入，如果对应于F2字节的TPOHENAI为高，则发送F2字节为提取的TPOHI中的F2字节。TPOHENAI有最高的优先级。 2 F3OV 发送F3字节生成模式控制，POHOV为1时有效 0:发送F3字节来自发送POHRAM中数据 1: F3串行通道输入 发送F3还可以来自串行高阶通道开销输入，如果发送F3字节来自 对应于F3字节的TPOHENAI为高，则发送F3字节为提取的TPOHI中的F3字节。TPOHENAI有最高的优先级。 1 N1OV 发送N1字节生成模式控制，POHOV为1时有效 0:发送N1字节来自发送POHRAM中数据 1:发送N1字节b3,b0来自N1串行通道输入，其他比特来自发送POHRAM中数据。 发送N1还可以来自串行高阶通道 TPOHENAI为高，则发送N1字节为提取的TPOHI开销输入，如果对应于N1字节的 中的N1字节。TPOHENAI有最高的优先级。 0 Unused 未用 X003 RW 7 HPAISINS 高阶通道AIS插入控制: 1:发送VC4数据插入全1 0:发送VC4数据为正常值 6 RHPAISINS 高阶通道AIS插入控制: 1:当接收端产生LOP、AIS并配置生成发送HPAIS时，发送VC4数据插入全1 0:发送VC4保持原来数值 5 HPRDIS 发送HPRDI插入控制: 1: 如果接收端产生LOP、AIS等告警并配置生成发送RDI时，发送G1的b5-b7发送HPRDI数值;否则，发送G1字节的b5,b7为发端生成。 4 HPREIS 发送HPREI插入控制: 1:如果接收端产生B2BIP校验错误，则根据校验模式产生发送REI插入到G1的b1-b4;否则，发送G1字节的b1,b4为发送端生成。 3 HPREIMOD 发送REI计数模式控制: 1:REI针对block计数，即B2BIP只要多于一个错误，则REI置为1，否则为0; 0:REI针对bit计数，即REI值为B2BIP校验错误的比特数 2 UNEQ 未装载指示插入控制: 1:发送C2插入00H，即未装载指示;否则C2由 POHRAM数据生成或高阶串行通道开销输入生成。 1-0 未用 清华大学电子工程系 Page 81 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X004 RW 7 AUAISINS AU4管理单元AIS插入控制: 1:发送AU4数据插入全1 0:发送AU4数据为正常值 6-0 Unused 未用 X020 RC 7 VCI 发送VC4输入接口中断指示: 如果发送VC4输入接口产生奇偶校验错、奇偶校验错计数器溢出或超门限，则产生该中断，高电平有效。 6 PTRI 发送AU4指针调整中断指示: 发送AU4指针生成过程中出现指针调整或新指针事件，则产生此中断，高电平有效。 5 PTRCI 发送AU4指针事件计数器中断指示: AU4指针正调整事件、负调整事件、新指针事件计数器溢出或超门限，则产生此中断，高电平有效。4-0 Unused 未用 X021 RW 7 VCIE 发送VC4输入接口中断输出允许，为1，则该中断允许中断输出;为0，则不允许该中断输出。 6 PTRIE 发送AU4指针调整事件中断输出允许，为1，则该中断允许中断 输出;为0，则不允许该中断输出。5 PTRCIE 发送AU4指针事件计数中断输出允许，为1，则该中断允许中断输出;为0，则不允许该中断输出。4-0 Unused 未用 X022 RC 7 VCPI 发送VC4接口奇偶校验错误中断: 如果发送VC4接口奇偶校验出错，则该中断产生，高电平有效。 6 VCPCOVI 发送VC4接口奇偶校验错计数器溢出中断: 如果发送VC4接口奇偶校验错计数器计满，则产生该中断，高电平有效。 5 VCPTHOVI 发送VC4接口奇偶校验错计数器超门限中断: 如果发送VC4接口奇偶校验错计数器查过设置的门限，则产生该中断，高电平有效。 4-0 Unused 未用 X023 RW 7 VCPIE 发送VC4输入接口奇偶校验错中断输出允许，为1，则该中断允许中断输出;为0，则不允许该中断输出。 6 VCPCOVIE 发送VC4输入接口奇偶校验错计数器溢出中断输出允许，为1，则该中断允许中断输出;为0，则不允许该中断输出。 5 VCPTHOVIE 发送VC4输入接口奇偶校验错计数器超门限中断输出允许，为1，则该中断允许中断输出;为0，则不允许该中断输出。 4-0 Unused 未用 X024 RC 7 INCI 发送AU4正指针调整事件中断: 如果发送AU4产生正指针调整事件，则该中断产生，清华大学电子工程系 Page 82 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 高电平有效。 6 DECI 发送AU4负指针调整事件中断: 如果发送AU4产生负指针调整事件，则该中断产生，高电平有效。 5 NDFI 发送AU4新指针事件中断: 如果发送AU4产生新指针事件，则该中断产生，高电平有效。 4-0 Unused 未用 X025 RW 7 AU4指针正调整事件中断输出允许，为1，则该中断允许中断输出;为0，INCIE 发送 则不允许该中断输出。6 DECIE 发送AU4指针负调整事件中断输出允许，为1，则该中断允许中断输出;为0，则不允许该中断输出。5 NDFIE 发送AU4新指针事件中断输出允许，为1，则该中断允许中断输出;为0，则不允许该中断输出。 4-0 Unused 未用 X026 RC 7 PPJCOVI 发送AU4正指针调整事件计数器溢出中断: 发送AU4正指针调整事件计数器计满，则产生该中断，高电平有效。 6 PNJCOVI 发送AU4负指针调整事件计数器溢出中断: 发送AU4负指针调整事件计数器计满，则产生该中断，高电平有效。 5 PNEWOVI 发送AU4新指针事件计数器溢出中断: 发送AU4新指针事件计数器计满，则产生该中断，高电平有效。 4 PPJCTHOVI 发送AU4正指针调整事件计数器超门限中断: 发送AU4正指针调整事件计数器超门限，则产生该中断，高电平有效。 3 PNJCOTHOVI 发送AU4正指针调整事件计数器超门限中断: 发送AU4正指针调整事件计数器超门限，则产生该中断，高电平有效。 2 PNEWTHOVI 发送AU4正指针调整事件计数器超门限中断: 发送AU4正指针调整事件计数器超门限，则产生该中断，高电平有效。 1-0 Unused 未用 X027 RW 7 PPJCOVIE 发送AU4正指针调整事件计数器溢出中断输出允许，为1，则该中断允许中断输出;为0，则不允许该中断输出。 6 PNJCOVIE 发送AU4负指针调整事件计数器溢出中断输出允许，为1，则该中断允许中断输出;为0，则不允许该中断输出。 5 PNEWOVIE 发送AU4新指针事件计数器溢出中断输出允许，为1，则该中断允许中断输出;为0，则不允许该中断输出。 4 PPJCTHOVIE 发送AU4正指针调整事件计数器超门限中断输出允清华大学电子工程系 Page 83 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 许，为1，则该中断允许中断输出;为0，则不允许该中断输出。 3 PNJCOTHOVIE 发送AU4负指针调整事件计数器超门限中断输出允许，为1，则该中断允许中断输出; 为0，则不允许该中断输出。 2 PNEWTHOVIE 发送AU4新指针事件计数器超门限中断输出允许，为1，则该中断允许中断输出;为0，则不允许该中断输出。 1-0 Unused 未用 X030 RW 7 TJ1R_WB 发送J1寄存器RAM单片机读写控制及状态指示:本比特如果写入‘0’，则表示对片内发送J1RAM写入，写入RAM的地址为TJ1RAM_A，写入J1数据为寄存器TJ1RAM_D中的数据;如果该位写入‘1’，则表示对片内发送J1RAM进行读操作，读出的RAM地址为TJ1RAM_A,读出数据存放到TJ1RAM_D寄存器。 由于通过单片机接口向片内RAM写入，写入和读出需要时间，在本比特发出写入和读出命令后，外部单片机需监测本比特的状态:在写入过程中，如果本比特为‘1’，表示内部写入RAM的过程中仍在进行中;如果为‘0’，则表示写入过程已经结束，可以进行下一个数据的写入操作。在读的过程中，如果为‘1’。则表明读出过程仍在进行中，此时TJ1RAM_D数据还未准备好;如果为‘0’，则表示读出已经结束，TJ1RAM_D数据已经准备好，可以通过单片机接口读出。 6 Unused 5-0 TJ1RAM_A 发送J1 RAM读写地址:对片内发送J1RAM的读写 的地址由本寄存器指定。如果J1字节为16字节复帧模式，则地址0,15对应J1复帧的0,15字节;如果J1为64字节复帧模式，则地址0,63对应J1复帧的0,63字节。 X031 RW 7-0 TJ1RAM_D 发送J1 RAM读写数据: 在写入过程中，单片机首先应将要写入发送J1RAM某位地址的数据写入到本寄存器中，在通过TJ1RAM_A和TJ1R_WB发送写入地址和写入命令，并通过TJ1R_WB检测写入状态，等待写入完成后即可进行下一数据的写入。 在读出过程中，单片机首先通过TJ1RAM_A和TJ1R_WB发送读出地址和读出命令，并通过TJ1R_WB检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对应地址的数据。 X032 RW 7 TPOHR_WB 发送高阶通道开销RAM单片机读写控制及状态指示:本比特如果写入‘0’，则表示对片内发送POHRAM清华大学电子工程系 Page 84 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 写入，写入RAM的地址为TPOHRAM_A，写入J1数据为寄存器TPOHRAM_D中的数据;如果该位写入‘1’，则表示对片内发送POHRAM进行读操作，读出的RAM地址为TPOHRAM_A,读出数据存放到TPOHRAM_D寄存器。 由于通过单片机接口向片内RAM写入，写入和读出需时间，在本比特发出写入和读出命令后，外部单片机监测本比特的状态:在写入过程中，如果本比特为‘表示内部写入RAM的过程中仍在进行中;如果为‘0则表示写入过程已经结束，可以进行下一个数据的写操作。在读的过程中，如果为‘1’。则表明读出过程在进行中，此时TPOHRAM_D数据还未准备好;如果为‘则表示读出已经结束，TPOHRAM_D数据已经准备好，以通过单片机接口读出。 6,4 Unused 未用 3-0 TPOHRAM_A 发送POH RAM读写地址:对片内发送POHRAM的读写的地址由本寄存器指定。地址0,8对应高阶通道开J1到N1共9个字节。 X033 RW 7-0 TPOHRAM_D 发送POHRAM读写数据: 在写入过程中，单片机首先应将要写入发送POHRAM某位地址的数据写入到本寄存器中，在通过TPOHRAM_A和TPOHR_WB发送写入地址和写入命令，并通过TPOHR_WB检测写入状态，等待写入完成后即可进行下一数据的写入。 在读出过程中，单片机首先通过TPOHRAM_A和TPOHR_WB发送读出地址和读出命令，并通过TPOHR_WB检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对应地址的数据。 X041 RLC 7-0 PEC[15:8] 发送VC4总线校验错误计数器: 如果发送VC4数据总线奇偶检 验有效，并出现错误X040 RLC 7-0 PEC[7:0] ，则该计数器对错误进行累加。如果计数器计数值超过设定门限，则产生超门限中断，计数继续;如果计数器计数值计满，则产生计数器溢出中断，计数继续。 X043 RW 7-0 PECTH[15:8] 发送VC4总线校验错误计数门限 X042 RW 7-0 PECTH[7:0] X048 RLC 7-0 PPJEC[7:0] 发送AU4正指针调整事件计数器: 如果发送AU4产生正指针调整事件，则计数值加1，如果计数值超过设定门限，则产生超门限中断，计数继续;如果计数值计满，则产生溢出中断，计数继续。 X049 RW 7-0 PPJECTH[7:0] 发送正指针调整事件计数门限 X04A RLC 7-0 PNJEC[7:0] 发送AU4负指针调整事件计数器: 如果发送AU4产生负指针调整事件，则计数值加1，清华大学电子工程系 Page 85 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 如果计数值超过设定门限，则产生超门限中断，计数继续;如果计数值计满，则产生溢出中断，计数继续。 X04B RW 7-0 PNJECTH[7:0] 发送负指针调整事件计数门限 X04C RLC 7-0 PNEWEC[7:0] 发送AU4新指针事件计数器: 如果发送AU4产生新指 ，如果计数值超过设定门限，则产生超门限中断，计数继续;针事件，则计数值加1 如果计数值计满，则产生溢出中断，计数继续。 X04D RW 7-0 PNEWECTH[7:0]发送新数据事件计数门限 X180 RW 7 RPOH_RST 接收端高阶通道处理部分软件复位，如为‘1’，则对此部分电路清零，正常工作情况下应置为‘0’ 6-0 Unused 未用 X181 RW 7 RJ1MOD 接收J1字节模式选择: 1:接收J1字节为64字节SONET模式 0:接 16字节SDH模式 6,0 Unused 未用 X183 RW 7 RPENA 接收高阶通道收J1字节为 输出VC4数据总线校验有效设置: 1:输出VC4总线进行奇偶校验并输出 0:输出VC4总线不仅行校验，校验输出无效 6 RPARITY 接收高阶通道输出VC4数据总线校验模式设置: 1:进行奇校验 0:进行偶校验 5,4 RPINC 接收高阶通道输出VC4数据总线校验模式设置: 00:接收VC4数据总线校验包括8位数据 01:接收VC4数据总线校验包括8位数据和PAYENA10:接收VC4数据总线校验包括8位数据和J0J1 11:接收VC4数据总线校验包括8位数据和PAYENA，J0J1 3 V1E 接收高阶通道输出VC4总线帧头V1脉冲有效设置:1:接收VC4总线帧头指示信号中包含V1脉冲。如果设置指针下泄模块有效，则该位必须置为‘1’ 0:接收VC4总线帧头指示信号中不包含V1脉冲 2,0 Unused 未用 X184 7 HPAISINS 接收高阶通道AIS插入控制: 1:接收VC4数据插入全‘1’，即AIS插入 0:接收VC4数据保持正常值 6 LOPINS 接收高阶通道AIS插入控制: 1:如果接收指针解释处于LOP状态，则接收VC4数据插入全‘1’ 0:VC4接收数据保持正常值 5 PAISINS 接收高阶通道AIS插入控制: 1:如果接收指针解释处于LOP状态，则接收VC4数据插入全‘1’ 清华大学电子工程系 Page 86 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0:VC4接收数据保持正常值 4,0 Unused 未用 X185 7 TIMINS 接收高阶通道AIS插入控制: 1:如果接收高阶通道处于TIM状态，则接收VC4数据插入全‘1’ 0:VC4接收数据保持正常值 6 TIUINS 接收高阶通道AIS插入控制: 1:如果接收高阶通道处于TIU状态，则接收VC4数据插入全‘1’ 0:VC4接收数据保持正常值 5 SLMINS 接收高阶通道AIS插入控制: 1:如果接收高阶通道处于SLM状态，则接收VC4数据插入全‘1’ 0:VC4接收数据保持正常值 4 SLUINS 接收高阶通道AIS插入控制: 1:如果接收高阶通道处于SLU状态，则接收VC4数据插入全‘1’ 0:VC4接收数据保持正常值 3 UNEQINS 接收高阶通道AIS插入控制: 1:如果接收高阶通道处于UNEQ状态，则接收VC4数据插入全‘1’ 0:VC4接收数据保持正常值 2 LOMINS 接收高阶通道AIS插入控制: 1:如果接收高阶通道处于LOM状态，则接收VC4数据插入全‘1’ 0:VC4接收数据保持正常值 1 ISFINS 接收高阶通道AIS插入控制: 1:如果接收高阶通道处于ISF状态，则接收VC4数据插入全‘1’ 0:VC4接收数据保持正常值 0 Unused 未用 186 RW 7 RB3C 接收B3BIP校验错误计数模式设置: 0:对错误块计数，即B3BIP如果出现多于1位的错误，则计数值加一，否则计数值保持 1:对错误比特数计数即B3BIP中出现多少位的错误，则计数值加多少 6 RHPREIC 接收HPREI校验错误计数模式设置: 0:对错误块计数，即HPREI如果出现多于1位的错误，则计数值加一，否则计数值保持 1:对错误比特数计数即HPREI中出现多少位的错误，则计数值加多少 5 RIECC 接收IEC校验错误计数模式设置: 0:对错误块计数，即IEC如果出现多于1位的错误，则计数值加一，否则计数值保持 清华大学电子工程系 Page 87 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1: ,0 Unused 未用 对错误比特数计数即IEC中出现多少位的错误，则计数值加多少 4 X188 RW 7 THPAISINS 发送VC4数据AIS插入模式控制: 1:如果发端寄存器RHPAISINS置为‘1’，则发送端VC4发送全‘1’ 0:发送端数据不受本比特影响 6 TLOPINS 发送VC4数据AIS插入模式控制: 1:如果发端寄存器RHPAISINS置为‘1’，且收端指针解释处于LOP状态，则发送端VC4发送全‘1’0:发送端数据不受收端指针 5 TAISINS 发送VC4数据AIS插入模式控制: 1:如果发端寄存器LOP状态影响 RHPAISS置为‘1’，且收端指针解释处于AIS状态，则发送端VC4发送全‘1’ 0:发送端数据不受收端指针AIS状态影响 4,0 Unused 未用 X189 RW 7 LOPRDI0INS 发送高阶通道RDI(101)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端指针解释处于LOP状蛟诜?烁呓淄ǖ乐胁迦隦DI指示 0:发端RDI产生不受收端LOP状态影响 6 AISRDI0INS 发送高阶通道RDI(101)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端指针解释处于AIS状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端AIS状态影响 5 TIMRDI0INS 发送高阶通道RDI(101)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于TIM状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端TIM状态影响 4 TIURDI0INS 发送高阶通道RDI(101)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于TIU状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端TIU状态影响 3 SLMRDI0INS 发送高阶通道RDI(101)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于SLM状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端SLM状态影响 2 SLURDI0INS 发送高阶通道RDI(101)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于SLU状态，则在发端高阶通道中插入RDI清华大学电子工程系 Page 88 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 指示 0:发端RDI产生不受收端SLU状态影响 1 UNEQRDI0INS 发送高阶通道RDI(101)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于UNEQ状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端UNEQ状态影响 0 LOMRDI0INS 发送高阶通道RDI(101)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于LOM状态，则在发端高阶通道中插入RDI指示 0:发端RDI产 生不受收端LOM状态影响 X18A RW 7 LOPRDI1INS 发送高阶通道RDI(110)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端指针解释处于LOP状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端LOP状态影响 6 PAISRDI1INS 发送高阶通道RDI(110)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端指针解释处于AIS状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端AIS状态影响 5 TIMRDI1INS 发送高阶通道RDI(110)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于TIM状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端TIM状态影响 4 TIURDI1INS 发送高阶通道RDI(110)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于TIU状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端TIU状态影响 3 SLMRDI1INS 发送高阶通道RDI(110)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于SLM状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端SLM状态影响 2 SLURDI1INS 发送高阶通道RDI(110)控制: 1:如果发端寄存器 ‘1’，且收端高阶通道处于SLU状态，则在发端高阶通道中插入RDI指示 HPRDIS置为 0:发端RDI产生不受收端SLU状态影响 1 UNEQRDI1INS 发送高阶通道RDI(110)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶清华大学电子工程系 Page 89 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 通道处于UNEQ状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端 0 LOMRDI1INS 发送高阶通道RDI(110)控制: 1:如果发端寄UNEQ状态影响 存器HPRDIS置为‘1’，且收端高阶通道处于LOM状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端LOM状态影响 X18B RW 7 LOPRDI2INS 发送高阶通道RDI(010)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端指针解释处于LOP状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端LOP状态影响 6 PAISRDI2INS 发送高阶通道RDI(010)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端指针解释处于AIS状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端AIS状态影响 5 TIMRDI2INS 发送高阶通道RDI(010)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于TIM状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端TIM状态影响 4 TIURDI2INS 发送高阶通道RDI(010)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于TIU状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端TIU状态影响 3 SLMRDI2INS 发送高阶通道RDI(010)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于SLM状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端SLM状态影响 2 SLURDI2INS 发送高阶通道RDI(010)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于SLU状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端SLU状态影响 1 UNEQRDI2INS 发送高阶通道RDI(010)控制: 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于UNEQ状态，则在发端高阶通道中插入RDI指示 0:发端RDI产生不受收端UNEQ状态影响 0 LOMRDI2INS 发送高阶通道RDI(010)控制: 清华大学电子工程系 Page 90 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1:如果发端寄存器HPRDIS置为‘1’，且收端高阶通道处于LOM状态，则在发端高阶通道中插入 RDI指示 0:发端RDI产生不受收端LOM状态影响 X190 R 7 LOPV 接收端高阶指针解释LOP告警指示，高电平有效。LOP状态产生参见功能说明部分 6 SAISV 接收端高阶指针解释AIS告警指示，高电平有效。AIS状态产生参见功能说明部分 5,0 Unused 未用 X191 R 7 J1TIMV 接收高阶通道J1适配告警指示，高电平有效，连续三个以上J1复帧与期望值不同产生本告警;连续三帧J1复帧与期望接收相同，清除本告警 6 J1TIUV 接收高阶通道J1不稳告警指示，高电平有效，连续三个以上J1复帧前后不同则产生本告警;连续三帧接收J1复帧相同，清除本告警 5 HPSLMV 接收高阶通道信号标记C2适配告警指示，高电平有效，连续三帧以上接收信号标记与期望值不同产生本告警;连续三帧接收C2与期望相同，则清除本告警 4 HPSLUV 接收高阶通道信号标记C2不稳告警指示，高电平有效，连续三帧以上接收C2前后不同则产生本告警;连续三帧接收C2相同则清除本告警 3 UNEQV 接收高阶通道未装载告警指示，高电平有效，如果连续三帧以上C2接收到全‘0’，则产生本告警;连续三帧接收到非全‘0’的C2，则清除本告警 2 OOMV 接收低阶复帧指示帧失步告警指示，高电平有效，如果连续四帧接收H4字节低两位没有按照递增顺序变化，则产生本告警;连续四帧接收H4字节低两位按照递增顺序变化，清除本告警 1 LOMV 接收低阶复帧同步丢失告警指示，高电平有效，如果连续三个复帧帧以上处于OOM状态，则产生本告警;如果连续三帧以上没有OOM告警，则清除本告警 0 Unused 未用 X192 R 7,6 HPRDI[2:0] 高阶通道接收RDI 5 K3APSF 高阶通道APS告警指示， 帧以上K3字节前后三帧不一致，则产生本告警;连续三帧高电平有效，如果连续11 K3字节相同，清除本告警 4 ISF 如果接收到高阶通道开销字节N1的高四位为“1111”，则产生本告警，否则清除，高电平有效 3,0 Unused 未用 X1A0 R 7 PTRI 高阶指针解释部分中断状态指示，高电平有效，如果指针及时部分产生LOP、AIS、指针调整事件、无效指针事件、新指针事件、NDF等并且对应中断允清华大学电子工程系 Page 91 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 许置为高，则产生本中断 6 POH1I 高阶通道中断1状态指示，高电平有效，如果高阶通道部分产生J1TIM、J1TIU、B3BIP、SLM、SLU、COC2、UNEQ以及HPREI等事件并且对应中断允许置为高，则产生本中断指示 5 POH2I 高阶通道中断2状态指示，高电平有效，如果高阶通道部分产生COHPRDI、OOM、LOM、COMA、K3COAPS、K3APSFV、ISF、IECBIP等事件并且对应中断允许置为高，则产生本中断指示 4 PGEI 反向指针调整事件中断状态指示，高电平有效，如果反向指针调整产生指针调整事件以及新指针事件并且对应中断允许置为高，则产生本中断指示 3 ERRCNTI 高阶通道开销错误计数器中断状态指示，高电平有效，如果高阶通道开销处理中B3BIP错误计数器、REI计数器、IEC计数器计数溢出或超门限并且对应中断允许置为高，则产生本中断指示 2 PTRINTCI 接收指针解释计数器中断状态指示，高电平有效，如果接收指针解释中正负指针调整事件计数器、新指针事件计数器溢出或超门限并且对应中断允许置为高，则产生本中断指示 1 PTRGENCI 反向指针调整计数器中断状态指示，高电平有效，如果反向指针调整中正负指针调整事件计数器、新指针事件计数器溢出或超门限并且对应中断允许置为高，则产生本中断指示 0 Unused 未用 X1A1 7 PTRIE 高阶指针解释部分中断输出允许 1:该中断允许输出 0:该中断不输出 6 POH1IE 高阶通道开销中断1输出允许 1:该中断允许输出 0:该中断不输 出 5 POH2IE 高阶通道开销中断2输出允许 1:该中断允许输出 0:该中断不输出 4 PGEIE 反向指针调整部分中断输出允许 1:该中断允许输出 0:该中断不输出 3 ERRCNTIE 高阶通道开销错误计数部分中断输出允许 1:该中断允许输出 0:该中断不输出 2 PTRINTCIE 高阶指针解释计数器部分中断输出允许 1:该中断允许输出 0:该中断不输出 1 PTRGENCIE 反向指针调整部分计数器中断输出允许 清华大学电子工程系 Page 92 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1:该中断允许输出 0:该中断不输出 0 Unused 未用 X1A2 RC 7 LOPI 高阶指针解释LOP中断，高电平有效 6 AISI 高阶指针解释AIS中断，高电平有效 5 NDFI 高阶指针解释NDF中断，高电平有效 4 INCI 高阶指针解释正调整事件中断，高电平有效 3 DECI 高阶指针解释负调整事件中断，高电平有效 2 INVPTI 高阶指针解释无效指针事件中断，高电平有效 1 NEWPTI 高阶指针解释新指针事件中断，高电平有效 0 Unused 未用 X1A3 RW 7 LOPIE 高阶指针解释LOP中断输出允许 1:该中断允许 :该中断不输出 6 AISIE 高阶指针解释AIS中断输出允许 1:该中断允许输输出 0 出 0:该中断不输出 5 NDFIE 高阶指针解释NDF中断输出允许 1:该中断允许输出 0:该中断不输出 4 INCIE 高阶指针解释c中断输出允许 1:该中断允许输出 0:该中断不输出 3 DECIE 高阶指针解释负调整事件中断输出允许 1:该中断允许输出 0:该中断不输出 2 INVPTIE 高阶指针解释无效指针事件中断输出允许 1:该 :该中断不输出 1 NEWPTIE 高阶指针解释新指针事件中断输出允中断允许输出 0 许 1:该中断允许输出 0:该中断不输出 0 Unused 未用 X1A4 RC 7 J1TIMI 高阶通道J1TIM中断，高电平有效 6 J1TIUI 高阶通道J1TIU中断，高电平有效 5 B3BIPI 高阶通道B3校验错误中断，高电平有效 4 HPSLMI 高阶通道SLM中断，高电平有效 3 HPSLUI 高阶通道SLU中断，高电平有效 2 HPCOC2I 高阶通道接收C2变化中断，高电平有效 1 UNEQI 高阶通道UNEQ中断，高电平有效 0 HPREII 高阶通道HPREI中断，高电平有效 X1A5 RW 7 J1TIMIE 高阶通道J1TIM中断输出允许 1:该中断允许输出 清华大学电子工程系 Page 93 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0:该中断不输出 6 J1TIUIE 高阶通道J1TIU中断输出允许 1:该中断允许输出 0:该中断不输出 5 B3BIPIE 高阶通道B3校验出错中断输出允许 1:该中断允许输出 0:该中断不输出 4 HPSLMIE 高阶通道SLM中断输出允许 1:该中断允许输出 0:该中断不输出 3 HPSLUIE 高阶通道SLU中断输出允许 1:该中断允许输出 0:该中断不输出 2 HPCOC2IE 高阶通道接收C2变化事件中断输出允许 1:该中断允许输出 0:该中断不输出 1 UNEQIE 高阶通道UNEQ中断输出允许 1:该中断允许输出 0:该中断不输出 0 HPREIIE 高阶通道HPREI中断输出允许 1:该中断允许输出 0:该中断不输出 X1A6 RC 7 COHORDII 高阶通道接收RDI变化中断，高电平有效 6 HPOOMI 低阶复帧指示失步中断，高电平有效 5 HPLOMI 低阶复帧同步丢失中断，高电平有效 4 HPCOMAI 低阶复帧同步变化中断，高电平有效 3 K3COAPSI 接收K3字节变化中断，高电平有效 2 K3APSFI 接收K3APS中断，高电平有效 1 ISFI 高阶通道接收ISF中断，高电平有效 0 IECI 接收高阶通道IEC中断，高电平有效 X1A7 RW 7 COHORDIIE 高阶通道接收RDI变化中断输出允许 1:该中断允许输出 0:该中断不输出 6 HPOOMIE 低阶复帧失步中断输出允许 1:该中断允许输出 0: 该中断不输出 5 HPLOMIE 敌军诶复帧丢失中断输出允许 1:该中断允许输出 0:该中断不输出 4 HPCOMAIE 低阶复帧变化变化中断输出允许 1:该中断允许输出 0:该中断不输出 3 K3COAPSIE 高阶通道接收K3变化中断输出允许 1:该中断允许输出 清华大学电子工程系 Page 94 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0:该中断不输出 2 K3APSFIE 高阶通道接收KAPS中断输出允许 1:该中断允许输出 0:该中断不输出 1 ISFIE 高阶通道接收ISF变化中断输出允许 1:该中断允许输出 0:该中断不输出 0 IECIE 高阶通道接收IEC变化中断输出允许 1:该中断允许输出 0:该中断不输出 X1A8 RC 7 INCI 反向指针调整正调整事件中断，高电平有效 6 DECI 反向指针调整负调整事件中断，高电平有效 5 NDFI 反向指针调整新指针事件中断，高电平有效 4,0 Unused 未用 X1A9 RW 7 INCIE 反向指针调整正调整事件中断输出允许 1:该中断允许输出 0:该中断不输出 6 DECIE 反向指针调整负调整事件中断输出允许 1:该中断允许输出 0:该中断不输出 5 NDFIE 反向指针 :该中断允许输出 0:该中断不输出 4,0 Unused 调整新指针事件中断输出允许 1 未用 X1AA RC 7 B3COVI B3BIP错误计数器溢出中断，高电平有效 6 HPREIOVI HPREI计数器溢出中断，高电平有效 5 IECOVI IEC计数器溢出中断，高电平有效 4 B3CTHI B3BIP错误计数器超门限中断，高电平有效 3 HPREITHI HPREI计数器超门限中断，高电平有效 2 IECTHI IEC计算器超门限中断，高电平有效 1,0 Unused 未 :该中断允许输出 用 X1AB RW 7 B3COVIE B3BIP错误计数器溢出中断输出允许 1 0:该中断不输出 6 HPREIOVIE HPREI计数器溢出中断输出允许 1:该中断允许输出 0:该中断不输出 5 IECOVIE IEC计数器溢出中断输出允许 1:该中断允许输出 0:该中断不输出 4 B3CTHIE B3BIP错误计数器超门限中断输出允许 1:该中断允许输出 0:该中断不输出 清华大学电子工程系 Page 95 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 3 HPREITHIE HPREI计数器超门限中断输出允许 1:该中断允许输出 0:该中断不输出 2 IECTHIE IEC计算器超门限中断输出允许 1:该中断允许输出 0:该中断不输出 1,0 Unused 未用 X1AC RC 7 PJEOVI 高阶指针解释正调整事件计数器溢出中断，高电平有效 6 NJEOVI 高阶指针解释负调整事件计数器溢出中断，高电平有效 5 NEWOVI 高阶指针解释新指针事件计数器溢出中断，高电平有效 4 PJETHI 高阶指针解释正调整事件计数器超门限中断，高电平有效 3 NJETHI 高阶指针解释负调整事件计数器超门限中断，高电平有效 2 NEWTHI 高阶指针解释新指针事件计数器超门限中断，高电平有效 1,0 未用 未用 X1AD RW 7 PJEOVIE 高阶指针解释正调整事件计数器溢出中断输出允许 1:该中断允许输出 0:该中断不输出 6 NJEOVIE 高阶指针解释负调整事件计数器溢出中断输出允许 1:该中断允许输出 0:该中断不输出 5 NEWOVIE 高阶指针解释新指针事件计数器溢出中断输出允许 1:该中断允许输出 0:该中断不输出 4 PJETHIE 高阶指针解释正调整事件计数器超门限中断输出允许 1:该中断允许输出 0:该中断不输出 3 NJETHIE 高阶指针解释负调整事件计数器超门限中断输出允许 1:该中断允许输出 0:该中断不输出 2 NEWTHIE 高阶指针解释新指针事件计数器超门限中断输出允许 1:该中断允许输出 0:该中断不输出 清华大学电子工程系 Page 96 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1 ,0 未用 X1AE RC 7 DPJEOVI 反向指针调整正调整事件计数器溢出中断，高电平有效 6 DNJEOVI 反向指针调整负调整事件计数器溢出中断，高电平有效 5 DNEWOVI 反向指针调整新指针事件计数器溢出中断，高电平有效 4 DPJETHI 反向指针调整正调整事件计数器超门限中断，高电平有效 3 DNJETHI 反向指针调整负调整事件计数器超门限中断，高电平有效 2 DNEWTHI 反向指针调整新指针事件计数器超门限中断，高电平有效 1,0 未用 未用 X1AF RW 7 DPJEOVIE 反向指针调整正调整事件计数器溢出中断输出允许 1:该中断允许输出 0:该中断不输出 6 DNJEOVIE 高阶指针解释负调整事件计数器溢出中断输出允许 1:该中断允许输出 0:该中断不输出 5 DNEWOVIE 反向指针调整新指针事件计数器溢出中断输出允许 1:该中断允许输出 0:该中断不输出 4 DPJETHIE 高阶指针解释正调整事件计数器超门限中断输出允许 1:该中断允许输出 0:该中断不输出 3 DNJETHIE 反向指针调整负调整事件计数器超门限中断输出允许 1:该中断允许输出 0:该中断不输出 2 DNEWTHIE 反向指针调整新指针事件计数器超门限中断输出允许 1:该中 :该中断不输出 1,0 未用 X1B8 RW 7,0 AC2 期望接收高阶通道断允许输出 0 开销C2字节值设置 X1B9 R 7,0 C2 确认接收高阶通道开销C2字节 X1BA R 7,0 K3 确认接收高阶通道开销K3字节 X1C0 RW 7 RJ1R_WB 接收J1寄存器RAM单片机读控制及状态指示: 该位写入‘1’，则表示对片内接收J1RAM进行读操清华大学电子工程系 Page 97 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 作，读出的RAM地址为RJ1RAM_A,读出数据存放到RJ1RAM_D寄存器。 由于通过单片机接口读取片内RAM，读出需要时间，在本比特发出读出命令后，外部单片机需监测本比特的状态:在读的过程中，如果为‘1’。则表明读出过程仍在进行中，此时RJ1RAM_D数据还未准备好;如果为‘0’，则表示读出已经结束，RJ1RAM_D数据已经准备好，可以通过单片机接口读出。 6 Unused 未用 5-0 RJ1RAM_A 接收J1 RAM读写地址:对片内接收J1RAM的读 的地址由本寄存器指定。如果J1字节为16字节复帧模式，则地址0,15对应J1复帧的0,15字节;如果J1为64字节复帧模式，则地址0,63对应J1复帧的0,63字节。 X1C1 R 7-0 RJ1RAM_D 接收J1 RAM读出数据: 在读出过程中，单片机首先通过RJ1RAM_A和RJ1R_WB发送读出地址和读出命令，并通过RJ1R_WB检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对应地址的数据。 X1C2 RW 7 REJ1R_WB 接收期望J1寄存器RAM单片机读写控制及状态指示本比特如果写入‘0’，则表示对片内期望接收J1RAM写入，写入RAM的地址为REJ1RAM_A，写入J1数据为寄存器REJ1RAM_D中的数据;如果该位写入‘1’，则表示对片内期望接收J1RAM进行读操作，读出的RAM地址为REJ1RAM_A,读出数据存放到REJ1RAM_D寄存器。 由于通过单片机接口向片内RAM写入，写入和读出需要时间，在本比特发出写入和读出命令后，外部单片机需监测本比特的状态:在写入过程中，如果本比特为‘1’，表示内部写入RAM的过程中仍在进行中;如果为‘0’，则表示写入过程已经结束，可以进行下一个数据的写入操作。在读的过程中，如果为‘1’。则表明读出过程仍在进行中，此时REJ1RAM_D数据还未准备好;如果为‘0’，则表示读出已经结束，REJ1RAM_D数据已经准备好，可以通过单片机接口读出。 6 Unused 5-0 REJ1RAM_A 发送J1 RAM读写地址:对片内期望接收J1RAM的读的地址由本寄存器指定。如果J1字节为16字节复帧模式，则地址0,15对应J1复帧的0, 15字节;如果J1为64字节复帧模式，则地址0,63对应J1复帧的0,63字节。 X1C3 RW 7-0 REJ1RAM_D 期望接收J1 RAM读写数据: 在写入过程中，单片机首先应将要写入期望接收清华大学电子工程系 Page 98 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 J1RAM某位地址的数据写入到本寄存器中，在通过REJ1RAM_A和REJ1R_WB发送写入地址和写入命令，并通过REJ1R_WB检测写入状态，等待写入完成后即可进行下一数据的写入。 在读出过程中，单片机首先通过REJ1RAM_A和REJ1R_WB发送读出地址和读出命令，并通过REJ1R_WB检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对应地址的数据。 X1C4 RW 7 RPOHR_WB 接收高阶通道开销RAM单片机读控制及状态指示:该位写入‘1’，则表示对片内接收POHRAM进行读操作，读出的RAM地址为RPOHRAM_A,读出数据存放到RPOHRAM_D寄存器。 由于通过单片机接口向片内RAM读出需要时间，在本比特发出写入和读出命令后，外部单片机需监测本比特的状态:在读的过程中，如果为‘1’。则表明读出过程仍在进行中，此时RPOHRAM_D数据还未准好;如果为‘0’，则表示读出已经结束，RPOHRAM_D据已经准备好，可以通过单片机接口读出。 6,4 Unused 未用 3-0 RPOHRAM_A 接收POH RAM读写地址:对片内接收POHRAM的读写的地址由本寄存器指定。地址0,8对应高阶通道开J1到N1共9个字节。 X1C5 R 7-0 RPOHRAM_D 接收POHRAM读出数据: 在读出过程中，单片机首先通过RPOHRAM_A和RPOHR_WB发送读出地址和读出命令，并通过RPOHR_WB检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对应地址的数据。 X1D1 RLC 7,0 B3ERC[15:8] 高阶通道B3BIIP错误计数器，计数模式可选为按X1D0 RLC 7,0 B3ERC[7:0] 块计数或按比特计数，如果计数值超过设定门限，则产生超门限中断，如果计数器计满，则产生溢出中断 X1D3 RW 7,0 B3ERTH[15:8] B3BIP校验错误计数器计数门限设定 X1D2 RW 7,0 B3ERTH[7:0] X1D5 RLC 7,0 HPREIC[15:8] 高阶通道REI计数器，可选择按块计数或按比特计X1D4 RLC 7,0 HPREIC[7:0] 数，如果计数值超过设定门限，则产生超门限中断，如果计数器计满，则产生溢出中断 X1D7 RW 7,0 HPREITH[15:8]高阶通道REI计数器计数门限设定 X1D6 RW 7,0 HPREITH[7:0] X1D9 RLC 7,0 HPIECC[15:8] 接收高阶通道IEC计数器，如果计数值超过设定门X1D8 RLC 7,0 HPIECC[7:0] 限，则产生超门限中断，如果计数器计满，则产生溢出中断 X1DB RW 7,0 HPIECTH[15:8]高阶通道IEC计数器计数门限设定 X1DA RW 7,0 HPIECTH[7:0] X1E0 RLC 7,0 PIPJEC[7:0] 高阶指针解释正调整事件计数器，如果发生一次指清华大学电子工程系 Page 99 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 针正调整事件，则计数值加1，如果计数值超过设定门限，则产生计数超门限中断，如果计数器计满，则产生溢出中断 X1E1 RW 7,0 PIPJTH[7:0] 高阶指针解释正调整计数器计数门限设定 X1E2 RLC 7,0 PINJEC[7:0] 高阶指针解释负调整事件计数器，如果发生一次指针负调整事件，则计数值加1，如果计数值超过设定门限，则产生计数超门限中断，如果计数器计满，则产生溢出中断 X1E3 RW 7,0 PINJTH[7:0] 高阶指针解释负调整计数器计数门限设定 X1E4 RLC 7,0 PINDFC[7:0] 高阶指针解释新指针事件计数器，如果发生一次指针新指针事件，则计数值加1，如果计数值超过设定门限，则产生计数超门限中断，如果计数器计满，则产生溢出中断 X1E5 RW 7,0 PINDFTH[7:0] 高阶指针解释新指针计数器计数门限设定 X1E8 RLC 7,0 PGPJEC[7:0] 反向指针调整正调整事件计数器，如果发生一次指针正调整事件，则计数值加1，如果计数值超过设定门限，则产生计数超门限中断，如果计数器计满，则产生溢出中断 X1E9 RW 7,0 PGPJTH[7:0] 反向指针调整正调整计数器计数门限设定 X1EA RLC 7,0 PGNJEC[7:0] 反向指针调整负调整事件计数器，如果发生一次指针负调整事件，则计数值加1，如果计数值超过设定门限，则产生计数超门限中断，如果计数器计满，则产生溢出中断 X1EB RW 7,0 PGNJTH[7:0] 反向指针调整负调整计数器计数门限设定 X1EC RLC 7,0 PGNDFC[7:0] 反向指针调整新指针事件计数器，如果发生一次指针新指针事件，则计数值加1，如果计数值超过设定门限，则产生计数超门限中断，如果计数器计满，则产生溢出中断 X1ED RW 7,0 PGNDFTH[7:0] 反向指针调整新指针计数器计数门限设定 X100 RW 7 RSOH_RST 接收段开销处理部分软件复位，如为‘1’，则对接收段开销处理部分进行复位操作，正常工作情况下应置为‘0’ 6,0 Unused 未用 X103 RW 7 RSCRMOD :接收STM-1信号不进行解扰码 0:接收STM-1信号进行接收解扰码模式设置: 1 解扰码 6 RJ0SEL 接收J0模式设置: 1:接收J0按照64字节SONET模式进行接收处理 0:接收J0按照16字节SDH模式进行处理 5,0 Unused 未用 X104 RW 7 MMSAISINS 接收复用段AIS插入模式控制: 1:接收复用数据强制插入全‘1’，即插入AIS 0:本比特对接收复用段数据不产生影响 6 LOSINS 接收复用段AIS插入模式控制: 清华大学电子工程系 Page 100 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1:如果接收端产生LOS告警，则在接收复用段数据中插入全‘1’ 0:本比特对接收复用段数据不产生影响 5 LOFINS 接收复用段AIS插入模式控制: 1:如果接收端产生LOF告警，则在接收复用段数据中插入全‘1’ 0:本比特对接收复用段数据不产生影响 4 J0TIMINS 接收复用段AIS插入模式控制: 1:如果接收端产生J0TIM告警，则在接收复用段数据中插入全‘1’ 0:本比特对接收复用段数据不产生影响 3 J0TIUINS 接收复用段AIS插入模式控制: 1:如果接收端产生J0TIU告警，则在接收复用段数据中插入全‘1’ 0:本比特对接收复用段数据不产生影响 2 RMSAISINS 接收复用段AIS插入模式控制: 1:如果接收端产生MSAIS告警，则在接收复用段数据中插入全‘1’ 0:本比特对接收复用段数据不产生影响 1,0 Unused 未用 X105 RW 7 RB1CMOD 接收再生段B1BIP错误计数模式设置: 1:错误针对块计数，即如果接收B1BIP校验有任何错误，则计数值加一否则，计数值保持不变 0:错误针对比特计数，即如果接收B1BIP校验有多少比特有错，则计数值加多少 6 RB2CMOD 接收再生段B2BIP错误计数模式设置: 1:错误针对块计数，即如果接收B2BIP校验有任何错误，则计数值加一否则，计数值保持不变 0:错误针对比特计数，即如果接收B2BIP校验有多少比特有错，则计数值加多少 5 RMSREICMOD 接收复用段REI错误计数模式设置: 1:错误针对块计数，即如果接收REI不为0，则计数值加一否则，计数值保持不变 0:错误针对比特计数，即如果接收REI为多少，则计数值加多少 4 SFCMOD 接收复用段信号失效计数模式设置: 1:错误针对块计数，即如果接收B2BIP校验有任何错误，则信号失效计数器计数值加一;否则，计数值保持不变 0:错误针对比特计数，即如果接收B2BIP校验有多少比特有错，则信号失效计数器计数值加多少 3 SDCMOD 接收再生段信号劣化计数模式设置: 1:错 误针对块计数，即如果接收B2BIP校验有任何错误，则信号劣化计数器计数值加一否则，计数清华大学电子工程系 Page 101 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 值保持不变 0:错误针对比特计数，即如果接收B1BIP校验有多少比特有错，则信号劣化计数器计数值加多少 2,0 Unused 未用 X108 RW 7 TMMAISINS 发送MSAIS插入控制: 1:如果发送部分RMSAISE寄存器为‘1’，则发送复用段强制MSAIS 0:本比特对发送复用段数据不产生影响 6 TLOSINS 发送MSAIS插入控制: 1:如果发送部分RMSAISE寄存器为‘1’，且接收端产生LOS告警，则发送复用段插入MSAIS 0:本比特对??透从枚问莶徊跋?5 TLOFINS 发送MSAIS插入控制: 1:如果发送部分RMSAISE寄存器为‘1’，且接收端产生LOF告警，则发送复用段插入MSAIS 0:本比特对发送复用段数据不产生影响 4 TJ0TIMINS 发送MSAIS插入控制: 1:如果发送部分RMSAISE寄存器为‘1’，且接收端产生J0TIM告警，则发送复用段插入MSAIS 0:本比特对发送复用段数据不产生影响 3 TJ0TIUINS 发送 :如果发送部分RMSAISE寄存器为‘1’，且接收端产生J0TIU告MSAIS插入控制: 1 警，则发送复用段插入MSAIS 0:本比特对发送复用段数据不产生影响 2 TMSAISINS 发送MSAIS插入控制: 1:如果发送部分RMSAISE寄存器为‘1’，且接收端产生MSAIS告警，则发送复用段插入MSAIS 0:本比特对发送复用段数据不产生影响 1,0 Unused 未用 X109 RW 7 TMRDIS 发送段开销RDI插入模式设置: 1: ‘1’，则发送端开销强制插入RDI 0:本比特对发送如果发送部分RMSRDIE寄存器为 段开销RDI没有影响 6 TRDILOSS 发送段开销RDI插入模式设置: 1:如果发送部分RMSRDIE寄存器为‘1’，且接收端产生LOS告警，则发送端开销强制插入RDI 0:本比特对发送段开销RDI没有影响 5 TRDILOFS 发送段开销RDI插入模式设置: 1:如果发送部分RMSRDIE寄存器为‘1’，且接收端产生LOF告警，则发送端开销强制插入RDI 0:本比特对发送段开销RDI没有影响 4 TRDIJ0TIMS 发送段开销RDI插入模式设置: 1:如果发送部分RMSRDIE寄存器为‘1’，且接收端产生J0TIM告警，则发送端开销强制插入RDI 清华大学电子工程系 Page 102 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0:本比特对发送段开销RDI没有影响 3 TRDIJ0TIUS 发送段开销RDI插入模式设置: 1:如果发送部分RMSRDIE寄存器为‘1’，且接收端产生J0TIU告警，则发送端开销强制插入RDI 0:本比特对发送段开销RDI没有影响 2 TRDIMSAISS 发送段开销RDI插入模式设置: 1:如果发送部分RMSRDIE寄存器为‘1’，且接收端产生MSAIS告警，则发送端开销强制插入RDI 0:本比特对发送段开销RDI没有影响 1 TRDISFS 发送段开销RDI插入模式设置: 1:如果发送部分RMSRDIE寄存器为‘1’，且接收端产生SF告警，则发送端开销强制插入RDI 0:本比特对发送段开销RDI没有影响 0 TRDISDS 发送段开销RDI插入模式设置: 1:如果发送部分RMSRDIE寄存器为‘1’，且接收端产生SD告警，则发送端开销强制插入RDI 0:本比特对发送段开销RDI没有影响 X111 R 7 LOSV 接收STM-1信号丢失告警状态指示，高电平有效。如果连续超过20us时间内接收STM-1信号为全‘0’信号，则产生本告警;如果连续20us时间内接收到STM-1信号不为全‘0’，则清除本告警 6 LOFV 接收STM-1信号帧丢失告警状态指示，高电平有效。如果连续3ms时间内，接收信号始终处于帧失步OOF状态，则产生LOF告警;如果在3ms时间内都没有OOF告警，则LOF告警清除 5 OOFV 接 收STM-1信号帧失步告警状态指示，高电平有效。如果连续500us时间内，接收信号始终没有稳定的帧同步信号，则产生OOF告警;如果连续500us时间内，正确找到帧同步信号，则清除OOF告警 4 J0TIMV 接收段开销J0失配告警状态指示，高电平有效。如果连续3帧以上收到相同J0复帧并与期望接收J0复帧不匹配，则产生J0TIM告警;如果连续三帧收到相同J0复帧并与期望J0复帧相同，则清除J0TIM告警 3 J0TIUV 接收段开销J0不稳告警状态指示，高电平有效。如果连续三帧以上收到前后不一致的J0复帧，则产生J0TIU告警;如果连续三帧收到相同J0复帧，则清除J0TIU告警 2,0 Unused 未用 X112 R 7 MSAISV 接收复用段信号告警状态指示，高电平有效。如果连续三帧在K2字节的最后3比特收到全‘1’，则产生MSAIS告警;如果连续三帧在K2字节的后3比特收到非全‘1’。则清除MSAIS告警 6 MSRDIV 接收复用段RDI告警状态指示，高电平有效。如果清华大学电子工程系 Page 103 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 连续三帧在K2字节的最后3比特收到全“110”，则产生MSRDI告警;如果连续三帧在 3比特收到非“110”。则清除MSRDI告警 5 SFV 接收复用段信号失效告K2字节的后 警指示，高电平有效。如果在寄存器设定的信号失效统计时间内，B2误码的个数超过寄存器设定的门限，则产生SF告警;否则清除SF告警 4 SDV 接收复用段信号劣化告警指示，高电平有效。如果在寄存器设定的信号劣化统计时间内，B2误码的个数超过寄存器设定的门限，则产生SD告警;否则清除SD告警 3 S1DIFV 接收段开销S1失配告警状态指示，高电平有效。如果接收S1字节与期望接收的S1字节不同虿鶶1DIF告警，否则清除 2 K1APSFV 接收段开销K1APS告警状态指示，高电平有效。如果连续11帧以上收到前后不一致的K1字节，则产生K1APS告警;如果连续三帧收到相同K1字节，则清除K1APS告警 1 K2APSFV 接收段开销K2APS告警状态指示，高电平有效。如果连续11帧以上收到前后不一致的K2字节，则产生K2APS告警;如果连续三帧收到相同K2字节，则清除K2APS告警 0 Unused 未用 X120 RC 7 RSOHI 接收再生段中断状态指示，高电平有效。如果接收再生段产生LOS、LOF、OOF、J0TIM、J0TIU以及B1BIP校验错等告警并且对应中断输出允许置为‘1’，则产生本中断指示 6 MSOH1I 接收复用段中断1状态指示，高电平有效。如果接收再生段产生MSAIS、MSRDI、SF、SD、B2BIP校验错、MSREI、S1DIF、以及COS1等告警并且对应中断输出允许置为‘1’，则产生本中断指示 5 MSOH2I 接收复用段中断2状态指示，高电平有效。如果接收再生段产生K1COAPS、K2COAPS、K1APS、K2APS等告警并且对应中断输出允许置为‘1’，则产生本中断指示 4 COUNTI 接收段开销处理部分计数器中断状态指示，高电平有效。如果本部分计数器产生超门限或溢出并且对应中断输出允许为‘1’。则产生本中断指示 3,0 Unused 未用 X121 RW 7 RSOHIE 接收再生段中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 6 MSOH1IE 接收复用段中断1状态指示输出允许 1:该中断允许输出 清华大学电子工程系 Page 104 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0:该中断不输出 5 MSOH2IE 接收复用段中断2状态指示输出允许 1:该中断允许输出 0:该中断不输出 4 COUNTIE 接收段开销处理部分计数器中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 3,0 Unused 未用 X122 RC 7 LOSI 接收STM-1信号丢失中断指示，高电平有效 6 LOFI 接收STM-1信号帧同步丢失中断 指示，高电平有效5 OOFI 接收STM-1信号帧失步中断指示，高电平有效 4 J0TIMI 接收J0信号失配中断指示，高电平有效 3 J0TIUI 接收J0信号不稳中断指示，高电平有效 2 B1BIPI 接收B1BIP校验出错中断指示，高电平有效 1,0 Unused 未用 X123 7 LOSIE 接收STM-1信号丢失中断输出允许 1:该中断允许输出 0:该中断不输出 6 LOFIE 接收STM-1信号帧同步丢失中断指示输出允许 1:该中断允许输出 0:该中断不输出 5 OOFIE 接收STM-1信号帧失步中断指示输出允许 1:该中断允许输出 0:该中断不输出 4 J0TIMIE 接收J0信号失配中断指示输出允许 1:该中断允许输出 0:该中断不输出 3 J0TIUIE 接收J0信号不稳中断指示输出允许 1:该中断允许输出 0:该中断不输出 2 B1BIPIE 接收B1BIP校验出错中断指示输出允许 1:该中断允许输出 0:该中断不输出 1,0 Unused 未用 X124 RC 7 MSAISI 接收复用段AIS中断指示，高电平有效 6 MSRDII 接收复用段RDI中断指示，高电平有效 5 SFI 接收复用段SF中断指示，高电平有效 4 SDI 接收复用段SD中断指示，高电平有效 3 B2BIPI 接收复用段B2BIP校验错中断指示，高电平有效 2 MSREII 接 S1DIF中断指示，高电平收复用段REI中断指示，高电平有效 1 S1DIFI 接收复用段 有效 0 COS1I 接收复用段S1变化中断指示，高电平有效 清华大学电子工程系 Page 105 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X125 RW 7 MSAISIE 接收复用段AIS中断指示输出允许 1:该中断允许输出 0:该中断不输出 6 MSRDIIE 接收复用段RDI中断指示输出允许 1:该中断允许输出 :该中断不输出 5 SFIE 接收复用段SF中断指示输出允许 1:该中断允许输出 0:0 该中断不输出 4 SDIE 接收复用段SD中断指示输出允许 1:该中断允许输出 0:该中断不输出 3 B2BIPIE 接收复用段B2BIP校验错中断指示输出允许 1:该中断允许输出 0:该中断不输出 2 MSREIIE 接收复用段REI中断指示输出允许 1:该中断允许输出 0:该中断不输出 1 S1DIFIE 接收复用段S1DIF中断指示输出允许 1:该中断允许输出 0:该中断不输出 0 COS1IE 接收复用段S1变化中断指示输出允许 1:该中断允许输出 0:该中断不输出 X126 RC 7 K1COAPSI 接收复用段K1字节变化中断指示，高电平有效 6 K2COAPSI 接收复用段K2字节变化中断指示，高电平有效 5 K1APSFI 接收复用段K1APS中断指示，高电平有效 4 K2APSFI 接收复用段K2APS中断指示，高电平有效 3-0 Unused 未用 X127 RW 7 K1COAPSIE 接收复用段K1字节变化中断指示输出允许 1:该中断允许输出 0:该中断不输出 6 K2COAPSIE 接收复用段K2字节变化中断指示输出允许 1:该中断允许输出 0:该中断不输??5 K1APSFIE 接收复用段K1APS中断指示输出允许 1:该中断允许输出 0:该中断不输出 4 K2APSFIE 接收复用段K2APS中断指示输出允许 1:该中断允许输出 0:该中断不输出 3-0 Unused 未用 X128 RC 7 OOFCOVI 接收OOF告警计数器溢出中断指示，高电平有效 6 B1COVI 接收B1BIP校验错计数器溢出中断指示，高电平有清华大学电子工程系 Page 106 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 效 5 B2COVI 接收B2BIP校验错计数器溢出中断指示，高电平有效 4 MSREIOVI 接收复用段REI计数器溢出中断指示，高电平有效3 OOFCTHI 接收OOF告警计数器超门限中断指示，高电平有效2 B1CTHI 接收B1BIP校验错计数器超门限中断指示，高电平有效 1 B2CTHI 接收B2BIP校验错计数器超门限中断指示，高电平有效 0 MSREITHI 接收复用段REI计数器超门限中断指示，高电平有效 X129 7 OOFCOVIE 接收OOF告警计数器溢出中断指示输出允许 1:该中断允许输出 0:该中断不输出 6 B1COVIE 接收B1BIP校验错计数器溢出中断指示输出允许 1:该中断允许输出 0:该中断不输出 5 B2COVIE 接收B2BIP校验错计数器溢出中断指示输出允许 1:该中断允许输出 0:该中断不输出 4 MSREIOVIE 接收复用段REI计数器溢出中断指示输出允许 1:该中断允许输出 0:该中断不输出 3 OOFCTHIE 接收OOF告警计数器超门限中断指示输出允许 1:该中断允许输出 0:该中断不输出 2 B1CTHIE 接收B1BIP校验错计数器超门限中断指示输出允许1:该中断允许输出 0:该中断不输出 1 B2CTHIE 接收B2BIP校验错计数器超门限中断指示输出允许1:该中断允许输出 0:该中断不输出 0 MSREITHIE 接收复用段REI计数器超门限中断指示输出允许 1:该中断允许输出 0:该中断不输出 X130 RW 7,0 AS1 期望接收S1字节值配置 X131 R 7,0 RS1 确认接收S1字节值 X132 R 7,0 RK1 确认接收K1字节值 X133 R 7,0 RK2 确认接收K2字节值 X140 RW 7 RJ0R_WB 接收J0寄存器RAM单片机读控制及状态指示: 该位写入‘1’，则表示对片内接收J0RAM 地址为RJ0RAM_A,读出数据存放到RJ0RAM_D寄存器。 进行读操作，读出的RAM 由于通过单片机接口读取片内RAM，读出需要时间，清华大学电子工程系 Page 107 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 在本比特发出读出命令后，外部单片机需监测本比特的状态:在读的过程中，如果为‘1’。则表明读出过程仍在进行中，此时RJ0RAM_D数据还未准备好;如果为‘0’，则表示读出已经结束，RJ0RAM_D数据已经准备好，可以通过单片机接口读出。 6 Unused 未用 5-0 RJ0RAM_A 接收J0 RAM读写地址:对片内接收J0RAM的读 的地址由本寄存器指定。如果J0字节为16字节复帧模式，则地址0,15对应J0复帧的0,15字节;如果J0为64字节复帧模式，则地址0,63对应J0复帧的0,63字节。 X141 R 7-0 RJ0RAM_D 接收J0 RAM读出数据: 在读出过程中，单片机首先通过RJ0RAM_A和RJ0R_WB发送读出地址和读出命令，并通过RJ0R_WB检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对应地址的数据。 X142 RW 7 REJ0R_WB 接收期望J0寄存器RAM单片机读写控制及状态指示本比特如果写入‘0’，则表示对片内期望接收J0RAM写入，写入RAM的地址为REJ0RAM_A，写入J0数据为寄存器REJ0RAM_D中的数据;如果该位写入‘1’，则表示对片内期望接收J0RAM进行读操作，读出的RAM地址为REJ0RAM_A,读出数据存放到REJ0RAM_D寄存器。 由于通过单片机接口向片内RAM写入，写入和读出需要时间，在本比特发出写入和读出命令后，外部单片机需监测本比特的状态:在写入过程中，如果本比特为‘1’，表示内部写入RAM的过程中仍在进行中;如果为‘0’，则表示写入过程已经结束，可以进行下一个数据的写入操作。在读的过程中，如果为‘1’。则表明读出过程仍在进行中，此时REJ0RAM_D数据还未准备好;如果为‘0’，则表示读出已经结束，REJ0RAM_D数据已经准备好，可以通过单片机接口读出。 6 Unused 未用 5-0 REJ0RAM_A 发送J0 RAM读写地址:对片内期望接收J0RAM的读的地址由本寄存器指定。如果J0字节为16字节复帧模式，则地址0,15对应J0复帧的0,15字节;如果J0为64字节复帧模式，则地址0,63对应J0复帧的0,63字节。 X143 RW 7-0 REJ0RAM_D 期望接收J0 RAM读写数据: 在写入过程中，单片机首先应将要写入期望接收J0RAM某位地址的数据写入到本寄存器中，在通过REJ0RAM_A和REJ0R_WB发送写入地址和写入命令，并通过REJ0R_WB检测写入状态，等待写入 完成后清华大学电子工程系 Page 108 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 即可进行下一数据的写入。 在读出过程中，单片机首先通过REJ0RAM_A和REJ0R_WB发送读出地址和读出命令，并通过REJ0R_WB检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对应地址的数据。 X144 7 ROHR_WB 接收段开销RAM单片机读控制及状态指示: 该位写入‘1’，则表示对片内接收OHRAM进行读操作，读出的RAM地址为ROHRAM_A,读出数据存放到ROHRAM_D寄存器。 由于通过单片机接口向片内RAM读出需要时间，在本比特发出写入和读出命令后，外部单片机需监测本比特的状态:在读的过程中，如果为‘1’。则表明读出过程仍在进行中，此时ROHRAM_D数据还未准好;如果为‘0’，则表示读出已经结束，ROHRAM_D数已经准备好，可以通过单片机接口读出。 6-0 ROHRAM_A 接收OH RAM读写地址:对片内接收OHRAM的读写 的地址由本寄存器指定。地址0,80对应段开销共九行九列81个开销字节。 X145 7-0 ROHRAM_D 接收OHRAM读出数 ROHR_WB发送读出地址和读据: 在读出过程中，单片机首先通过ROHRAM_A和 出命令，并通过ROHR_WB检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对应地址的数据。 X151 RLC 7,0 OOFC[15:8] 接收OOF事件计数器，如果产生OOF告警事件，则在OOF事件期间每帧计数值加一，如果计数值超过X150 RLC 7,0 OOFC[7:0] 设定门限，则产生超门限中断;如果计数器计满，产生溢出 0 OOFCTH[15:8] OOF事件计数器门限设置 X152 RW 7,0 中断 X153 RW 7, OOFCTH[7:0] X155 RLC 7,0 B1EC[15:8] 接收B1BIP校验错误计数器，如果接收B1BIP校验出错，则可按寄存器设定按块或按比特进行计数，X154 RLC 7,0 B1EC[7:0] 如果计数器计数值超过设定门限，则产生超门限中断，如果计数器计满，则产生溢出中断 X157 RW 7,0 B1ECTH[15:8] B1BIP校验错计数器门限设置 X156 RW 7,0 B1ECTH[7:0] X15A RLC 7-4 Unused 未用 3-0 B2EC[19:16] 接收B2BIP校验错误计数器，如果接收B2BIP校验X159 RLC 7,0 B1EC[15:8] 出错，则可按寄存器设定按块或按比特进行计数，如果计数器计数值超过设定门限，则产生超门限中X158 RLC 7,0 B1EC[7:0] 断，如果计数器计满，则产生溢出中断 X15C RW 7,4 Unused 未用 3,0 B2ECTH[19:16]B2BIP校验错计数器门限设置 X15C RW 7,0 B2ECTH[15:8] X15B RW 7,0 B2ECTH[7:0] 清华大学电子工程系 Page 109 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X162 RLC 7,4 Unused 未用 3,0 REIC[19:16] 接收MSREI误计数器，如果接收MSREI不为0，则可按寄存器设定按块或按比特进行计数，如果计数X161 RLC 7,0 REIC[15:8] 器计数值超过设定门限，则产生超门限中断，如果X160 RLC 7,0 REIC[7:0] 计数器计满，则产生溢出中断 X165 RW 7,4 Unused 未用 3,0 REICTH[19:16]MSREI计数器门限设置 X164 RW 7,0 REICTH[15:8] X163 RW 7,0 REICTH[7:0] X172 RW 7,0 SFTIME[23:16]接收复用段信号失效计数时间设置，以STM-1帧为X171 RW 7,0 SFTIME[15:8] 单位 X170 RW 7,0 SFTIME[7:0] X174 RW 7,4 Unused 接收复用段信号失效告警产生门限设置，如果在设3,0 SFCFTH[11:8] 定时间内计数值超过此门限，则产生SF告警 X173 RW 7,0 SFCFTH[7:0] X176 RW 7,4 Unused 接收复用段信号失效告警清除门限设置，如果在设3,0 SFCRTH[11:8] 定时间内计数值低于此门限，则清除SF告警 X175 RW 7 ,0 SFCRTH[7:0] X17A RW 7,0 SDTIME[23:16]接收复用段信号劣化计数时间设置，以STM-1帧为X179 RW 7,0 SDTIME[15:8] 单位 X178 RW 7,0 SDTIME[7:0] X17C RW 7,4 Unused 未用 3,0 SFCFTH[11:8] 接收复用段信号劣化告警清除门限设置，如果在设定时间内计数值超过此门限，则产生SF告警 X17B RW 7,0 SFCFTH[7:0] X17E RW 7,4 Unused 未用 3,0 SFCFTH[11:8] 接收复用段信号劣化告警清除门限设置，如果在设定时间内计数值低于此门限，则清除SD告警 X17D RW 7,0 SFCFTH[7:0] 3，TUPP部分寄存器 地址 类型 比特 名称 功能说明 高位地址12,9为“0001”对应A向，“0011”对应B向，下表中地址为低9位地址 X008 RW 7 TUPP_RST 指针下泄TUPP部分软件复位，低电平有效，正常工作情况下应设为‘1’ 6,0 Unused 未用 X009 RW 7 BYPASS BYPASS比特来控制芯片中的TUPP模块是否工作在旁通模式: 1:TUPP模块的输入数据流经过固定延时后输出 0:TUPP模块处于正常工作模式 6 OJ1EN OJ1EN比特用来控制输出数据流上J1字节是否指示: 1:输出数据流在J1字节有指示。 0:输出数据流在J1字节没有指示。 5 OV1EN J1字节后的清华大学电子工程系 OV1EN比特用来控制输出流上V1帧中 Page 110 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 第三个字节是否有指示: 1:输出流上V1帧中J1字节后的第三个字节是有指示。 0:输出流上V1帧中J1字节后的第三个字节是没有指示 4 POHPT POHPT比特用来控制输出的STM-1信号上的通道开销列POH: 1:输入的POH列(除H4字节)被转移到 OH列(除H4字节)被设为全零。有一个两帧弹性存储缓存输出流中。0:输出的P 器来吸收输入和输出帧间的相位抖动 3 OTMFH4 OTMFH4比特选择支路复帧中的OTMF的位置: 1:OTMFH4来标记输出流中H4字节，H4字节指示下一个STM-1帧是支路复帧的第一帧。 0:OTMF标记输出流上V1帧中J1字节后的第三个字节 2 ODPTY ODPTY比特来决定输出校验信号的极性: 1:输出校验信号类为奇校验。 0:输出校验信号类为偶校验 1 INCOC1J1V1 INCOC1J1V1比特来控制输出校验信号类中是否包含信号OC1J1V1: 1:输出校验信号类包含信号OC1J1V1。 0:输出校验信号类不包含信号OC1J1V1 0 INCOPL INCOPL比特来控制输出校验信号类中是否包含信号OPL: 1:输出校验信号类包含信号OPL。 0:输出校验信号类不包含信号OPL X00D RW 7,2 Unused 未用 1,0 POINTER[9:8] Pointer[9:0]共10位。其中Pointer[9] 为Msb，而Pointer[0] 为Lsb。其中的值用来指示J1在X00C RW 7,0 POINTER[7:0] STM-1帧中的位置。Pointer[9:0]的缺省值为10’B1000001010 = 10’D522，这时J1的位置在C1位置后面3个字节的位置。Pointer[9:0]指针值的范围在0到822之间，如果Pointer[9:0]寄存器不被设置在这一个范围内，这时系统的输出就会有错 X00F R 7,3 Unused 未用 2 TUG3_3I 第三个TUG3处理模块中断状态指示，高电平有效。如果第三个TUG3处理模块中出现中断并且对应中断输出允许置为‘1’，本中断指示产生 1 TUG3_2I 第二个TUG3处理模块中断状态指示，高电平有效。如果第二个TUG3处理模块中出现中断并且对应中断输出允许置为‘1’，本中断指示产生 0 TUG3_1I 第一个TUG3处理模块中断状态指示，高电平有效。清华大学电子工程系 Page 111 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 如果第一个TUG3处理模块中出现中断并且对应中断输出允许置为‘1’，本中断指示产生 X00E RW 7,3 Unused 未用 2 TUG3_3IE 第三个TUG3处理模块中断状态指示输 出允许 1:该中断允许输出 0:该中断不输出 1 TUG3_2IE 第二个TUG3处理模块中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 0 TUG3_1IE 第一个TUG3处理模块中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 高位地址12,9为“0001”对应A向，“0011”对应B向，下表中地址为低9位地址;高位地址8,7为“01”为第一路TUG3寄存器，“10”为第二路TUG3寄存器，“11”为第三路TUG3寄存器，三路TUG3的寄存器一致，下表中的地址为低7位地址 X79 R 7 Unused 未用 6 TUG22_TU13I TUG3中第二个TUG2中第三个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 5 TUG22_TU12I TUG3中第二个TUG2中第二个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 4 TUG22_TU11I TUG3中第二个TUG2中第一个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 3 Unused 未用 2 TUG21_TU13I TUG3中第一个TUG2中第三个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 1 TUG21_TU12I TUG3中第一个TUG2中第二个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 0 TUG21_TU11I TUG3中第一个TUG2中第一个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中 6 产生中断并且对应中断输出允许置为‘1’，则产生本中断 X78 RW 7 Unused 未用TUG22_TU13IE TUG3中第二个TUG2中第三个TU12支路处理中断状态指示输出允许 清华大学电子工程系 Page 112 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1:该中断允许输出 0:该中断不输出 5 TUG22_TU12IE TUG3中第二个TUG2中第二个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断?皇涑?4 TUG22_TU11IE TUG3中第二个TUG2中第一个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 3 Unused 未用 2 TUG21_TU13IE TUG3 中第一个TUG2中第三个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 1 TUG21_TU12IE TUG3中第一个TUG2中第二个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 0 TUG21_TU11IE TUG3 中第一个TUG2中第一个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 X7B R 7 Unused 未用 6 TUG24_TU13I TUG3中第四个TUG2中第三个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 5 TUG24_TU12I TUG3中第四个TUG2中第二个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 4 TUG24_TU11I TUG3中第四个TUG2中第一个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 3 Unused 未用 2 TUG23_TU13I TUG3中第三个TUG2中第三个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 1 TUG23_TU12I TUG3中第三个TUG2中第二个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生 本清华大学电子工程系 Page 113 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 中断 0 TUG23_TU11I TUG3中第三个TUG2中第一个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 X7A RW 7 Unused 未用 6 TUG24_TU13IE TUG3中第四个TUG2中第三个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 5 TUG24_TU12IE TUG3中第四个TUG2中第二个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 4 TUG24_TU11IE TUG3中第四个TUG2中第一个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 3 Unused 未用 2 TUG23_TU13IE TUG3中第三个TUG2中第三个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 1 TUG23_TU12IE TUG3中第三个TUG2中第二个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 0 TUG23_TU11IE TUG3中第三个TUG2中第一个TU12支路 :该中断允许输出 0:该中断不输出 X7D R 7 Unused 处理中断状态指示输出允许 1 未用 6 TUG26_TU13I TUG3中第六个TUG2中第三个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 5 TUG26_TU12I TUG3中第六个TUG2中第二个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 4 TUG26_TU11I TUG3中第六个TUG2中第一个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 清华大学电子工程系 Page 114 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 3 Unused 未用 2 TUG25_TU13I TUG3中第五个TUG2中第三个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 1 TUG25_TU12I TUG3中第五个TUG2中第二个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 0 TUG25_TU11I TUG3中第五个TUG2中第一个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 X7C RW 7 Unused 未用 6 TUG26_TU13IE TUG3中第六个TUG2中第三个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 5 TUG26_TU12IE TUG3中第六个TUG2中第二个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 4 TUG26_TU11IE TUG3 中第六个TUG2中第一个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 3 Unused 未用 2 TUG25_TU13IE TUG3中第五个TUG2中第三个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 1 TUG25_TU12IE TUG3中第五个TUG2中第二个TU12支?反碇卸献刺甘臼涑鲈市?1:该中断允许输出 0:该中断不输出 0 TUG25_TU11IE TUG3中第五个TUG2中第一个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 X7F RW 7,3 Unused 未用 2 TUG27_TU13I TUG3中第七个TUG2中第三个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本清华大学电子工程系 Page 115 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 中断 1 TUG27_TU12I TUG3中第七个TUG2中第二个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 0 TUG27_TU11I TUG3中第七个TUG2中第一个TU12支路处理中断状态指示，高电平有效。如果该TU12处理过程中产生中断并且对应中断输出允许置为‘1’，则产生本中断 X7E RW 7 TUG3EN TUG3指针下泄模块工作模式设置: 1:TUG3模块正常工作 0:TUG3模块停止工作 6,3 Unused 未用 2 TUG27_TU13IE TUG3中第七个TUG2中第三个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 1 TUG27_TU12IE TUG3中第七个TUG2中第二个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 0 TUG27_TU11IE TUG3中第七个TUG2中第一个TU12支路处理中断状态指示输出允许 1:该中断允许输出 0:该中断不输出 1-21路RW 7 Unused 未用 TU12: 6 NDFINV TU12支路NDFINV比特控制输出溜的NDF标志生成:X00 1:输出流中支路单元指针域的新数据标示 X04 翻转，这样下游的指针处理模块进入LOP指针丢失X08 状态; X0C 0:NDF被 对输出的NDF无效 X10 5 IIDLE TU12支路IIDLE比特控制输出支路单元的通道数据X14 的插入: X18 1:输出数据流中的支路单元指针被设置为全零，X1C 而且支路单元净荷也被插入全零; X20 0:对输出数据流没有影响 X24 4 IAIS TU12支路IAIS比特控制输出支路单元数据的插入:X28 1:输出数据流的支路单元被插入全1，包括净荷和X2C 指针域; X30 0:对输出数据流没有影响。 X34 注意:上面的NDFINV，IIDLE，IAIS比特有优先级X38 顺序，其中IIDLE > IAIS > NDFINV X3C 3 ELEE ELEE比特为TU12支路FIFO的溢出事件提供中断屏X40 蔽: 清华大学电子工程系 Page 116 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X44 1:不屏蔽ELE中断; X48 0:屏蔽ELE中断 X4C 2 PEE PEE比特为TU12支路指针调整事件提供中断屏蔽:X50 1:不屏蔽有关指针事件中断; 0:屏蔽有关指针事件中断 1 AISE AISE比特为TU12支路指针解释器的AIS事件提供中断屏蔽: 1:不屏蔽AIS中断; 0:屏蔽AIS中断 0 LOPE LOPE比特为TU12支路指针解释器的LOP事件提供中断屏蔽: 1:不屏蔽LOP中断; 0:屏蔽LOP中断 1-21路RW 7,3 Unused 未用 TU12: 2 LOPAIS TU12支路AIS插入控制: X01 当LOPAIS设为高时，当TU支路处于LOP状态时在X05 对应的TU支路上插入AIS信号。否则不插入AISX09 信号。改比特设置与AISE寄存器有相同的优先级 X0D R 1 AISV TU12支路指针解释AIS告警指示，高电平有效。产X11 生AIS告警的指针解释状态机参见功能说明部分 X15 0 LOPV TU12支路指针解释LOP告警指示，高电平有效。产X19 生LOP告警的指针解释状态机参见功能说明部分 X1D X21 X25 X29 X2D X31 X35 X39 X3D X41 X45 X49 X4D X51 1-21路RC 7 Unused 未用 TU12: 6 FIFO_ELEI FIFO_ELEI比特为FIFO溢出中断寄存器。当TU12X02 支路指针调整FIFO发生溢出或取空事件时，该比X06 特被设置1 X0A 5 PG_NJI PG_NJI比特为TU12支路指针调整模块指针负调整X0E 的中断寄存器。当指针产生模块发生指针负调整事X12 件时，该比特设置为1 X16 4 PG_PJI PG_PJI比特为TU12支路指针调整模块指针正调整清华大学电子工程系 Page 117 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X1A 的 中断寄存器。当指针产生模块发生指针正调整事X1E 件时，该比特设置为1 X22 3 PI_NJI PI_NJI比特为TU12支路指针解释模块指针负调整X26 的中断寄存器。当指针产生模块发生指针负调整事X2A 件时，该比特设置为1 X2E 2 PI_PJI PI_PJI该比特为TU12支路指针解释模块指针正调X32 整的中断寄存器。当指针产生模块发生指针正调整X36 事件时，该比特设置为1 X3A 1 AISI AISI比特为TU12支路指针解释模块AIS支路告警X3E 的中断寄存器。当AIS支路告警状态变化时中断产X42 生，AISI比特被置高 X46 0 LOPI LOPI比特为TU12支路指针解释模块LOP指针丢失X4A 的中断寄存器。当LOP指针丢失状态变化时中断产X4E 生，LOPI比特被置高 X52 1-21路R 7,2 Unused 未用 TU12: 1 PI_SS[1] PI_SS[1:0]为指针解释器接收到的TU1通道中的SSX03 0 PI_SS[0] 比特 X07 X0B X0F X13 X17 X1B X1F X23 X27 X2B X2F X33 X37 X3B X3F X43 X47 X4B X4F X53 4，VC4 总线处理部分寄存器 地址 类型 比特 名称 功能说明 X0210 RW 7,6 Unused 未用 5 PINCC1J1V1 上行VC4总线奇偶校验设置，该设置仅在上行VC4数据总线为分插复用模式和终端复用模式时有效，清华大学电子工程系 Page 118 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 它与SDH低阶处理中的上行数据奇偶校验类型ODPTY一起工作定义了发送VC4的校验类型: 1:校验中包括帧头信号C1J1V1 0:校验中不包含帧头信号C1J1V1 4 PINCSPE 上行VC4总线奇偶校验设置，该设置仅在上行VC4数据总线为分插复用模式和终端复用模式时有效，它与SDH低阶处理中的上行数据奇偶校验类型ODPTY一起工作定义了发送VC4的校验类型: 1:校验中包括VC4包封有效信号SPE 0:校验中不包含VC4包封有效信号SPE 3 VC4_LOOP VC4环会设置: 1:VC4环会模式，即本地低阶SDH生成的VC4数据总线在此处环回回来，送到低阶SDH处理的接收端0:正常工作模式 2 D_MOD 下行VC4数据总线模式控制: 1:送到低阶SDH处理的下行VC4数据总线来自本芯片高阶SDH部分接收处理得到的VC4数据流 0:送到低阶SDH处理的下行VC4数据总线来自芯片外部的输入 1-0 A_MOD 上行VC4数据总线模式控制: 00:分插复用模式，即本地低阶SDH产生的上行数据流、外部输入上行VC4数据流以及本地高阶SDH接收但不在本地终结的VC4数据流汇合在一起，形成送给高阶SDH处理的上行VC4数据流。在这种模式下，低阶SDH处理的定时模式CLK_MOD必须选为下行定时模式; 01:终端复用模式，即本地低阶SDH产生的上行VC4数据流以及外部输入上行VC4数据流汇合在一起，形成送给高阶SDH处理的上行VC4数据流; 1x:外部模式，即送给高阶SDH处理的VC4数据流来自外部的输入 具体操作方式参见功能说明部分 X0211 RW 7,4 Unused 未用 3 ARSOHIE A向接收STM-1段开销处理部分中段指示输出允许:1:允许该中断状态输出 0:不允许该中断状态输出 2 ARPOHIE A向接收STM-1高阶通道处理部分中段指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 1 ATPOHIE A向发送STM-1高阶通道处理处理部分中段指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 清华大学电子工程系 Page 119 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0 ATUPPIE A向接收STM-1指针下泄部分TUPP处理部分中段指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 X0212 R 7,4 Unused 未用 3 ARSOHI A向接收段开销处理部分中断状态指示，高电平有效，如果A向接收段开销处理产生 了RSOHI、MSOH1I、MSOH2I以及COUNTI等中断并且对应中断输出允许置为‘1’，则产生本中断状态指示 2 ARPOHI A向接收高阶通道处理部分中断状态指示，高电平有效，如果A向接收高阶通道产生了PTRI、POH1I、POH2I、PGEI、ERRCNTI、PTRINTCI、PTRGENCI等中断并且对应中断输出允许置为‘1’，则产生本中断状态指示 1 ATPOHI A向发送高阶通道处理部分中断状态指示，高电平有效，如果A向发送高阶通道产生了VCPI、PTRI以及PTRCI等中断并且对应中断输出允许置为‘1’，则产生本中断状态指示 0 ATUPPI A向指针下泄处理部分中断状态指示，高电平有效，如果A向指针下泄处理部分产生了TUG3_1I、TUG3_2I以及TUG3_3I等中断且对应中断输出允许置为‘1’，则产生本中断输出指示 X0213 RW 7,4 Unused 未用 3 BRSOHIE B向接收STM-1段开销处理部分中断指示输出允许:1:允许该中断状态输出 0:不允许该中断状态输出 2 BRPOHIE B向接收STM-1高阶通道处理部分中段断指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 1 BTPOHIE B向发送STM-1高阶通道处理处理部分中段断指示输出允许: 1:允许该中断状态 :不允许该中断状态输出 0 BTUPPIE B向接收STM-1指针下泄部分TUPP处输出 0 理部分中断指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 X0214 7,4 Unused 未用 3 BRSOHI B向接收段开销处理部分中断状态指示，高电平有效，如果B向接收段开销处理产生了RSOHI、MSOH1I、MSOH2I以及COUNTI等中断并且对应中断输出允许置为‘1’，则产生本中断状态指示 2 BRPOHI B向接收高阶通道处?聿糠种卸献刺甘荆叩缙角寤笱У缱庸こ滔? Page 120 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 有效，如果B向接收高阶通道产生了PTRI、POH1I、POH2I、PGEI、ERRCNTI、PTRINTCI、PTRGENCI等中断并且对应中断输出允许置为‘1’，则产生本中断状态指示 1 BTPOHI B向发送高阶通道处理部分中断状态指示，高电平有效，如果B向发送高阶通道产生了VCPI、PTRI以及PTRCI等中断并且对应中断输出允许置为‘1’，则产生本中断状态指示 0 BTUPPI B向指针下泄处理部分中断状态指示，高电平有效，如果B向指针下泄处理部分产生了TUG3_1I、TUG3_2I以及TUG3_3I等中断且对应中断输出允许置为‘1’，则产生本中断输出指示 X0215 RW 7-1 Unused 未用 0 LSDHIE 低阶SDH处理中断状态输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 X0216 R 7-1 Unused 未用 0 LSDHI 低阶SDH处理中断状态指示，高电平有效，如果低阶SDH处理的产生VC4AI、VC4BI以及E1映射处理产生中断并且对应中断输出允许为‘1’，则产生本指示 5，SDH低阶处理部分寄存器 地址 类型 比特 名称 功能说明 以下为VC4寄存器，高位地址为“10”为A向寄存器，“11”为B向寄存器，A、B双向VC4寄存器完全相同，下表中地址为低10位地址 X00C RW 7,6 Unused 未用 5 ODPTY 低阶SDH输出数据总线校验类型设置: 1:输出总线奇校验 0:输出总线偶校验 4 ACLK_MOD 低阶SDH上行总线定时模式设置: 1:上行定时模式，即低阶SDH产生的发送VC4数据总线的定时来自外部输入的定时输入信号AC1J1V1、ASPE 0:下行定时模式，即低阶SDH产生的发送VC4数据总线的定时来自接收的VC4总线的定时 2 V1H4 接收SDH低阶复帧指示产生模式的设置: 1:接收SDH低阶复帧指示由帧头信号中的V1脉冲确定，此时要求接收的VC4数据总线中的帧头信号中必须含有V1脉冲 0:接收SDH低阶复帧指示由VC4接收数据总线中的高阶通道开销H4字节的后两比特确定 2 IDPTY 低阶SDH接收VC4数据总线校验类 型设置: 1:接收VC4数据总线进行奇校验 清华大学电子工程系 Page 121 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0:接收VC4数据总线进行偶校验 1 INCC1J1V1 低阶SDH接收VC4数据总线校验包含帧头信号设置: 1:接收VC4数据总线校验包含帧头信号C1J1V1 0:接收VC4数据总线校验不包含帧头信号C1J1V10 INCSPE 低阶SDH接收VC4数据总线校验包含VC4包封信号设置: 1:接收VC4数据总线校验包含VC4包封信号SPE 0:接收VC4数据总线校验不包含VC4包封信号SPEX00D R 7,6 Unused 未用 5 LOMV 低阶SDH复帧同步丢失告警状态指示，如果连续8个低阶SDH复帧中H4字节后两个比特都不是按照递增顺序变化，则产生LOM告警;如果连续三个复帧中H4字节后两比特都是按照递增顺序变化，则清除LOM告警 4,0 Unused 未用 X00E R 7,5 Unused 未用 4 LOMI 低阶SDH复帧同步丢失中断状态 3 IPEI 接收VC4数据总线奇偶校验出错中断状态 2 TUG3_3I 低阶SDH处理第三个TUG3中断状态 1 TUG3_2I 低阶SDH处理第二个TUG3中断状态 0 TUG3_1I 低阶SDH处理第一个TUG3中断状态 5 Unused 未用 4 LOMIE 低阶SDH复帧同步丢失中断输出允许: 1:X00F RW 7, 允许该中断状态输出 0:不允许该中断状态输出 3 IPEIE 接收VC4数据总线校验出错中断输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 2 TUG3_3IE 低阶SDH处理第三个TUG3中断输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 1 TUG3_2IE 低阶SDH处理第二个TUG3中断输出允许: 1:允许该 :不允许该中断状态输出 0 TUG3_1IE 低阶SDH处理第一个TUG3中断状态输出 0 中断输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 以下为TUG3寄存器，高位地址12,11为“10”为A向TUG3寄存器，“11”为B向TUG3寄存器;高位地址10,9为“01”为第一路TUG3，“10”为第二路TUG3，“11”为第三路TUG3，A。B双向各TUG3寄存器完全相同，下表中地址为低9位 X1C0 RW 7 Unused 未用 6 BIPEREIS VC12发送REI插入设置，该配置对VC4中所有VC12支路有效: 清华大学电子工程系 Page 122 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1:如果该路VC12发送错误指示IBER配置为‘1’，且对应接收VC12的BIP校验出错，则在对应发送VC12中插入REI 0:发送REI不受接收端状态影响 5 LOMRDIS VC12发送RDI插入设置，该配置对VC4中所有VC12支路有效: 1:如果该路VC12发送错误指示IBER配置为‘1’，且?邮誚C4总线出现LOM告警，则在对应发送VC12中插入RDI 0:发送RDI不受接收端状态影响 4 J2TIMRDIS VC12发送RDI插入设置，该配置对VC4中所有VC12支路有效: 1:如果该路VC12发送错误指示IBER配置为‘1’，且对应接收VC12支路出现J2TIM告警，则在对应发送VC12中插入RDI 0:发送RDI不受接收端状态影响 3 SLMRDIS VC12发送RDI插入设置，该配置对VC4中所有VC12支路有效: 1:如果该路VC12发送错误指示IBER配置为‘1’，且对应接收VC12支路出现SLM告警，则在对应发送VC12中插入RDI 0:发送RDI不受接收端状态影响 2 UNEQRDIS VC12发送RDI插入设置，该配置对VC4中所有VC12支路有效: 1:如果该路VC12发送错误指示IBER配置为‘1’，且对应接收VC12支路出现UNEQ告警，则在对应发送VC12中插入RDI 0:发送RDI不受接收端状态影响 1 PILOPRDIS VC12发送RDI插入设置，该配置对VC4中所有VC12支路有效: 1:如果该路VC12发送错误指示IBER配置为‘1’，且对应接收TU12支路指针解释出现LOP告警，则在对应发送VC12 中插入RDI 0:发送RDI不受接收端状态影响 0 PIAISRDIS VC12发送RDI插入设置，该配置对VC4中所有VC12支路有效: 1:如果该路VC12发送错误指示IBER配置为‘1’，且对应接收TU12支路指针解释出现AIS告警，则在对应发送VC12中插入RDI 0:发送RDI不受接收端状态影响 X1C2 RW 7 Unused 未用 6 TUG2_7IE 低阶SDH的TUG3的第七个TUG2中断指示输出允许:1:允许该中断状态输出 0:不允许该中断状态输出 清华大学电子工程系 Page 123 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 5 TUG2_6IE 低阶SDH的TUG3的第六个TUG2中断指示输出允许:1:允许该中断状态输出 0:不允许该中断状态输出 4 TUG2_5IE 低阶SDH的TUG3的第五个TUG2中断指示输出允许:1:允许该中断状态输出 0:不允许该中断状态输出 3 TUG2_4IE 低阶SDH的TUG3的第四个TUG2中断指示输出允许:1:允许该中断状态输出 0:不允许该中断状态输出 2 TUG2_3IE 低阶SDH的TUG3的第三个TUG2中断指示输出允许:1:允许该中断状态输出 0:不允许该中断状态输出 1 TUG2_2IE 低阶SDH 2中断指示输出允许:1:允许该中断状态输出 0:不允许该的TUG3的第二个TUG 中断状态输出 0 TUG2_1IE 低阶SDH的TUG3的第一个TUG2中断指示输出允许:1:允许该中断状态输出 0:不允许该中断状态输出 X1C3 R 7 Unused 未用 6 TUG2_7I 低阶SDH的TUG3的第七个TUG2中断状态指示 5 TUG2_6I 低阶SDH的TUG3的第六个TUG2中断状态指示 4 TUG2_5I 低阶SDH的TUG3的第五个TUG2中 SDH的TUG3的第四个TUG2中断状态指示 2 TUG2_3I 断状态指示 3 TUG2_4I 低阶 低阶SDH的TUG3的第三个TUG2中断状态指示 1 TUG2_2I 低阶SDH的TUG3的第二个TUG2中断状态指示 0 TUG2_1I 低阶SDH的TUG3的第一个TUG2中断状态指示 X1C4 RW 7,3 Unused 未用 2 TUG21_TU13IE 低阶SDH的第一个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 1 TUG21_TU12IE 低阶SDH的第一个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 0 TUG21_TU11IE 低阶SDH的第一个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 X1C5 R 7,3 Unused 未用 2 TUG21_TU13I 低阶SDH的第一个TUG2的第三个TU12中断状态指示 1 TUG21_TU12I 低阶SDH的第一个TUG2的第三个TU12中断状态指示 清华大学电子工程系 Page 124 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0 TUG21_TU11I 低阶SDH的第一个TUG2的第三个TU12中断状态指示 X1C6 RW 7,3 Unused 未用 2 TUG22_TU13IE 低阶SDH的第二个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 1 TUG22_TU12IE 低阶SDH的第二个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 0 TUG22_TU11IE 低阶SDH的第二个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 X1C7 R 7,3 Unused 未用 2 TUG22_TU13I 低阶SDH的第二个TUG2的第三个TU12中断状态指示 1 TUG22_TU12I 低阶SDH的第二个TUG2的第三个TU12中断状态指示 0 TUG22_TU11I 低阶SDH的第二个TUG2的第三个TU12中断状态指示 X1C8 RW 7,3 Unused 未用 2 TUG23_TU13IE 低阶SDH的第三个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输 出 0:不允许该中断状态输出 1 TUG23_TU12IE 低阶SDH的第三个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 0 TUG23_TU11IE 低阶SDH的第三个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 X31C9 R 7,3 Unused 未用 2 TUG23_TU13I 低阶SDH的第三个TUG2的第三个TU12中断状态指示 1 TUG23_TU12I 低阶SDH的第三个TUG2的第三个TU12中断状态指示 0 TUG23_TU11I 低阶SDH的第三个TUG2的第三个TU12中断状态指示 X1CA RW 7,3 Unused 未用 2 TUG24_TU13IE 低阶SDH的第四个TUG2的第三个TU12中断状态指清华大学电子工程系 Page 125 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 1 TUG24_TU12IE 低阶SDH的第四个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 0 TUG24_TU11IE 低阶SDH的第四个TUG2的第 :允许该中断状态输出 0:不允许该中断状态三个TU12中断状态指示输出允许: 1 输出 X1CB R 7,3 Unused 未用 2 TUG24_TU13I 低阶SDH的第四个TUG2的第三个TU12中断状态指示 1 TUG24_TU12I 低阶SDH的第四个TUG2的第三个TU12中断状态指示 0 TUG24_TU11I 低阶SDH的第四个TUG2的第三个TU12中断状态指示 X1CC RW 7,3 Unused 未用 2 TUG25_TU13IE 低阶SDH的第五个TUG2的第 :允许该中断状态输出 0:不允许该中断状态三个TU12中断状态指示输出允许: 1 输出 1 TUG25_TU12IE 低阶SDH的第五个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 0 TUG25_TU11IE 低阶SDH的第五个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 X1CD R 7,3 Unused 未用 2 TUG25_TU13I 低阶SDH的第五个TUG2的第三个TU12中断状态指示 1 TUG25_TU12I 低阶SDH的第五个TUG2的第三个TU12中断状态指示 0 TUG25_TU11I 低阶SDH的第五个TUG2的第三个TU12中断状态指示 X1CE RW 7,3 Unused 未用 2 TUG26_TU13IE 低阶SDH的第六个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 1 TUG26_TU12IE 低阶SDH的第六个TUG2的第三个TU12中断状态指清华大学电子工程系 Page 126 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 0 TUG26_TU11IE 低阶SDH的第六个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 X1CF R 7,3 Unused 未用 2 TUG26_TU13I 低阶SDH的第六个TUG2的第三个TU12中断状态指示 1 TUG26_TU12I 低阶SDH的第六个TUG2的第三个TU12中断状态指示 0 TUG26_TU11I 低阶SDH的第六个TUG2的第三个TU12中断状态指示 X1D0 RW 7,3 Unused 未用 2 TUG27_TU13IE 低阶SDH的第七个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 1 TUG27_TU12IE 低阶SDH的第七个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 0 TUG27_TU11IE 低阶SDH的第七个TUG2的第三个TU12中断状态指示输出允许: 1:允许该中断状态输出 0:不允许该中断状态输出 X1D1 R 7,3 Unused 未 用 2 TUG27_TU13I 低阶SDH的第七个TUG2的第三个TU12中断状态指示 1 TUG27_TU12I 低阶SDH的第七个TUG2的第三个TU12中断状态指示 0 TUG27_TU11I 低阶SDH的第七个TUG2的第三个TU12中断状态指示 X1D2 RW 7 RLPOHRAM_S 接收SDH低阶开销内部RAM操作状态: 由于通过单片机接口对片内RAM操作，RAM的写入和读出需要时间，在本寄存器发出写入和读出命令后，外部单片机需监测本比特的状态:在写入过程中，如果本比特为‘1’，表示内部写入RAM的过程中仍在进行中;如果为‘0’，则表示写入过程已经结束，可以进行下一个数据的写入操作。在读的过程中，如果为‘1’。则表明读出过程仍在进行中，此时RLPOHRAM_D数据还未准备好;如果为‘0’，则表示读出已经结束，RLPOHRAM_D数据已经准备清华大学电子工程系 Page 127 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 好，可以通过单片机接口读出 6,5 Unused 未用 4 RLPOHRAMR_WB 接收SDH低阶开销内部RAM读写操作命令: 本比特如果写入‘0’，则表示对低阶开销处理RAM写 LPOHRAM_A和RLPOHTUSEL运算结果，写入的数据为寄入，写入RAM的地址为R 存器RLPOHRAM_D中的数据;如果该位写入‘1’，则表示对片低阶开销处理RAM进行读操作，读出的RAM地址为RLPOHRAM_A和RLPOHTUSEL的运算结果,读出数据存放到RLPOHRAM_D寄存器 3,0 RLPOHRAM_ADD 接收SDH低阶开销内部RAM读写地址低位: 本地址给出了接收SDH低阶开销处理内部RAM的低位地址， ,V5，1,N2，2,K4，3地址的高位由RLPOHTUSEL确定。地址的对应关系为:0 ,J2A，4,N2A，5,20对应J2的16字节复帧。其中，J2A为J2后的字节，N2A为N2后的字节。 X1D3 RW 7,6 RLPOHRAM_SEL 接收低阶SDH开销处理内部RAM选择: 00:对期望接收J2字节复帧RAM的操作 01:对接收J2字节复帧RAM的操作 10:对接收低阶SDH开销RAM的操作 5 Unused 未用 4,0 RLPOHTUSEL 接收SDH低阶开销处理内部RAM读写地址高位: 该高位对应TUG3内0,20号TU12 X1D4 RW 7,0 RLPOHRAM_D 接收SDH低阶开销处理数据: 在写入过程中，单片机首先讲要写入的数据写入本寄存器，然后写入RLPOHRAM_SEL及RLPOHTUSEL，确定要写入的RAM和地址高位，再通过RLPOHRAM_A和RLPOHRAMR_WB写入地址低位和写命令，并监测内部状态RLPOHRAM_S，如果内部操作完成，则可以进行下一数据的写入。 在读出过程中，单片机首先通过RLPOHRAM_S及RLPOHTUSEL设置要读取的RAM和高位地址，然后通过RLPOHRAM_A和RLPOHR_WB发送读出低位地址和读出命令，并通过RLPOHRAM_S检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对应地址的数据 X1D5 RW 7 TLPOHRAM_S 发送SDH低阶开销内部RAM操作状态: 由于通过单片机接口对片内RAM操作，RAM的写入和读出需要时间，在本寄存器发出写入和读出命令后，外部单片机需监测本比特的状态:在写入过程中，如果本比特为‘1’，表示内部写入RAM的过程中仍在进行中;如果为‘0’，则表示写入过程已经结束，可以进行下一个数据的写入操作。在读的过程中，如果为‘1’。则表明读出过程仍在进行中，清华大学电子工程系 Page 128 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 此时TLPOHRAM_D数据还未准备好;如果为‘0’，则表示读出已经结束，TLPOHRAM_D数据已经准备好，可以通过单片机接口读出 6 TLPOHRAMR_WB 发送SDH低阶开销内部RAM读写操作命令: 本比特如果写入‘0’，则表示对低阶开销处理RAM写入，写入RAM的地址为TLPOHRAM_A和TLPOHTUSEL运算结果，写入的数据为寄存器TLPOHRAM_D中的数据;如果该位写入‘1’，则表示对片低阶开销处理RAM进行读操作，读出的RAM地址为TLPOHRAM_A和TLPOHTUSEL的运算结果,读出数据存放到TLPOHRAM_D寄存器 5 Unused 未用 4,0 TLPOHRAM_ADD 发送SDH低阶开销内部RAM读写地址低位: 本地址给出了接收SDH低阶开销处理内部RAM的低位地址，地址的高位由TLPOHTUSEL确定。地址的对应关系为:0,V5，1,N2，2,K4，3,J2A，4,N2A，5,20对应J2的16字节复帧。其中，J2A为J2后的字节，N2A为N2后的字节 X1D6 RW 7,5 Unused 未用 4,0 TLPOHTUSEL 发送SDH低阶开销处理内部RAM读写地址高位: 该高位对应TUG3内0,20号TU12 X1D7 RW 7,0 TLPOHRAM_D 发送SDH低阶开销处理数据: 在写入过程中，单片机首先讲要写入的数据写入本寄存器，然后写入TLPOHRAM_SEL及TLPOHTUSEL，确定要写入的RAM和地址高位，再通过 和TLPOHRAMR_WB写入地址低位和写命令，并监测内部状态TLPOHRAM_A TLPOHRAM_S，如果内部操作完成，则可以进行下一数据的写入。 在读出过程中，单片机首先通过TLPOHRAM_S及TLPOHTUSEL设置要读取的RAM和高位地址，然后通过TLPOHRAM_A和TLPOHR_WB发送读出低位地址和读出命令，并通过TLPOHRAM_S检测读出状态，等待读出完成后即可通过本寄存器读出片内RAM对 -21路RW 7,3 Unused 未用 TU12: 2 NDFINV TU12支路人为NDF应地址的数据 1 插入控制: X000 1:TU12支路指针插入NDF标志 X010 0:TU12支路指针不受本比特影响 X020 1 IAIS TU12支路认为AIS插入控制 X030 1:TU12支路数据插入全‘1’，即AIS X040 0:TU12支路数据不受本比特影响 X050 0 IBER VC12支路错误告警插入控制: X060 1:如果接收端产生LOM、LOP、AIS、J2TIM、SLM、X070 UNEQ以及BIP校验错等告警，并且对应RDI及REI清华大学电子工程系 Page 129 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X080 插入允许设为‘1’，则在对应发送VC12支路开销X090 中插入RDI及REI告警 X0A0 0:发送RDI、REI告警不受接收端状态影响 X0B0 X0C0 X0D0 X0E0 X0F0 X100 X110 X120 X130 X140 1-21路RW 7 Unused 未用 TU12: 6 J2TIMIE 接收VC12的J2字节失配中断指示输出允许: X001 1:该中断指示允许输出 X011 0:该中断指示不允许输出 X021 5 RDIIE 接收VC12的RDI中断指示输出允许: X031 1:该中断指示允许输出 X041 0:该中断指示不允许输出 X051 4 RFIIE 接收VC12的RFI中断指示输出允许: X061 1:该中断指示允许输出 X071 0:该中断指示不允许输出 X081 3 UNEDIE 接收VC12的UNEQ中断指示输出允许: X091 1:该中断指示允许输出 X0A1 0:该中断指示不允许输出 X0B1 2 SLMIE 接收VC12的SLM中断指示输出允许: X0C1 1:该中断指示允许输出 X0D1 0:该中断指示不允许输出 X0E1 1 REIIE 接收VC12的REI中断指示输出允许: X0F1 1:该中断指示允许输出 X101 0:该中断指示不允许输出 X111 0 BIPEIE 接收VC12的BIP校验错中断指示输出允许: X121 1:该中断指示允许输出 X131 0:该中断指示不允许输出 X141 1-21路RW 7,4 Unused 未用 TU12: 3 FIFOEIE 发送TU12指针调整FIFO出错中断指示输出允许:X002 1:该中断指示允许输出 X012 0:该中断指示不允许输出 X022 2 SSEIE 接收TU12指针SS域出错中断指示输出允许: X032 1:该中断指示允许输出 X042 0:该中断指示不允许输出 X052 1 LPILOPIE 接收TU12指针解释LOP中断指示输出允许: 清华大学电子工程系 Page 130 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X062 1:该中断指示允许输出 X072 0:该中断指示不允许输出 X082 0 LPIAISIE 接收TU12指针解释AIS中断指示输出允许: X092 1:该中断指示允许输出 X0A2 0:该中断指示不允许输出 X0B2 X0C2 X0D2 X0E2 X0F2 X102 X112 X122 X132 X142 1-21路RW 7,3 Unused 未用 TU12: 2,0 VCEPSL 期望接收VC12信号标记 X003 X013 X023 X033 X043 X053 X063 X073 X083 X093 X0A3 X0B3 X0C3 X0D3 X0E3 X0F3 X103 X113 X123 X133 X143 1-21路RC 7 Unused 未用 TU12: 6 J2TIMI 接收VC12的J2字节失配中断，高电平有效: X004 如果连续3个J2字节的16字节复帧都与期望的J2X014 字节复帧不相同，则产生J2TIM中断 X024 5 RDII 接收VC12的RDI中断，高电平有效: X034 如果连续5帧V5字节中RDI都收到‘1’，则产生清华大学电子工程系 Page 131 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X044 RDI中断 X054 4 RFII 接收VC12的RFI中断，高电平有效: X064 如果连续5帧V5字节的RFI都收到‘1’。则产生X074 RFI中断 X084 3 UNEDI 接收VC12的 帧接收V5字节的信号标记都为“000”，UNEQ中断，高电平有效: X094 如果连续5 X0A4 则产生UNEQ中断 X0B4 2 SLMI 接收VC12的SLM中断，高电平有效: X0C4 如果连续5帧接收V5字节的信号标记都与期望接X0D4 收的信号标记不同，则产生SLM中断 X0E4 1 REII 接收VC12的REI中断，高电平有效: X0F4 如果接收V5字节的REI不为‘0’，则产生REI中X104 断 X114 0 BIPEI 接收VC12的BIP校验错中断， V5字节的BIP校验出错，则产生BIP校X134 验错中断 高电平有效: X124 如果接收 X144 1-21路RC 7,4 Unused 未用 TU12: 3 FIFOEIE 发送TU12指针生成FIFO错中断，高电平有效: X005 如果发送TU12指针生成的数据缓存FIFO出现溢出X015 或取空，则产生FIFO错中断。该事件会引起发送X025 数据出错 X035 2 SSEIE 接收TU12指针SS域出错中断，高电平有效; X045 如果接收TU12指针的SS域不为“01”，则产生本X055 中断 X065 1 LPILOPIE 接收TU12指针解释LOP中断，高电平有效: X075 如果指针解释进入LOP状态，则产生本中断，TU12X085 指针解释状态机变化参见功能说明部分 X095 0 LPIAISIE 接收TU12指针解释AIS中断，高电平有效: X0A5 如果指针解释进入AIS状态，则产生本中断，TU12X0B5 指针解释状态机变化参见功能说明部分 X0C5 X0D5 X0E5 X0F5 X105 X115 X125 X135 X145 1-21路R 7 J2TIMV 接收VC12的J2字节失配告警状态，高电平有效:TU12: 如果连续3帧接收到的J2字节复帧都与期望接收X006 的J2字节复帧不同，则产生J2TIM告警;如果连X016 续3个J2字节复帧都与期望接收J2字节复帧相同，清华大学电子工程系 Page 132 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X026 则清除本告警 X036 6 RDIV 接收VC12的RDI告警状态，高电平有效: X046 如果连续5帧接收V5字节的RDI均为‘1’，则产X056 生RDI告警;如果连续5帧接收到的V5字节的RDIX066 均为‘0’，则清除RDI告警 X076 5 RFIV 接收VC12的RFI告警状态，高电平有效: X086 如果连续5帧接收V5字节的RFI均为‘1’，则产X096 生RFI告警;如果连续5帧接收到的V5字节的RFIX0A6 均为‘0’，则清除RFI告警 X0B6 4 UNEQV 接收VC12的UNEQ告警状态，高电平有效: X0C6 如果连续5帧接收V5 字节的信号标记均为“000”，X0D6 则产生UNEQ告警;如果连续5帧接收到的V5字 节X0E6 的信号标记均不为“000”，则清除UNEQ告警 X0F6 3 SLMV 接收VC12的 SLM告警状态，高电平有效: X106 如果连续5帧接收V5字节的信号标记均与期望 接X116 收的信号标记不同，则产生SLM告警;如果连续5X126 帧接收到的V5字节 的信号标记均与期望接受的信X136 号标记相同，则清除SLM告警 X146 2 LPILOPV 接收TU12指针解释LOP告警状态，高电平有效: 如果接收TU12指针解 释进入LOP状态，则告警产生;如果指针解释退出LOP状态，则清除本告警 1 LPIAISV 接收TU12指针解释AIS告警状态，高电平有效: 如果接收TU12指针解释 进入AIS状态，则告警产生;如果指针解释退出AIS状态，则清除本告警 0 SSEV 接 收TU12指针解释SS域出错告警状态，高电平有效: 如果接收TU12指针的SS域不为 “01”，则产生本告警;否则，清除本告警 1-21路RC 7,4 Unused 未用 TU12: 3 ,0 BIPEC[11:8] 接收VC12的V5字节的BIP校验出错计数器 X008 如果BIP校验出 错。包括单个错或两个错，则计数X018 值加一 X028 X038 X048 X058 X068 X078 X088 X098 X0A8 X0B8 X0C8 X0D8 清华大学电子工程系 Page 133 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X0E8 X0F8 X108 X118 X128 X138 X148 1-21路RC 7,0 BIPEC[7:0] TU12: X007 X017 X027 X037 X047 X057 X067 X077 X087 X097 X0A7 X0B7 X0C7 X0D7 X0E7 X0F7 X107 X117 X127 X137 X147 1-21路RC 7,3 Unused 未用 TU12: 2,0 REIC[11:8] 接收VC12的V5字节的REI计数器 X00A 如果接收VC12的V5字节的 REI为‘1’，则计数值X01A 加一 X02A X03A X04A X05A X06A X07A X08A X09A X0AA X0BA 清华大学电子工程系 Page 134 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X0CA X0DA X0EA X0FA X10A X11A X12A X13A X14A 1-21路RC 7,0 REIC[7:0] TU12: X009 X019 X029 X039 X049 X059 X069 X079 X089 X099 X0A9 X0B9 X0C9 X0D9 X0E9 X0F9 X109 X119 X129 X139 X149 1-21路RC 7,0 PINJC TU12指针解释负调整事件计数器 TU12: 如果接收VC12指针解释出现一次负调整 事件，则X00B 计数值加一 X01B X02B X03B X04B X05B X06B X07B X08B X09B 清华大学电子工程系 Page 135 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X0AB X0BB X0CB X0DB X0EB X0FB X10B X11B X12B X13B X14B 1-21路RC 7, 0 PIPJC TU12指针解释正调整事件计数器 TU12: 如果接收VC12指针解释出现一 次负调整事件，则X00C 计数值加一 X01C X02C X03C X04C X05C X06C X07C X08C X09C X0AC X0BC X0CC X0DC X0EC X0FC X10C X11C X12C X13C X14C 1-21路RC 7,0 PGNJC TU12指针生成负调整事件计数器 TU12: 如果接收VC12指 针解释出现一次负调整事件，则X00D 计数值加一 X01D X02D X03D X04D X05D X06D X07D 清华大学电子工程系 Page 136 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X08D X09D X0AD X0BD X0CD X0DD X0ED X0FD X10D X11D X12D X13D X14D 1-21路RC 7,0 PGPJC TU12指针生成正调整事件计数器 TU12: 如果接收VC12指 针解释出现一次负调整事件，则X00E 计数值加一 X01E X02E X03E X04E X05E X06E X07E X08E X09E X0AE X0BE X0CE X0DE X0EE X0FE X10E X11E X12E X13E X14E 1-21路RW 7-6 Unused 未用 TU12: 5 TV5_SEL 发送VC12的V5字节 生成模式选择: X00F 1:V5字节由低阶串行开销输入通道生成 X01F 0:V5字节由内部低阶通道开销RAM生成 X02F 注意V5字节的BIP校验不受本寄存器影响，按照X03F 正常校验模式生成 X04F 4 TJ2_SEL 发送VC12的J2字节生成模式选择: X05F 1:J2字节由低阶串行开销输入通道生成 清华大学电子工程系 Page 137 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X06F 0:J2字节由内部低阶通道开销RAM生成 X07F 3 TJ2A_SEL 发送VC12的J2A字节生成模式选择: X08F 1:J2A字节由低阶串行开销输入通道生成 X09F 0:J2A字节由内部低阶通道开销RAM生成 X0AF 注意:如果本VC12为虚级联组成员，则本字节用X0BF 于传送信息净负荷，本配置无意义 X0CF 2 TN2_SEL 发送VC12的N2字节生成模式选择: X0DF 1:N2字节由低阶串行开销输入通道生成 X0EF 0:N2字节由内部低阶通道开销RAM生成 X0FF 1 TN2A_SEL 发送VC12的N2A字节生成模式选择: X10F 1:N2A字节由低阶串行开销输入通道生成 X11F 0:N2A字节由内部低阶通道开销RAM生成 X12F 注意:如果本VC12为虚级联组成员，则本字 VC12的K4字节用X13F 于传送信息净负荷，本配置无意义 X14F 0 TK4_SEL 发送节生成模式选择: 1:K4字节由低阶串行开销输入通道生成 0:K4字节由内部低阶通道开销RAM生成 注意:如果本VC12为虚级联组成员，则K4字节d的高两位用于传送虚级联及LCAS信息，不受本配置影响 以下为E1映射处理寄存器，下表中地址为13位地址 X1000 RW 7 LSDH_RST 低阶SDH处理软件复位信号，高电平有效， SDH处理寄存器读清零设置: 1:正常工作时，本比特应设为‘0’ 6 LSDH_RC 低阶 低阶SDH处理所有RC类型寄存器读操作完成后自动对寄存器清零 0:低阶SDH处理所有RC类型寄存器读操作完成后不对寄存器清零 5-4 RE1SPOD_MOD 接收E1输出解同步统计复用算法统计周期设置: 00:统计周期为8s 01:统计周期为16s 10:统计周期为32s 11:统计周期为128s 3 GETHRSEL G比特以太网接收数据源设置: 1:G比特以太网接收来自A向数据 0:G比特以太网接收来自A向数据 2 RPR1ENAB RPR环一工作模式设置: 1:芯片内部的第一和第二虚级联组构成RPR环一，此时由10M/100M以太网接口1或POS接口1接入的数据流上行到A向SDH处理;由10M/100M以太网接口2或POS接口2接入的数据流上行到B向SDH处理，并可通过网络配置可在SDH网络中经虚级联通路形成RPR环路 0:芯片不工作在RPR环路一模式，此时，芯片采清华大学电子工程系 Page 138 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 取并发选收模式，及发送接10M/100M以太网数据或POS口数据同时发送到上行A向及B向SDH数据流中 1 RPR2ENAB RPR环二工作模式设置: 1:芯片内部的第三和第四虚级联组构成RPR环二，此时由10M/100M以太网接口3或POS接口3接入的数据流上行到A向SDH处理;由10M/100M以太网接口4或POS接口4接入的数据流上行到B向SDH处理，并可通过网络配置可在SDH网络中经虚级联通路形成RPR环路 0:芯片不工作在RPR环路二模式，此时，芯片采取并发选收模式，及发送接10M/100M以太网数据或POS口数据同时发送到上行A向及B向SDH数据流中 0 Unused 未用 X1001 RW 7 E1AIS_I1E E1接口AIS中断输出允许: 1:1,8路E1接口AIS中断允许输出 0:1,8路E1接口AIS中断不允许输出 6 E1LOS_I1E E1接口LOS中断输出允许: 1:1,8路E1接口LOS中断允许输出 0:1,8路E1接口LOS中断不允许输出 5 E1AIS_I2E E1接口AIS中断输出允许: 1:9,16路E1接口AIS中断允许输出 0:9 ,16路E1接口AIS中断不允许输出 4 E1LOS_I2E E1接口LOS中断输出允许: 1:9,16路E1接口LOS中断允许输出 0:9,16路E1接口LOS中断不允许输出 3 LSDHA_IE 低阶SDH处理A向中断输出允许: 1:低阶SDH处理A向中断允许输出 0:低阶SDH处理A向中断不允许输出 2 LSDHB_IE 低阶SDH处理B向中断输出允许: 1:低阶SDH处理B向中断允许输出 0:低阶SDH处理B向中断不允许输出 R 1 LSDHA_I 低阶SDH处理A向中断状态指示，高电平有效 0 LSDHB_I 低阶SDH处理A向中断状态指示，高电平有效 X1002 R 7-0 CHIP_ID 芯片ID X1004 RC 7 E1AIS_1I 第一路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 6 E1AIS_2I 第二路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 5 E1AIS_3I 第三路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则清华大学电子工程系 Page 139 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 产生AIS中断 4 E1AIS_4I 第四路E1输入接口AIS中断: 如果在500us时间内，E1输 3 E1AIS_5I 第五路E1输入接口AIS中断: 如果入信号全部为‘1’，则产生AIS中断 在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 2 E1AIS_6I 第六路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 1 E1AIS_7I 第七路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 0 E1AIS_8I 第八路E1输入接口AIS中断: 如果在500us时间内，E1 X1005 RC 7 E1LOS_1I 第一路E1输入接口LOS输入信号全部为‘1’，则产生AIS中断 中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 6 E1LOS_2I ?诙稥1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 5 E1LOS_3I 第三路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 4 E1LOS_4I 第四路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 3 E1LOS_5I 第五路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 2 E1LOS_6I 第六路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 1 E1LOS_7I 第七路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 0 E1LOS_8I 第八路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 X1006 RC 7 E1AIS_9I 第九路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 6 E1AIS_10I 第十路E1输入接口AIS中断: 清华大学电子工程系 Page 140 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 5 E1AIS_11I 第十一路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 4 E1AIS_12I 第十二路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 3 E1AIS_13I 第十三路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 2 E1AIS_14I 第十四路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 1 E1AIS_15I 第十五路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 0 E1AIS_16I 第十六路E1输入接口AIS中断: 如果在500us时间内，E1输入信号全部为‘1’，则产生AIS中断 X1007 RC 7 E1LOS_9I 第九路E1 输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 6 E1LOS_10I 第十路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 5 E1LOS_11I 第十一路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 4 E1LOS_12I 第十二路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 3 E1LOS_13I 第十三路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 2 E1LOS_14I 第十四路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 1 E1LOS_15I 第十五路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 0 E1LOS_16I 第十六路E1输入接口LOS中断: 如果在500us时间内，E1输入信号全部为‘0’，则产生LOS中断 清华大学电子工程系 Page 141 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X1008 RW 7 E1MOD_1 第一路E1线路码型选择: 1:E1输入输出码型为NRZ 0: :E1输入输出码E1输入输出码型为HDB3 6 E1MOD_2 第二路E1线路码型选择: 1 型为NRZ 0:E1输入输出码型为HDB3 5 E1MOD_3 第三路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 4 E1MOD_4 第四路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 3 E1MOD_5 第五路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 2 :E1输入输出码型为NRZ 0:E1输入输出码E1MOD_6 第六路E1线路码型选择: 1 型为HDB3 1 E1MOD_7 第七路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 0 E1MOD_8 第八路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 X1009 RW 7 E1MOD_9 第九路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 6 E1MOD_10 第十路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 5 E1MOD_11 第十一路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 4 E1MOD_12 第十二路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 3 E1MOD_13 第十三路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 2 E1MOD_14 第十四路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 1 E1MOD_15 第十五路E1线路码型选择: 1:E1输入输出码型为NRZ 清华大学电子工程系 Page 142 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0:E1输入输出码型为HDB3 0 E1MOD_16 第十六路E1线路码型选择: 1:E1输入输出码型为NRZ 0:E1输入输出码型为HDB3 X100A RW 7 E1TEST_1 第一路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 6 E1TEST_2 第二路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 5 E1TEST_3 第三路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 4 E1TEST_4 第四路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 3 E1TEST_5 第五路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送 和接收正常E1数据 2 E1TEST_6 第六路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 1 E1TEST_7 第七路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 0 E1TEST_8 第八路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 X100B RW 7 E1TEST_9 第九路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 6 E1TEST_10 第十路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 清华大学电子工程系 Page 143 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 5 E1TEST_11 第十一路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 4 E1TEST_12 第十二路 :发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1E1测试模式设置: 1 序列的环回 0:发送和接收正常E1数据 3 E1TEST_13 第十三路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 2 E1TEST_14 第十四路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 1 :发送E1为片内产生PRBS 2^15,1序列，E1TEST_15 第十五路E1测试模式设置: 1 且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 0 E1TEST_16 第十六路E1测试模式设置: 1:发送E1为片内产生PRBS 2^15,1序列，且接收E1为发送E1序列的环回 0:发送和接收正常E1数据 X1010 RW 7,6 Unused 未用 5,0 TE1_1SLOT 第一路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X1011 RW 7,6 Unused 未用 5,0 TE1_2SLOT 第二路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X1012 RW 7,6 Unused 未用 5,0 TE1_3SLOT 第三路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X1013 RW 7,6 Unused 未用 5,0 TE1_4SLOT 第四路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X1014 RW 7,6 Unused 未用 5,0 TE1_5SLOT 第五路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 清华大学电子工程系 Page 144 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X1015 RW 7,6 Unused 未用 5,0 TE1_6SLOT 第六路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X1016 RW 7,6 Unused 未用 5,0 TE1_7SLOT 第七路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X1017 RW 7,6 Unused 未用 5,0 TE1_8SLOT 第八路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X1018 RW 7,6 Unused 未用 5,0 TE1_9SLOT 第九路E1发送时序设置: 该时序 设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X1019 RW 7,6 Unused 未用 5,0 TE1_10SLOT 第十路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X101A RW 7,6 Unused 未用 5,0 TE1_11SLOT 第十一路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X101B RW 7,6 Unused 未用 5,0 TE1_12SLOT 第十二路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X101C RW 7,6 Unused 未用 5,0 TE1_13SLOT 第十三路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X101D RW 7,6 Unused 未用 5,0 TE1_14SLOT 第十四路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X101E RW 7,6 Unused 未用 5,0 TE1_15SLOT 第十五路E1发送时序设置: 该时序设置即为发送E1插入到 6 上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 X101F RW 7,Unused 未用 5,0 TE1_16SLOT 第十六路E1发送时序设置: 该时序设置即为发送E1插入到上行VC4数据流中的TU12的序号，具体设置参见功能说明部分 清华大学电子工程系 Page 145 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X1020 B向数据 RW 7 Unused 未用 6 RE1_1DSEL 第一路E1接收方向选择: 1:接收来自0:接收来自A向数据 5,0 RE1_1SLOT 第一路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X1021 RW 7 Unused 未用 6 RE1_2DSEL 第二路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_2SLOT 第二路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X1022 RW 7 Unused 未用 6 RE1_3DSEL 第三路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_3SLOT 第三路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X1023 RW 7 Unused 未用 6 RE1_4DSEL 第四路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_4SLOT 第四路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X1024 RW 7 Unused 未用 6 RE1_5DSEL 第五路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_5SLOT 第五路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X1025 RW 7 Unused 未用 6 RE1_6DSEL 第六路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_6SLOT 第六路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X1026 RW 7 Unused 未用 6 RE1_7DSEL 第七路E1接收方向选择: 清华大学电子工程系 Page 146 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_7SLOT 第七路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置 参见功能说明部分 X1027 RW 7 Unused 未用 6 RE1_8DSEL 第八路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_8SLOT 第八路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X1028 RW 7 Unused 未用 6 RE1_9DSEL 第九路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_9SLOT 第九路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X1029 RW 7 Unused 未用 6 RE1_10DSEL 第十路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_10SLOT 第十路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X102A RW 7 Unused 未用 6 RE1_11DSEL 第十一路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_11SLOT 第十一路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X102B RW 7 Unused 未用 6 :接收来自B向数据 0:接收来自A向RE1_12DSEL 第十二路E1接收方向选择: 1 数据 5,0 RE1_12SLOT 第十二路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X102C RW 7 Unused 未用 6 RE1_13DSEL 第十三路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 清华大学电子工程系 Page 147 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 5,0 RE1_13SLOT 第十三路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X102D RW 7 Unused 未用 6 RE1_14DSEL 第十四路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_14SLOT 第十四路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 X102E RW 7 Unused 未用 6 RE1_15DSEL 第十五路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_15SLOT 第十五路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 102F RW 7 Unused 未用 6 RE1_16DSEL 第十六路E1接收方向选择: 1:接收来自B向数据 0:接收来自A向数据 5,0 RE1_16SLOT 第十六路E1接收时序设置: 该时序设置即为接收E1从下行VC4数据流中分插的TU12的序号，具体设置参见功能说明部分 6，数据包封HDLC/LAPS/GFP部分寄存器 高位地址12,8为X0C为第一路包封处理，0D为第二路包封处理，0E为第三路包封处理，OF为第四路包封处理。四路包封处理寄存器完全相同，下表中的地址为低8位地址 地址 类型 比特 名称 功能说明 X80 RW 7,6 Unused 未用 5 TESTDSRCS 测试用发送数据源选择: 1:发送数据源采用片内产生的测试数据源 0:发送数据源为正常从外部输入数据，为正常工作模式 4 ENCAP_LOOP 数据包封部分环回设置: 1:发送数据在数据包封，即在HDLC、LAPS或GFP打包完成后直接环回到接受端进行解包输出 0:正常工作模式 3 POSMAC_SEL 数据包封部分数据来源接口设置: 1:数据包封部分数据来自POS接口 0:数据包封部分数据来自10M/100M以太网MAC接口 2,1 ENCAP_MOD 数据包封模式选择: 00:数据包封采用GFP方式 清华大学电子工程系 Page 148 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 01:数据包封采用HDLC方式 10:数据包封采用LAPS方式 11:未用 0 LOOP_MOD 数据包封环回模式设置: 1:数据包封部分的环回采用19.44M时钟模式，即打包和拆包的并行时钟速率为系统时钟速率 0:数据包封部分的环回采用带有缺口的时钟模式，即打包和拆包的并行时钟速率为系统时钟扣除产生 X81 RW 7,0 MAXPL[15:8] 数据包封部分最大包长设置，如果发送或接收到超X82 RW 7,0 MAXPL[7:0] 过此设置的数据保，则相应计数器进行计数 X83 RW 7,0 MINPL[7:0] 数据包封部分最小包长设置，如果发送或接收到小于本设置的数据包，则相应计数器进行计数 X84 RW 7-6 Unused 未用 5 GFP_CSCRENAB GFP帧核心帧头扰码设置: 1:GFP帧的核心帧头不扰码 0:GFP帧的核心帧头扰码 4 GFP_PSCRENAB GFP帧净荷部分扰码设置: 1:GFP帧净荷部分不扰码 0:GFP帧净荷部分扰码 3 GFP_FCSES GFP净荷FCS校验人为插入错误设置，仅在PFI,‘1’时有意义: 1:GFP帧的净荷FCS为正确FCS取反 0:发送正常净荷FCS 2 GFP_THECES GFP类型帧头HEC人为插入错误设置: 1:GFP的类型帧头的HEC插入错误，插入错误的模式由 0:发送正常类型帧头HEC 1 GFP_CHECES GFP核心帧头HEC人为插TEMOD确定 入错误设置: 1:GFP的核心帧头HEC插入错误，插入错误的模式由CEMOD确定 0:发送正常核心帧头HEC 0 GFP_CSFMOD GFP发送CSF帧模式控制: 1:GFP成帧器工作在CSF模式下，每隔100-1000ms发送一个CSF管理帧，其他时间发送空闲帧 0:GFP成帧器工作在正常模式下 X85 RW 7,0 GFP_CSFUPI GFP发送CSF管理帧的 CSF模式下有效 X86 RW 7,0 CEMOD[15:8] GFP成帧器核心帧头HECUPI设置，在 错误插入模式控制:如果X87 RW 7,0 CEMOD[7:0] 某一位置为‘1’，则对应发送GFP核心帧头HEC该位取反，否则发送正常HEC比特 X88 RW 7,0 TEMOD[15:8] GFP成帧器类型帧头HEC错误插入模式控制:如果某一位置为‘1’，则对应发送GFP类型帧头HEC该X89 RW 7,0 TEMOD[7:0] 位取反，否则发送正常HEC比特 清华大学电子工程系 Page 149 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X8A RW 7,4 GFP_FEXI GFP成帧器类型帧?稥XI域设置，本芯片只支持无扩展帧头模式 3 GFP_FPFI GFP成帧器PFI域设置: 1:GFP帧净荷域后插入FCS校验 0:GFP帧中不插入净荷域FCS校验 2,0 GFP_FPTI GFP成帧器净荷类型域设置 X8B RW 7,0 GFP_FUPI GFP成帧器类型帧头UPI域设置 X8C RW 7 GFP_DFFCSE GFP解帧FCS校验允许: 1:对接收GFP帧进行FCS校验，如果校验出错则产生相应中断及告警 6 GFP_DFTHECECEGFP解帧类型帧头HEC单比特纠错允许: 1:如果接收GFP帧THEC域出现单比特错误，则启动纠错功能进行纠错 0:对接收GFP帧THEC域错误不进行纠错 5 GFP_DFCHECECEGFP解帧核心帧头HEC单比特纠错允许: 1:如果接收GFP帧CHEC域出现单比特错误，则启动纠错功能进行纠错 0:对接收GFP帧CHEC域错误不进行纠错 4,2 GFP_DFDELTA GFP解帧同步器预同步器个数设置 1 GFP_CSCRE GFP解帧核心帧头解扰码设置: 1:对接收GFP核心帧头进行解扰码 0:对接收GFP核心帧头不进行解扰码 0 GFP_PSCRE GFP解帧净荷域解扰码设置: 1:对接收GFP净荷域进行解扰码 0:对接收GFP净荷域不进行解扰码 X8D R 7,4 GFP_DFEXI 接收GFP帧类型帧头EXI 3 GFP_DFPFI 接收GFP帧类型帧头PFI 2,0 GFP_DFPTI 接收GFP帧类型帧头PTI X8E R 7,0 GFP_DFUPI 接收GFP帧类型帧头UPI X8F R 7,3 Unused 未用 2 GFP_DFCSFIND 接收GFP帧接收到CSF管理帧 指示 1,0 GFP_DFSYNS GFP解帧同步状态指示: 00:GFP解帧同步器处于同步搜捕状态 01:GFP解帧同步器处于预同步状态 10:GFP解帧同步器处于同步状态 X90 R 7,0 GFP_DFCSFUPI GFP解帧接收CSF帧的UPI X91 R 7,0 TEST_ERRC 测试数据错误计数器，应用于芯片内部测试 X93 RL 7,0 TBYTEC[7:0] 数据包封部分发送数据字节统计计数 X94 7,0 TBYTEC[15:8] X95 7,0 TBYTEC[23:16]X96 7,0 TBYTEC[31:24]X97 RL 7,0 RBYTEC[7:0] 数据包封部分接收数据字节统计计数 X98 7,0 RBYTEC[15:8] 清华大学电子工程系 Page 150 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X99 7,0 RBYTEC[23:16] X9A 7,0 RBYTEC[31:24]X9B RL 7,0 TPKTC[7:0] 数据包封部分发送数据包统计计数 X9C 7,0 TPKTC[15:8] X9D 7,0 TPKTC[23:16] X9E RL 7,0 TCSFPC[7:0] GFP数据包封部分发送客户管理数据包统计计数 X9F 7,0 TCSFPC[15:8] XA0 7,0 TCSFPC[23:16]XA1 RL 7,0 RPKTC[7:0] 数据包封部分接收数据包统计计数 XA2 7,0 RPKTC[15:8] XA3 7,0 RPKTC[23:16] XA4 RL 7,0 ,0 RCSFPC[7:0] GFP数据包封部分接收客户管理数据包统计计数 XA5 7 RCSFPC[15:8] XA6 7,0 RCSFPC[23:16]XA7 RL 7,0 RMINPC[7:0] 数据包封部分接收超短包统计计数 XA8 7,0 RMINPC[15:8] XA9 RL 7,0 RMAXPC[7:0] 数据包封部分接收超长包统计计数 XAA 7,0 RMAXPC[15:8] XAB RL 7,0 TPLEC[7:0] GFP发送数据包长度错误统计计数 XAC 7,0 TPLEC[15:8] XAD RL 7,0 取空而丢弃数据包统计计数 XAE 7,0 TFUDRC[7:0] 数据包封部分因FIFO TFUDRC[15:8] XB0 RW 7,0 LAPSADDRESS LAPS成帧器帧头ADDRESS域设置 XB1 RW 7,0 LAPSCONTROL LAPS成帧器帧头CONTROL域设置 XB2 RW 7,0 LAPSAPI[7:0] LAPS成帧器帧头SAPI域设置 XB3 RW 7,0 LAPSAPI[15:8]XB4 RW 7 TLAPSSCRE 发送LAPS/HDLC帧扰码设置: 1:发送LAPS/HDLC帧进行扰码 0:发送LAPS/HDLC帧不进行扰码 6 TLAPSFCSES 发送LAPS/HDLC帧FCS错误插入设置，当TFCSSEL不为“00”时有效: 1:发送LAPS/HDLC帧FCS为正常校验结果取反 0:发送正常FCS 5,2 TFLAGSEL 发送LAPS/HDLC帧间插入FLAG标记设置 1,0 TFCSSEL 发送LAPS/HDLC帧FCS校验方式设置: 00:不插入FCS校验 01:插入2字节16比特FCS校验 10:插入4字节32比特FCS校验 11:未用 XB5 RL 7,0 TABTPC[7:0] 发送LAPS/HDLC插入丢弃标志帧统计计数 XB6 7,0 TABTPC[15:8] XB7 RW 7,3 Unused 未用 2 RLAPSSCRE 接收LAPS/HDLC解扰码设置: 清华大学电子工程系 Page 151 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1:接收LAPS/HDLC帧进行解扰码 0:接收LAPS/HDLC帧不进行解扰码 1,0 RFCSSEL 接收LAPS/HDLC接收FCS模式设置: 00:帧中无FCS校验 01:帧中含2字节16比特FCS校验 10:帧中含4字节32比特FCS校验 11:未用 XB8 RL 7,0 RABTPC[7:0] 接收LAPS/HDLC含丢弃标志帧统计计数 XB9 7,0 RABTPC[15:8] XBA RL 7,0 RERRPC[7:0] 接收LAPS/HDLC出错帧统计计数，包括FCS校验错及其他各种错误引起的帧错误 XBB 7,0 RERRPC[15:8] XBE RC 7 GFP_DFLOFI GFP解帧同步丢失中断，高电平有效: 如果GFP解帧同步器处于非同步态，则产生本中断6 GFP_DFCSBEI GFP解帧核心帧头HEC单比特错误中断，高电平有效 5 GFP_DFCMBEI GFP解帧核心帧头HEC多比特错误中断，高电平有效 4 GFP_DFTSBEI GFP解帧类型帧头HEC单比特错误中断，高电平有效 3 GFP_DFTMBEI GFP解帧类型帧头HEC多比特错误中断，高电平有效 2 GFP_DFPTIEI GFP解帧PTI错误中断，高电平有效: 如果接收PTI不为“000”荷“100”，即不为客户数据帧，也不为客户管理帧，则产生本中断 1 GFP_DFEXIEI GFP解帧EXI错误中断，高电平有效: 如果接收EXI不为“0000”，即不为无扩展帧头模式，则产生本中断 0 GFP_DFUPIEI GFP解帧UPI错误中断，高电平有效: 如果接收帧为客户数据帧，而接收UPI不为“00000001”，以太网数据帧，则产生本中断了;如果接收帧为客户管理帧，而接收UPI不为“00000001”或“00000010”，则产生本中断 XBF 7 GFP_DFLOFIE GFP解帧同步丢失中断输出允许: 1:允许该中断输出 0:不允许该中断输出 6 GFP_DFCSBEIE GFP解帧核心帧头HEC单比特错误中断输出允许:1:允许该中断输出 0:不允许该中断输出 5 GFP_DFCMBEIE GFP解帧核心帧头HEC多比特错误中断输出允许:1:允许该中断输出 0:不允许该中断输出 4 GFP_DFTSBEIE GFP解帧类型帧头HEC单比特错误中断输出允许:1:允许该中断 :不允许该中断输出 清华大学电子工程系 输出 0 Page 152 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 3 GFP_DFTMBEIE GFP解帧类型帧头HEC多比特错误中断输出允许:1:允许该中断输出 0:不允许该中断输出 2 GFP_DFPTIEIE GFP解帧PTI错误中断输出允许: 1:允许该中断输出 0:不允许该中断输出 1 GFP_DFEXIEIE GFP解帧EXI错误中断输 :允许该中断输出 0:不允许该中断输出 0 GFP_DFUPIEIE GFP解帧UPI出允许: 1 错误中断输出允许: 1:允许该中断输出 0:不允许该中断输出 XC0 RC 7,6 Unused 未用 0 GFP_DFFCSEI GFP解帧FCS校验错中断，高电平有效 XC1 7,6 Unused 未用 0 GFP_DFFCSEIE GFP解帧FCS校验错中断输出允许: 1:允许该中断输出 0:不允许该中断输出 XC4 RC 7 TLAPSSOPEI 发送LAPS/HDLC帧头错误中断，高电平有效: 如果收到SOP后没有接收到EOP又收到SOP，则产生本中断 6 TLAPSAPCOVRI 发送LAPS/HDLC丢弃数据帧计数溢出中断，高电平有效: 如果计数器的最高位为1，则产生本中断 5 TLAPSUPCOVRI 发送LAPS/HDLC发送FIFO取空导致丢包计数溢出中断，高电平有效: 如果计数器的最高位为1，则产生本中断 4 TGFPPLECOVRI 发送GFP帧长错误计数器溢出中断，高电平有效:如果计数器的最高位为1，则产生本中断 3 TGFPUPCOVRI 发送GFP发送FIFO取空导致丢包计数溢出中断，高电平有效: 如果计数器的最高位为1，则产生本中断 2,0 Unused 未用 XC5 RW 7 TLAPSSOPEIE 发送LAPS/HDLC帧头错误中断输出允许: 1:允许该中断输出 0:不允许该中断输出 6 TLAPSAPCOVRIE发送LAPS/HDLC丢弃数据帧计数溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 5 TLAPSUPCOVRIE发送LAPS/HDLC发送FIFO取空导致丢包计数溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 清华大学电子工程系 Page 153 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 4 TGFPPLECOVRIE发送GFP发送FIFO取空导致丢包计数溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 3 TGFPUPCOVRIE 发送GFP发送FIFO取空导致丢包计数溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 2,0 Unused 未用 XC8 RC 7 RLAPSFCSEI 接收LAPS/HDLC的FCS校验错中断，高电平有效 6 RLAPSAPCOVRI 接收LAPS/HDLC含丢弃标志数据帧计数溢出中断，高电 平有效: 如果计数器的最高位为‘1’。则产生本中断 5 RLAPSEPCOVRI 接收LAPS/HDLC错误数据帧计数溢出中断，高电平有效: 如果计数器的最高位为‘1’。则产生本中断 4 RMINPCOVRI 接收LAPS/HDLC或者GFP超短帧计数器溢出中断，高电平有效: 如果计数器的最高位为‘1’。则产生本中断 3 RMAXPCOVRI 接收LAPS/HDLC或者GFP超长帧计数器溢出中断，高电平有效: 如果计数器的最高位为‘1’。则产生本中断 2,0 Unused 未用 XC9 RW 7 RLAPSFCSEIE 接收LAPS/HDLC的FCS校验错中断输出允许: 1:允许该中断输出 0:不允许该中断输出 6 RLAPSAPCOVRIE接收LAPS/HDLC含丢弃标志数据帧计数溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 5 RLAPSEPCOVRIE接收LAPS/HDLC错误数据帧计数溢出中断输出允许: 1:允许该中断输出 0?翰辉市砀弥卸鲜涑?4 RMINPCOVRIE 接收LAPS/HDLC或者GFP超短帧计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 3 RMAXPCOVRIE 接收LAPS/HDLC或者GFP超长帧计数器溢出中断输出允许: 1:允许该中断输出 0:不 ,0 Unused 未用 XF0 RW 7,0 POS_RIL 接收POS接口FIFO写允许该中断输出 2 允许门限设置: 清华大学电子工程系 Page 154 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 如果接收POS接口FIFO中有效数据个数少于本门限设置，则允许从SDH方向接收下来的数据继续写入接收FIFO，否则不允许接收数据写入FIFO而丢弃 XF1 RW 7,0 FIFO读允许门限设置: 如果接收POS接口FIFO中包含一POS_RPAM 接收POS接口 个完整的数据包或者有效数据个数超过本门限设置，则允许外部设备读取接收FIFO中的数据 XF2 RW 7,0 POS_TIL 发送POS接口FIFO读允许门限设置: 如果发送POS接口FIFO中包含一个完整的数据包或者有效数据个数超过本门限设置，则允许读取接收FIFO中的数据发向SDH线路 XF3 RW 7,0 POS_TPAL 发送POS接口FIFO写允许门限设置: 如果发送POS接口FIFO中有效数据的个数小于门限设置，则允许从外部设备送入芯片发送POS接口FIFO的数据写入FIFO XF4 RW 7,0 POS_TPAM 发送POS接口FIFO写禁止门限设置: 如果发送POS接口FIFO中有效数据的个数大于本门限设置，则禁止从外部设备送入芯片发送POS接口FIFO的数据写入FIFO XF5 RW 7,1 Unused 未用 0 POS_LOOP POS接口环回设置: 1:POS接口经发送FIFO缓存后发送的数据直接环回到接收方向 0:正常工作模式 7，以太网MAC处理部分寄存器 高位地址12,8为X0C为第一路MAC，0D为第二路MAC，0E为第三路MAC，OF为第四路MAC。四路MAC寄存器完全相同，下表中的地址为低8位地址。 地址 类型 比特 名称 功能说明 X00 RW 7,0 MAC_AD[7:0] 本芯片的MAC地址设置 X01 RW 7,0 MAC_AD[15:8] X02 RW 7,0 MAC_AD[23:16]X03 RW 7,0 MAC_AD[31:24]X04 RW 7,0 MAC_AD[39:32]X05 RW 7,0 MAC_AD[47:40]X06 RW 7,0 PMACDA[7:0] 本芯片产生的应用于流量控制的Pause帧的目的X07 RW 7,0 PMACDA[15:8] MAC地址 X08 RW 7,0 PMACDA[23:16]X09 RW 7,0 PMACDA[31:24]X0A RW 7,0 PMACDA[39:32]X0B RW 7,0 PMACDA[47:40]X0C RW 7,0 PTYPE[15:8] 清华大学电子工程系 Page 155 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X0D RW 7,0 PTYPE[7:0] 本芯片产生的应用于流量控制的Pause帧的帧类型域设置 X0E RW 7,0 POPCODE[15:8]本芯片产生的应用于流量控制的Pause帧的操作码域 设置 X0F RW 7,0 POPCODE[7:0] X10 RW 7,0 PTIME[7:0] 本芯片产生的应用于流量控制的Pause帧的暂停时X11 RW 7,0 PTIME[15:8] 间域设置 X12 RW 7,3 Unused 未用 2 MAC_LOOP MAC环回设置: 1:发送MAC数据直接环回到接收MAC处理并输出 0:正常工作模式 1 MAC_SDRAME MAC数据通过SDRAM缓存设置: 1:MAC数据经过SDRAM缓存，每一路MAC处理可以使用最多到8Mbit的SDRAM存储空间对发送以太网数据流进行缓存，对于突发的以太网数据流可以起到流量平滑的作用 0:发送MAC数据不经过SDRAM缓存，只经过片那4K字节RAM缓存后即送往SDH线路方向 0 MAC_MOD MAC模式设置，本设置仅对第一路MAC有效: 1:本路MAC为G比特以太网MAC 0:本路MAC为10M/100M自适应MAC X13 RW 7,0 FIFO1_T[7:0] 接收以太网FIFO快满门限设置: X14 RW 7,3 Unused 从外部以太网设备送入到芯片的以太网数据流写入接收FIFO，如果FIFO中的有效数据个数超过本2,0 FIFO1_T[10:8]门限设置，则产生FIFO快满标记，并可引发产生应用于本地流量控制的Pause帧 X15 RW 7,0 FIFO5_T[7:0] 发送以太网FIFO快满门 SDH线路接收到的以太网数据流写入发送FIFO，X16 RW 7,4 Unused 限设置: 从 如果FIFO中的有效数据个数超过本门限设置，则3,0 FIFO1_T[11:8]产生FIFO快满标记，并可引发产生应用于远端流量控制的Pause帧 X17 RW 7,0 RIPG 以太网接收IPG设置，该设置定义了接收以太网数据包之间最少的包间间隔，以接收以太网的时钟周期为单位 X18 RW 7,0 TIPG 以太网发送IPG设置，该设置定义了发送以 0 太网数据包之间最少的包间间隔，以发送以太网的时钟周期为单位 X19 RW 7,MAXFL[15:8] 最长以太网包包长设置，包长超过此设置则为超长包。发送端或接受端收到超长包则直接删除 X1A RW 7,0 MAXFL[15:8] X1B RW 7,0 MINFL[15:8] 最短以太网包包长设置，包长小于此设置则为超短包。发送端或接受端收到超短包则直接删除 X1C RW 7 Unused 未用 6 TRANS_STOP 发送以太网数据流模式设置: 1:强制停止发送以太网数据流 0:正常工作模式 清华大学电子工程系 Page 156 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 5 RECEI_STOP 接收以太网数据流模式设置: 1:强制停止接收以太网数据流 0:正常工作模式 4 TRM_LTERP 发送以太网长度域错误数据保处理模式设置: 1:如果发送以太网数据保长度域错误，则删除该数据包 0:长度出错数据包仍然正常发送 3 TRM_CRCERP 发送以太网CRC校验错误数据保处理模式设置: 1:如果发送以太网数据保CRC校验错误，则删除该数据包 0:CRC校验出错数据包仍然正常发送 2 FLOW_CTLE 流量控制允许: 1:允许进行流量控制，即产生近端荷远端的Pause帧以进行流量控制 0:不允许进行流量控制，即禁止产生Pause1帧 1 RRM_LTERP 接收以太网长度域错误数据保处理模式设置: 1:如果接收以太网数据保长度域错误，则删除该数据包 0:长度出错数据包仍然正常接收 0 RRM_CRCERP 接收以太网CRC校验错误数据保处理模式设置: 1:如果接收以太网数据保CRC校验错误，则删除该数据包 0:CRC校验出错数据包仍然正常接收 X1D RC 7 RCRCERPCI 接收以太网包CRC校验出错计数器溢出中断，高电平有效: 如果该计数器的最高位变为‘1’，则产生本中断 6 RSHRPCI 接收以太网包超短包计数器溢出中断，高电平有效: 如果该计数器的最高位变为‘1’，则产生本中断 5 RLNGPCI 接收以太网包超长包计数器溢出中断，高电平有效: 如果该计数器的最高位变为‘1’，则产生本中断 4 RALGPCI 接收以太网包留位错误计数器溢出中断，高电平有效: 如果该 计数器的最高位变为‘1’，则产生本中断 3 RLTERPCI 接收以太网包长度域出错计数器溢出中断，高电平有效: 如果该计数器的最高位变为‘1’，则产生本中断 2 RFCARPCI 接收以太网包载波失效错误计数器溢出中断，高电平有效: 如果该计数器的最高位变为‘1’，则产生本中断 1 RFOVRCI 接收以太网包数据FIFO溢出计数器溢出中断，高电平有效: 如果该计数器的最高位变为‘1’，则产生本中断 清华大学电子工程系 Page 157 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0 Unused 未用 X1E RW 7 RCRCERPCIE 接收以太网包CRC校验出错计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 6 RSHRPCIE 接收以太网包超短包计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 5 RLNGPCIE 接收以太网包超长包计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 4 RALGPCIE 接收以太网包留位错误计数器溢出中断输出允许:1:允许该中断输出 0:不允许该中断输出 3 RLTERPCIE 接收以太网包长度 :允许该中断输出 0:不允许该中断输出 2 域出错计数器溢出中断输出允许: 1 RFCARPCIE 接收以太网包载波失效错误计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 1 RFOVRCIE 接收以太网包数据FIFO溢出计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 0 Unused 未用 X1F RC 7 TCRCERRPCI 发送以太网包CRC校验出错计数器溢出中断，高电平有效: 如果该计数器的最高位变为‘1’，则产生本中断 6 TSHRPCI 发送以太网包超短包计数器溢出中断，高电平有效: 如果该计数器的最高位变为‘1’，则产生本中断 5 TLNGPCI 发送以太网包超长包计数器溢出中断，高电平有效: 如果该计数器的最高位变为‘1’，则产生本中断 4 TLTERRPCI 发送以太网包长度域出错计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 3 TFIFOOVRCI 发送以太网包数据FIFO溢出计数器溢出中断，高电平有效: 如果该计数器的最高位变为‘1’，则产生本中断 2,0 Unused 未用 清华大学电子工程系 Page 158 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X20 RW 7 TCRCERRPCIE 发送以太网包CRC校验出错计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 6 TSHRPCIE 发送以太网包超短包计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 5 TLNGPCIE 发送以太网包超长包计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 4 TLTERRPCIE 发送以太网包长度域出错计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 3 TFIFOOVRCIE 发送以太网包数据FIFO溢出计数器溢出中断输出允许: 1:允许该中断输出 0:不允许该中断输出 2,0 Unused 未用 X21 RL 7,0 RBYTEC[7:0] 接收以太网数据报字节统计计数，如果接收到一个X22 7,0 RBYTEC[15:8] 有效数据包，则该计数器值加上数据包包含的字节数 X23 7,0 RBYTEC[23:16]X24 7,0 RBYTEC[31:24]X25 RL 7,0 RPKTC[7:0] 接收以太网数据包统计计数，如果接收到一个有效的以太网数据包，则本计数器加一 X26 7,0 RPKTC[15:8] X27 7,0 RPKTC[23:16] X28 7,0 RPKTC[31:24] X29 RL 7 ,0 RPPKTC[7:0] 接收以太网Pause帧统计计数，如果收到一个PauseX2A 7,0 RPPKTC[15:8] 帧，则计数器加一 X2B RL 7,0 RCRCEPC[7:0] 接收以太网CRC校验错误统计计数，如果接收到以X2C 7,0 RCRCEPC[15:8]太网帧CRC校验出错，则 计数器加一 X2E RL 7,0 RSHRPC[7:0] 接收以太网超短帧统计计数，如果接收到以太网帧X2F 7,0 RSHRPC[15:8] 帧长小于设定值，则计数器加一 X31 RL 7,0 RLNGPC[7:0] 接收以太网超长帧统计计数，如果接收以太网帧长大于设定值，则计数器加一 X32 7,0 RLNGPC[15:8] X34 RL 7,0 RALGPC[7:0] 接收以太网帧留位统计计数，如果接收以太网帧出X35 7,0 RALGPC[15:8] 现留位，则计数器加一 X3B RL 7,0 RFOVRC[7:0] 接收以太网数据FIFO溢出计数，如果接收以太网X3C 7,0 RFOVRC[15:8] 数据FIFO溢出则引起以太网帧的丢弃，每丢弃一个以太网帧，计数值加一 X3D RL 7,0 TBYTEC[7:0] 发送以太网数据报字节统计计数，如果接收到一个X3E 7,0 TBYTEC[15:8] 有效数据包，则该计数器值加上数据包包含的字节数 X3F 7,0 TBYTEC[23:16]清华大学电子工程系 Page 159 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X40 7,0 TBYTEC[31:24] X41 RL 7,0 TPKTC[7:0] 发送以太网数据包统计计数，如果接收到一个有效的以太网数据包，则本计数器加一 X42 7,0 TPKTC[15:8] X43 7, 0 TPKTC[31:24] X45 RL 7,0 TPPKTC[7:0] 发送以太网0 TPKTC[23:16] X44 7, Pause帧统计计数，如果收到一个PauseX46 7,0 TPPKTC[15:8] 帧，则计数器加一 X47 RL 7,0 TCRCEPC[7:0] 发送以太网CRC校验错误统计计数，如果接收到以太网帧CRC校验X48 7,0 出错，则计数器加一 TCRCEPC[15:8]X4A RL 7,0 TSHRPC[7:0] 发送以太网超短帧统计计数，如果接收到以太网帧X4B 7,0 0 TLNGPC[7:0] 发送TSHRPC[15:8] 帧长小于设定值，则计数器加一 X4D RL 7, 以太网超长帧统计计数，如果接收以太网帧长X4E 7,0 TLNGPC[15:8] 大于设定值，则计数器加一 X50 RL 7,0 TLTEPC[7:0] 发送以太网帧长度域错统计计数，如果接收以太网帧出现留位，则计数器加一 X51 7,0 TLTEPC[15:8] X53 RL 7,0 TFOVRC[7:0] 发送以太网数据FIFO溢出计数，如果接收以太网X54 7,0 TFOVRC[15:8] 数据FIFO溢出则引起以太网帧的丢弃，每丢弃一个以太网帧，计数值加一 X59 RW 7-2 Unused 未用 1 TMII_BITINV 接收以太网数据顺序反序: 1:接收以太网数据经MAC处理后形成并行8比特数据流，进行8比特比特顺序反序操作后再送往打包模块进行包封处理并适配进SDH帧中进行传输 0:送往打包模块的以太网数据流不进行比特顺序的反序处理 0 RMII_BITINV 发送以太网数据顺序反序: 1:经由SDH传送来的以太网数据经过解包模块处理后形成8比特并行数据流，经过比特位置反序操作后再送往以太网MAC发送处理模块形成MII数据流送出 0:送往以太网发送MAC处理的数据流不进行比特顺序的反序处理 8，LCAS及虚级联部分寄存器 地址 类型 比特 名称 功能说明 X1040 RW 7,4 Unused 未用 3,0 TSLOT_CONF1 VC4中第1路TU12配置: Bit3:该路是采用RPR环路方式还是以太网并发选收方式，如为‘0’则为RPR环路方式，如为‘1’，则为以太网并发选收方式; Bit2:该路采用RPR环路方式时，参与哪一个环路，如为‘0’则为环一，如为‘1’，则为环二。如果比特3为‘1’，本比特没有意义; 清华大学电子工程系 Page 160 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 Bit1:如果该路为环方式，则表示该路是否向内环发送，为‘1’则发送，为‘0’，则不发送;如果该路为以太网并发选收模式，则与0比特一起构成虚级联组的序号，本比特为高位; Bit0:如果该路为环方式，则表示该路是否向外环发送，为‘1’则发送，为‘0’，则不发送;如果该路为以太网并发选收模式，则与1比特一起构成虚级联组 的序号，本比特为低位 X1041 RW 7,4 Unused 未用 3,0 TSLOT_CONF2 发送VC4中第2路TU12配置，配置方式参见第一路 X1042 RW 7,4 Unused 未用 3,0 TSLOT_CONF3 发送VC4中第3路TU12配置，配置方式参见第一路 X1043 RW 7,4 Unused 未用 3,0 TSLOT_CONF4 发送VC4中第4路TU12配置，配置方式参见第一路 X1044 RW 7,4 Unused 未用 3,0 TSLOT_CONF5 发送VC4中第5路TU12配置，配置方式参见第一路 X1045 RW 7,4 Unused 未用 3,0 TSLOT_CONF6 发送VC4中第6路TU12配置，配置方式参见第一路 X1046 RW 7,4 Unused 未用 3,0 TSLOT_CONF7 发送VC4中第7路TU12配置，配置方式参见第一路 X1047 RW 7,4 Unused 未用 3,0 TSLOT_CONF8 发送VC4中第8路TU12配置，配置方式参见第一路 X1048 RW 7,4 Unused 未用 3,0 TSLOT_CONF9 发送VC4中第9路TU12配置，配置方式参见第一路 X1049 RW 7,4 Unused 未用 3,0 TSLOT_CONF10 发送VC4中第10路TU12配置，配置方式参见第一路 X104A RW 7,4 Unused 未用 3,0 TSLOT_CONF11 发送VC4中第11路TU12配置，配置方式参见第一路 X104B 4 Unused 未用 3,0 TSLOT_CONF12 发送VC4中第12路TU12配置，配置方RW 7, 式参见第一路 X104C RW 7,4 Unused 未用 3,0 TSLOT_CONF13 发送VC4中第13路TU12配置，配置方式参见第一清华大学电子工程系 Page 161 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 路 X104D RW 7,4 Unused 未用 3,0 TSLOT_CONF14 发送VC4中第14路TU12 4 Unused 未用 3,0 TSLOT_CONF15 配置，配置方式参见第一路 X104E RW 7, 发送VC4中第15路TU12配置，配置方式参见第一路 X104F RW 7,4 Unused 未用 3,0 TSLOT_CONF16 发送VC4中第16路TU12配置，配置方式参见第一路 X1050 RW 7,4 Unused 未用 3,0 TSLOT_CONF17 发送VC4中第17路TU12配置，配置方式参见第一路 X1051 RW 7,4 Unused 未用 3,0 TSLOT_CONF18 发送VC4中第18路TU12配置，配置方式参见第一路 X1052 RW 7,4 Unused 未用 3,0 TSLOT_CONF19 发送VC4中第19路TU12配置，配置方式参见第一路 X1053 RW 7,4 Unused 未用 3,0 TSLOT_CONF20 发送VC4中第20路TU12配置，配置方式参见第一路 X1054 RW 7,4 Unused 未用 3,0 TSLOT_CONF21 发送VC4中第21路TU12配置，配置方式参见第一路 X1055 RW 7,4 Unused 未用 3,0 TSLOT_CONF22 发送VC4中第22路TU12配置，配置方式参见第一路 X1056 RW 7,4 Unused 未用 3,0 TSLOT_CONF23 发送VC4中第23路TU12配置，配置方式参见第一路 X1057 RW 7,4 Unused 未用 3,0 TSLOT_CONF24 发送VC4中第24路TU12配置，配置方式参见第一路 X1058 RW 7,4 Unused 未用 3,0 TSLOT_CONF25 发送VC4中第25路TU12配置，配置方式参见第一路 X1059 RW 7,4 Unused 未用 3,0 TSLOT_CONF26 发送VC4中第26路TU12配置，配置方式参见第一路 X105A RW 7,4 Unused 未用 3,0 TSLOT_CONF27 发送VC4中第27路TU12配置，配置方式参见第一路 清华大学电子工程系 Page 162 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X105B RW 7,4 Unused 未用 3,0 TSLOT_CONF28 发送VC4中第28路TU12配置，配置方式参见第一路 X105C RW 7,4 Unuse的 未用 3,0 TSLOT_CONF29 发送VC4中第29路TU12配置，配置方式参见第一路 X105D RW 7,4 Unused 未用 3,0 TSLOT_CONF30 发送VC4中第30路TU12配置，配置方式参见第一路 X105E RW 7,4 Unused 未用 3,0 TSLOT_CONF31 发送VC4中第31路TU12配置，配置方式参见第一路 X105F RW 7,4 Unused 未用 3,0 TSLOT_CONF32 发送VC4中第32路TU12配置，配置方式参见第一路 X1060 RW 7,4 Unused 未用 3,0 TSLOT_CONF33 发送VC4中第33路TU12配置，配置方式参见第一路 X1061 RW 7,4 Unused 未用 3,0 TSLOT_CONF34 发送VC4中第34路TU12配置，配置方式参见第一路 X1062 RW 7,4 Unused 未用 3,0 TSLOT_CONF35 发送VC4中第35路TU12配置，配置方式参见第一路 X1063 RW 7,4 Unused 未用 3,0 TSLOT_CONF36 发送VC4中第36路TU12配置，配置方式参见第一路 X1064 RW 7,4 Unused 未用 3,0 TSLOT_CONF37 发送VC4中第37路TU12配置，配置方式参见第一路 X1065 RW 7,4 Unused 未用 3,0 TSLOT_CONF38 发送VC4中第38路TU12配置，配置方式参见第一路 X1066 RW 7,4 Unuse的 未用 3,0 TSLOT_CONF39 发送VC4中第39路TU12配置，配置方式参见第一路 X1067 RW 7,4 Unused 未用 3,0 TSLOT_CONF40 发送VC4中第40路TU12配置，配置方式参 4 Unused 未用 3,0 TSLOT_CONF41 发送VC4中第41路见第一路 X1068 RW 7, TU12配置，配置方式参见第一路 X1069 RW 7,4 Unused 未用 清华大学电子工程系 Page 163 of 207 ?醋詗ww.3722.cn中国最大的资料库下载MSTP芯片说明书 3,0 TSLOT_CONF42 发送VC4中第42路TU12配置，配置方式参见第一路 X106A RW 7 ,0 TSLOT_CONF43 发送VC4中第43路TU12配置，配置方式参,4 Unused 未用 3 见第一路 X106B RW 7,4 Unused 未用 3,0 TSLOT_CONF44 发送VC4中第44路TU12配置，配置方式参见第一路 X106C RW 7,4 Unused 未用 3,0 TSLOT_CONF45 发送VC4中第45路TU12配置，配置方式参见第一路 X106D RW 7,4 Unused 未用 3,0 TSLOT_CONF46 发送VC4中第46路TU12配置，配置方式参见第一路 X106E RW 7,4 Unused 未用 3,0 TSLOT_CONF47 发送VC4中第47路TU12配置，配置方式参见第一路 X106F RW 7,4 Unused 未用 3,0 TSLOT_CONF48 发送VC4中第48路TU12配置，配置方式参见第一路 X1070 RW 7,4 Unuse的 未用 3,0 TSLOT_CONF49 发送VC4中第49路TU12配置，配置方式参见第一路 X1071 RW 7,4 Unused 未用 3,0 TSLOT_CONF50 发送VC4中第50路TU12配置，配置方式参见第一路 X1072 RW 7,4 Unused 未用 3,0 TSLOT_CONF51 发送VC4中第51路TU12配置，配置方式参见第一路 X1073 RW 7,4 Unused 未用 3,0 TSLOT_CONF52 发送VC4中第52路TU12配置，配置方式参见第一路 X1074 RW 7,4 Unused 未用 3,0 TSLOT_CONF53 发送VC4中第53路TU12配置，配置方式参见第一路 X1075 RW 7,4 Unused 未用 3,0 TSLOT_CONF54 发送VC4中第54路TU12配置，配置方式参见第一路 X1076 RW 7,4 Unused 未用 3,0 TSLOT_CONF55 发送VC4中第55路TU12配置，配置方式参见第一路 X1077 RW 7,4 Unused 未用 3,0 TSLOT_CONF56 发送VC4中第56路TU12配置，配置方式参见第一清华大学电子工程系 Page 164 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 路 X1078 RW 7,4 Unused 未用 3,0 TSLOT_CONF57 发送VC4中第57路TU12配置，配置方式参见第一路 X1079 RW 7,4 Unused 未用 3,0 TSLOT_CONF58 发送VC4中第58路TU12配置，配置方式参见第一路 X107A RW 7,4 Unuse的 未用 3 ,0 TSLOT_CONF59 发送VC4中第59路TU12配置，配置方式参见第一路 X107B RW 7,4 Unused 未用 3,0 TSLOT_CONF60 发送VC4中第60路TU12配置，配置方式参见第一路 X107C RW 7,4 Unused 未用 3,0 TSLOT_CONF61 发送VC4中第61路TU12配置，配置方式参见第一路 X107D RW 7,4 Unused 未用 3,0 TSLOT_CONF62 发送VC4中第62路TU12配置，配置方式参见第一路 X107E RW 7,4 Unused 未用 3,0 TSLOT_CONF63 发送VC4中第63路TU12配置，配置方式参见第一路 X1140 RW 7,5 Unused 未用 4,0 RSLOT_CONF1 接收VC4中第1路TU12配置: Bit4:如该路为并发选收模式，则表示选收方向，‘0’表示接收A向，‘1’表示接收B向; Bit3:该路是采用RPR环路方式还是以太网并发选收方式，如为‘0’则为RPR环路方式，如为‘1’，则为以太网并发选收方式; Bit2:该路采用RPR环路方式时，参与哪一个环路，如为‘0’则为环一，如为‘1’，则为环二。如果比特3为‘1’，本比特没有意义; Bit1:如果该路为环方式，则表示该路是否从内环接收，为‘1’则接收，为‘0’，则不接收;如果该路为以太网并发选收模式，则与0比特一起构成虚级联组的序号，本比特为高位; Bit0:如果该路为环方式，则表示该路是否从外环接收，为‘1’则接收，为‘0’，则不接收;如果该路为以太网并发选收模式，则与1比特一起构成虚级联组的序号，本比特为低位 X1141 RW 7,5 Unused 未用 4,0 RSLOT_CONF2 接收VC4中第2路TU12配置，配置方式参见第一路 X1142 RW 7,5 Unused 未用 清华大学电子工程系 www.3722.cn中国最大的资料库下载MSTP芯片说明书 4Page 165 of 207 来自 ,0 RSLOT_CONF3 接收VC4中第3路TU12配置，配置方式参见第一路 X1143 RW 7,5 Unused 未用 4,0 RSLOT_CONF4 接收VC4中第4路TU12配置，配置方式参见第一路 X1144 RW 7,5 Unused 未用 4,0 RSLOT_CONF5 接收VC4中第5路TU12配置，配置方式参见第一路 X1145 RW 7,5 Unused 未用 4,0 RSLOT_CONF6 接收VC4中第6路TU12配置，配置方式参见第一路 X1146 RW 7,5 Unused 未用 4,0 RSLOT_CONF7 接收VC4中第7路TU12配置，配置方式参见第一路 X1147 RW 7,5 Unused 未用 4,0 RSLOT_CONF8 接收VC4中第8路TU12配置，配置方式参见第一路 X1148 RW 7,5 Unused 未用 4,0 RSLOT_CONF9 接收VC4中第9路TU12配置，配置方式参见第一路 X1149 RW 7,5 Unused 未用 4,0 RSLOT_CONF10 接收VC4中第10路TU12配置，配置方式参见第一路 X114A RW 7,5 Unused 未用 4,0 RSLOT_CONF11 接收VC4中第11路TU12配置，配置方式参见第一路 X114B RW 7,5 Unused 未用 4,0 RSLOT_CONF12 接收VC4中第12路TU12配置，配置方式参见第一路 X114C RW 7,5 Unused 未用 4,0 RSLOT_CONF13 接收VC4中第13路TU12配置，配置方式参见第一路 X114D RW 7,5 Unused 未用 4,0 RSLOT_CONF14 接收VC4中第14路TU12配置，配置方式参见第一路 X114E RW 7,5 Unused 未用 4,0 RSLOT_CONF15 接收VC4中第15路TU12配置，配置方式参见第一路 X114F RW 7,5 Unused 未用 4,0 RSLOT_CONF16 接收VC4中第16路TU12配置，配置方式参见第一路 X1150 RW 7,5 Unused 未用 4,0 RSLOT_CONF17 接收VC4中第17路TU12配置，配置方式参见第一清华大学电子工程系 Page 166 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 路 X1151 RW 7,5 Unused 未用 4,0 RSLOT_CONF18 接收VC4中第18路TU12配 置，配置方式参见第一路 X1152 RW 7,5 Unused 未用 4,0 RSLOT_CONF19 接收VC4中第19路TU12配置，配置方式参见第一路 X1153 RW 7,5 Unused 未用 4,0 RSLOT_CONF20 接收VC4中第20路TU12配置，配置方式参见第一路 X1154 RW 7,5 Unused 未用 4,0 RSLOT_CONF21 接收VC4中第21路TU12配置，配置方式参见第一路 X1155 RW 7,5 Unused 未用 4,0 RSLOT_CONF22 接收VC4中第22路TU12配置，配置方式参见第一路 X1156 RW 7,5 Unused 未用 4,0 RSLOT_CONF23 接收VC4中第23路TU12配置，配置方式参见第一路 X1157 RW 7,5 Unused 未用 4,0 RSLOT_CONF24 接收VC4中第24路TU12配置，配置方式参见第一路 X1158 RW 7,5 Unused 未用 4,0 RSLOT_CONF25 接收VC4中第25路TU12配置，配置方式参见第一路 X1159 RW 7,5 Unused 未用 4,0 RSLOT_CONF26 接收VC4中第26路TU12配置，配置方式参见第一路 X115A RW 7,5 Unused 未用 4,0 RSLOT_CONF27 接收VC4中第27路TU12配置，配置方式参见第一路 X115B RW 7,5 Unused 未用 4,0 RSLOT_CONF28 接收VC4中第 W 7,5 Unused 未用 4,0 28路TU12配置，配置方式参见第一路 X115C R RSLOT_CONF29 接收VC4中第29路TU12配置，配置方式参见第一路 X115D RW 7,5 Unused 未用 4,0 RSLOT_CONF30 接收VC4中第30路TU12配置，配置方式参见第一路 X115E RW 7,5 Unused 未用 4,0 RSLOT_CONF31 接收VC4中第31路TU12配置，配置方式参见第一路 清华大学电子工程系 Page 167 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X115F RW 7,5 Unused 未用 4,0 RSLOT_CONF32 接收VC4中第32路TU12配置，配置方式参见第一路 X1160 RW 7,5 Unused 未用 4,0 RSLOT_CONF33 接收VC4中第33路TU12配置，配置方式参见第一路 X1161 RW 7,5 Unused 未用 4,0 RSLOT_CONF34 接收VC4中第34路TU12配置，配置方式参见第一路 X1162 RW 7,5 Unused 未用 4,0 RSLOT_CONF35 接收VC4中第35路TU12配置，配置方式参见第一路 X1163 RW 7,5 Unused 未用 4,0 RSLOT_CONF36 接收VC4中第36路TU12配置，配置方式参见第一路 X1164 RW 7,5 Unused 未用 4,0 RSLOT_CONF37 接收VC4中第37路TU12配置，配置方式参见第一路 X1165 RW 7,5 Unused 未用 4,0 RSLOT_CONF38 接收VC4中第38路TU12配置，配置方式参见第一路 X1166 RW 7,5 Unused 未用 4,0 RSLOT_CONF39 接收VC4中第39路TU12配置，配置方式参见第一路 X1167 RW 7,5 Unused 未用 4,0 RSLOT_CONF40 接收VC4中第40路TU12配置，配置方式参见第一路 X1168 RW 7,5 Unused 未用 4,0 RSLOT_CONF41 接收VC4中第41路TU12配置，配置方式参见第一路 X1169 RW 7,5 Unused 未用 4,0 RSLOT_CONF42 接收VC4中第42路TU12配置，配置方式参见第一路 X116A RW 7,5 Unused 未用 4,0 RSLOT_CONF43 接收VC4中第43路TU12配置，配置方式参见第一路 X116B RW 7,5 Unused 未用 4,0 RSLOT_CONF44 接收VC4中第44路TU12配置，配置方式参见第一路 X116C RW 7,5 Unused 未用 4,0 RSLOT_CONF45 接收VC4中第45路TU12配置，配置方式参见第一路 X116D RW 7,5 Unused 未用 清华大学电子工程系 Page 168 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 4,0 RSLOT_CONF46 接收VC4中第46路TU12配置，配置方式参见第一路 X116E RW 7 ,5 Unused 未用 4,0 RSLOT_CONF47 接收VC4中第47路TU12配置，配置方式参见第一路 X116F RW 7,5 Unused 未用 4,0 RSLOT_CONF48 接收VC4中第48路TU12配置，配置方式参见第一路 X1170 RW 7,5 Unused 未用 4,0 RSLOT_CONF49 接收VC4中第49路TU12配置，配置方式参见第一路 X1171 RW 7,5 Unused 未用 4,0 RSLOT_CONF50 接收VC4中第50路TU12配置，配置方式参见第一路 X1172 RW 7,5 Unused 未用 4,0 RSLOT_CONF51 接收VC4中第51路TU12配置，配置方式参见第一路 X1173 RW 7,5 Unused 未用 4,0 RSLOT_CONF52 接收VC4中第52路TU12配置，配置方式参见第一路 X1174 RW 7,5 Unused 未用 4,0 RSLOT_CONF53 接收VC4中第53路TU12配置，配置方式参见第一路 X1175 RW 7,5 Unused 未用 4,0 RSLOT_CONF54 接收VC4中第54路TU12配置，配置方式参见第一路 X1176 RW 7,5 Unused 未用 4,0 RSLOT_CONF55 接收VC4中第55路TU12配置，配置方式参见第一路 X1177 RW 7,5 Unused 未用 4,0 RSLOT_CONF56 接收VC4中第56路TU12配置，配置方式参 5 Unused 未用 4,0 RSLOT_CONF57 接收VC4中第57路见第一路 X1178 RW 7, TU12配置，配置方式参见第一路 X1179 RW 7,5 Unused 未用 4,0 RSLOT_CONF58 接收VC4中第58路TU12配置，配置方式参见第一路 X117A RW 7,5 Unused 未用 4,0 RSLOT_CONF59 接收VC4中第59路TU12配置，配置方式参见第一路 X117B RW 7,5 Unused 未用 4,0 RSLOT_CONF60 接收VC4中第60路TU12配置，配置方式参见第一清华大学电子工程系 Page 169 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 路 X117C RW 7,5 Unused 未用 4,0 RSLOT_CONF61 接收VC4中第61路TU12配置，配置方式参见第一路 X117D RW 7,5 Unused 未用 4,0 RSLOT_CONF62 接收VC4中第62路TU12配置，配置方式参见第一路 X117E RW 7,5 Unused 未用 4,0 RSLOT_CONF63 接收VC4中第63路TU12配置，配置方式参见第一路 X1900 W 7,2 Unused 未用 1 TREM_CMD1 源端从虚级联组中删除第1个TU12命令，写‘1’有效 0 TADD_CMD1 源端从虚级联组中增加第1个TU12命令，写‘1’有效 X1901 W 7,2 Unused 未用 1 TREM_CMD2 源端从虚级联组中删除第2个TU12命令，写‘1’有效 0 TADD_CMD2 源端从虚级联组中增加第2个TU12命令，写‘1’有效 X1902 W 7,2 Unused 未用 1 TREM_CMD3 源端从虚级联组中删除第3个TU12命令，写‘1’有效 0 TADD_CMD3 源端从虚级联组中增加第3个TU12命令，写‘1’有效 X1903 W 7,2 Unused 未用 1 TREM_CMD4 源端从虚级联组中删除第4个TU12命令，写‘1’有效 0 TADD_CMD4 源端从虚级联组中增加第4个TU12命令，写‘1’有效 X1904 W 7,2 Unused 未用 1 TREM_CMD5 源端从虚级联组中删除第5个TU12命令，写‘1’有效 0 TADD_CMD5 源端从虚级联组中增加第5个TU12命令，写‘1’有效 X1905 W 7,2 Unused 未用 1 TREM_CMD6 源端从虚级联组中删除第6个TU12命令，写‘1’有效 0 TADD_CMD6 源端从虚级联组中增加第6个TU12命令，写‘1’有效 X1906 W 7,2 Unused 未用 1 TREM_CMD7 源端从虚级联组中删除第7个TU12命令，写‘1’有效 清华大学电子工程系 Page 170 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0 TADD_CMD7 源端从虚级联组中增加第7个TU12命令，写‘1’有效 X1907 W 7,2 Unused 未用 1 TREM_CMD8 源端从虚级联组中删除第8个TU12命令，写‘1’有效 0 TADD_CMD8 源端从虚级联组中增加第8个TU12命令，写‘1’有效 X1908 W 7,2 Unused 未用 1 TREM_CMD9 源端从虚级联组中删除第9个TU12命令，写‘1’有效 0 TADD_CMD9 源端从虚级联组中增加第9个TU12命令，写‘1’有效 X1909 W 7,2 Unused 未用 1 TREM_CMD10 源端从虚级联组中删除第10个TU12命令，写‘1’有效 0 TADD_CMD10 源端从虚级联组中增加第10个TU12命令，写‘1’有效 X190A W 7,2 Unused 未用 1 TREM_CMD11 源端从虚级联组中删除第11个TU12命令，写‘1’有效 0 TADD_CMD11 源端从虚级联组中增加第11个TU12命令，写‘1’有效 X190B W 7,2 Unused 未用 1 TREM_CMD12 源端从虚级联组中删除第12个TU12命令，写‘1’有效 0 TADD_CMD12 源端从虚级联组中增加第12个TU12命令，写‘1’有效 X190C W 7,2 Unused 未用 1 TREM_CMD13 源端从虚级联组中删除第13个TU12命令，写‘1’有效 0 TADD_CMD13 源端从虚级联组中增加第13个TU12命令，写‘1’有效 X190D W 7,2 Unused 未用 1 TREM_CMD14 源端从虚级联组中删除第14个TU12命令，写‘1’有效 0 TADD_CMD14 源端从虚级联组中增加第14个TU12命令， X190E W 7,2 Unused 未用 1 TREM_CMD15 源端从虚级联组中删除写‘1’有效 第15个TU12命令，写‘1’有效 0 TADD_CMD15 源端从虚级联组中增加第15个TU12命令，写‘1’有效 X190F W 7,2 Unused 未用 清华大学电子工程系 Page 171 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1 TREM_CMD16 源端从虚级联组中删除第16个TU12命令，写‘1’有效 0 个TU12命令，写‘1’有效 X1910 W 7,2 TADD_CMD16 源端从虚级联组中增加第16 Unused 未用 1 TREM_CMD17 源端从虚级联组中删除第17个TU12命令，写‘1’有效 0 TADD_CMD17 源端从虚级联组中增加第17个TU12命令，写‘1’有效 X1911 W 7,2 Unused 未用 1 TREM_CMD18 源端从虚级联组中删除第18个TU12命令，写‘1’有效 0 TADD_CMD18 源端从虚级联组中增加第18个TU12命令，写‘1’有效 X1912 W 7,2 Unused 未用 1 TREM_CMD19 源端从虚级联组中删除第19个TU12命令，写‘1’有效 0 TADD_CMD19 源端从虚级联组中增加第19个TU12命令，写‘1’有效 X1913 W 7,2 Unused 未用 1 TREM_CMD20 源端从虚级联组中删除第20个TU12命令，写‘1’有效 0 TADD_CMD20 源端从虚级联组中增加第20个TU12命令，写‘1’有效 X1914 W 7,2 Unused 未用 1 TREM_CMD21 源端从虚级联组中删除第21个TU12命令，写‘1’有效 0 TADD_CMD21 源端从虚级联组中增加第21个TU12命令，写‘1’有效 X1915 W 7,2 Unused 未用 1 TREM_CMD22 源端从虚级联组中删除第22个TU12命令，写‘1’有效 0 TADD_CMD22 源端从虚级联组中增加第22个TU12命令，写‘1’有效 X1916 W 7,2 Unused 未用 1 TREM_CMD23 源端从虚级联组中删除第23个TU12命令，写‘1’有效 0 TADD_CMD23 源端从虚级联组中增加第23个TU12命令，写‘1’有效 X1917 W 7,2 Unused 未用 1 TREM_CMD24 源端从虚级联组中删除第24个TU12命令，写‘1’有效 0 TADD_CMD24 源端从虚级联组中增加第24个TU12命令，写‘1’清华大学电子工程系 Page 172 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 有效 X1918 W 7,2 Unused 未用 1 TREM_CMD25 源端从虚级联组中删除第25个TU12命令，写‘1’有效 0 TADD_CMD25 源端从虚级联组中增加第25个TU12命令，写‘1’有效 X1919 W 7,2 Unused 未用 1 TREM_CMD26 源端从虚级联组中删除第26个TU12命令，写‘1’有效 0 TADD_CMD26 源端从虚级联组中增加第26个TU12命 令，写‘1’有效 X191A W 7,2 Unused 未用 1 TREM_CMD27 源端从虚级联组中删除第27个TU12命令，写‘1’有效 0 TADD_CMD27 源端从虚级联组中增加第27个TU12命令，写‘1’有效 X191B W 7,2 Unused 未用 1 TREM_CMD28 源端从虚级联组中删除第28个TU12命令，写‘1’有效 0 TADD_CMD28 源端从虚级联组中增加第28个TU12命令，写‘1’有效 X191C W 7,2 Unused 未用 1 TREM_CMD29 源端从虚级联组中删除第29个TU12命令，写‘1’有效 0 TADD_CMD29 源端从虚级联组中增加第29个TU12命令，写‘1’有效 X191D W 7,2 Unused 未用 1 TREM_CMD30 源端从虚级联组中删除第30个TU12命令，写‘1’有效 0 TADD_CMD30 源端从虚级联组中增加第30个TU12命令，写‘1’有效 X191E W 7,2 Unused 未用 1 TREM_CMD31 源端从虚级联组中删除第31个TU12命令，写‘1’有效 0 TADD_CMD31 源端从虚级联组中增加第31个TU12命令，写‘1’有效 X191F W 7,2 Unused 未用 1 TREM_CMD32 源端从虚级联组中删除第32个TU12命令，写‘1’有效 0 TADD_CMD32 源端从虚级联组中增加第32个TU12命令，写‘1’有效 X1920 W 7,2 1 TREM_CMD33 源端从虚级联组中删除第33个TU12命令，写‘1’清华Unused 未用 大学电子工程系 Page 173 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 有效 0 TADD_CMD33 源端从虚级联组中增加第33个TU12命令，写‘1’有效 X1921 W 7,2 Unused 未用 1 TREM_CMD34 源端从虚级联组中删除第34个TU12命令， 0 TADD_CMD34 源端从虚级联组中增加第34个TU12命令，写‘1’有效 写‘1’有效 X1922 W 7,2 Unused 未用 1 TREM_CMD35 源端从虚级联组中删除第35个TU12命令，写‘1’有效 0 TADD_CMD35 源端从虚级联组中增加第35个TU12命令，写‘1’有效 X1923 W 7,2 Unused 未用 1 TREM_CMD36 源端从虚级联组中删除第36个TU12命令，写‘1’有效 0 TADD_CMD36 源端从虚级联组中增加第36个TU12命令，写‘1’有效 X1924 W 7,2 Unused 未用 1 TREM_CMD37 源端从虚级联组中删除第37个TU12命令，写‘1’有效 0 TADD_CMD37 源端从虚级联组中增加第37个TU12命令，写‘1’有效 X1925 W 7,2 Unused 未用 1 TREM_CMD38 源端从虚级联组中删除第38个TU12命令，写‘1’有效 0 TADD_CMD38 源端从虚级联组中增加第38个TU12命令，写‘1’有效 X1926 W 7,2 Unused 未用 1 TREM_CMD39 源端从虚级联组中删除第39个TU12命令，写‘1’有效 0 TADD_CMD39 源端从虚级联组中增加第39个TU12命令，写‘1’有效 X1927 W 7,2 Unused 未用 1 TREM_CMD40 源端从虚级联组中删除第40个TU12命令，写‘1’有效 0 TADD_CMD40 源端从虚级联组中增加第40个TU12命令，写‘1’有效 X1928 W 7,2 Unused 未用 1 TREM_CMD41 源端从虚级联组中删除第41个TU12命令，写‘1’有效 0 TADD_CMD41 源端从虚级联组中增加第41个TU12命令，写‘1’有效 清华大学电子工程系 Page 174 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X1929 W 7,2 Unused 未用 1 TREM_CMD42 源端从虚级联组中删除第42个TU12命令，写‘1’有效 0 TADD_CMD42 源端从虚级联组中增加第42个TU12命令，写‘1’有效 X192A W 7,2 Unused 未用 1 TREM_CMD43 源端从虚级联组中删除第43个TU12命令，写‘1’有效 0 TADD_CMD43 源端从虚级联组中增加第43个TU12命令，写‘1’有效 X192B W 7,2 Unused 未用 1 TREM_CMD44 源端从虚级联组中删除第44个TU12命令，写‘1’有效 0 TADD_CMD44 源端从虚级联组中增加第44个TU12 命令，写‘1’有效 X192C W 7,2 Unused 未用 1 TREM_CMD45 源端从虚级联组中删除第45个TU12命令，写‘1’有效 0 TADD_CMD45 源端从虚级联组中增加第45个TU12命令，写‘1’有效 X192D W 7,2 Unused 未用 1 TREM_CMD46 源端从虚级联组中删除第46个TU12命令，写‘1’有效 0 TADD_CMD46 源端从虚级联组中增加第46个TU12命令，写‘1’有效 X192E W 7,2 Unused 未用 1 TREM_CMD47 源端从虚级联组中删除第47个TU12命令，写‘1’有效 0 TADD_CMD47 源端从虚级联组中增加第47个TU12命令，写‘1’有效 X192F W 7,2 Unused 未用 1 TREM_CMD48 源端从虚级联组中删除第48个TU12命令，写‘1’有效 0 TADD_CMD48 源端从虚级联组中增加第48个TU12命令，写‘1’有效 X1930 W 7,2 Unused 未用 1 TREM_CMD49 源端从虚级联组中删除第49个TU12命令，写‘1’有效 0 TADD_CMD49 源端从虚级联组中增加第49个TU12命令，写‘1’有效 X1931 W 7,2 Unused 未用 1 TREM_CMD50 源端从虚级联组中删除第50个TU12命令，写‘1’有效 清华大学电子工程系 Page 175 of www.3722.cn中国最大的资料库下载MSTP芯片说明书 0 207 来自 TADD_CMD50 源端从虚级联组中增加第50个TU12命令，写‘1’有效 X1932 W 7,2 Unused 未用 1 TREM_CMD51 源端从虚级联组中删除第51个TU12命令，写‘1’有效 0 TADD_CMD51 源端从虚级联组中增加第51个TU12命令，写‘1’有效 X1933 W 7,2 Unused 未用 1 TREM_CMD52 源端从虚级联组中删除第52个TU12命令，写‘1’ 个TU12命令，写‘1’有效 X1934 有效 0 TADD_CMD52 源端从虚级联组中增加第52 W 7,2 Unused 未用 1 TREM_CMD53 源端从虚级联组中删除第53个TU12命令，写‘1’有效 0 TADD_CMD53 源端从虚级联组中增加第53个TU12命令，写‘1’有效 X1935 W 7,2 Unused 未用 1 TREM_CMD54 源端从虚级联组中删除第54个TU12命令，写‘1’有效 0 TADD_CMD54 源端从虚级联组中增加第54个TU12命令，写‘1’有效 X1936 W 7,2 Unused 未用 1 TREM_CMD55 源端从虚级联组中删除第55个TU12命令，写‘1’有效 0 TADD_CMD55 源端从虚级联组中增加第55个TU12命令，写‘1’有效 X1937 W 7,2 Unused 未用 1 TREM_CMD56 源端从虚级联组中删除第56个TU12命令，写‘1’有效 0 TADD_CMD56 源端从虚级联组中增加第56个TU12命令，写‘1’有效 X1938 W 7,2 Unused 未用 1 TREM_CMD57 源端从虚级联组中删除第57个TU12命令，写‘1’有效 0 TADD_CMD57 源端从虚级联组中增加第57个TU12命令，写‘1’有效 X1939 W 7,2 Unused 未用 1 TREM_CMD58 源端从虚级联组中删除第58个TU12命令，写‘1’有效 0 TADD_CMD58 源端从虚级联组中增加第58个TU12命令，写‘1’有效 X193A W 7,2 Unused 未用 清华大学电子工程系 Page 176 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1 TREM_CMD59 源端从虚级联组中删除第59个TU12命令，写‘1’有效 0 TADD_CMD59 源端从虚级联组中增加第59个TU12命令，写‘1’有效 X193B W 7,2 Unused 未用 1 TREM_CMD60 源端从虚级联组中删除第60个TU12命令，写‘1’有效 0 TADD_CMD60 源端从虚级联组中增加第60个TU12命令，写??’有效 X193C W 7,2 Unused 未用 1 TREM_CMD61 源端从虚级联组中删除第61个TU12命令，写‘1’有效 0 TADD_CMD61 源端从虚级联组中增加第61个TU12命令，写‘1’有效 X193D W 7,2 Unused 未用 1 TREM_CMD62 源端从虚级联组中删除第62个TU12命令，写‘1’有效 0 TADD_CMD62 源端从虚级联组中增加第62个TU12命令，写‘1’有效 X193E W 7,2 Unused 未用 1 TREM_CMD63 源端从虚级联组中删除第63个TU12命令，写‘1’有效 0 TADD_CMD63 源端从虚级联组中增加第63个TU12命令，写‘1’有效 X1940 RW 7,2 Unused 未用 1 RREM_CMD1 宿端从虚级联组中删除第1个TU12命令，写‘1’有效 0 RADD_CMD1 宿端从虚级联组中增加第1个TU12命令，写‘1’有效 X1941 RW 7,2 Unused 未用 1 RREM_CMD2 宿端从虚级联组中删除第2个TU12命令，写‘1’有效 0 RADD_CMD2 宿端从虚级联组中增加第2个TU12命令，写‘1’有效 X1942 RW 7,2 Unused 未用 1 RREM_CMD3 宿端从虚级联组中删除第3个TU12命令，写‘1’有效 0 RADD_CMD3 宿端从虚级联组中增加第3个TU12命令，写‘1’有效 X1943 RW 7,2 Unused 未用 1 RREM_CMD4 宿端从虚级联组中删除第4个TU12命令，写‘1’有效 0 RADD_CMD4 宿端从虚级联组中增加第4个TU12命令，写‘1’清华大学电子工程系 Page 177 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 有效 X1944 RW 7,2 Unused 未用 1 RREM_CMD5 宿端从虚级联组中删除第5个 ‘1’有效 0 RADD_CMD5 宿端从虚级联组中增加第5个TU12命令，写TU12命令，写 ‘1’有效 X1945 RW 7,2 Unused 未用 1 RREM_CMD6 宿端从虚级联组中删除第6个TU12命令，写‘1’有效 0 RADD_CMD6 宿端从虚级联组中增加第6个TU12命令，写‘1’有效 X1946 RW 7,2 Unused 未用 1 RREM_CMD7 宿端从虚级联组中删除第7个TU12命令，写‘1’有效 0 RADD_CMD7 宿端从虚级联组中增加第7个TU12命 X1947 RW 7,2 Unused 未用 1 RREM_CMD8 宿端从虚级联组中删令，写‘1’有效 除第8个TU12命令，写‘1’有效 0 RADD_CMD8 宿端从虚级联组中增加第8个TU12命令，写‘1’有效 X1948 RW 7,2 Unused 未用 1 RREM_CMD9 宿端从虚级联组中删除第9个TU12命令，写‘1’有效 0 RADD_CMD9 宿端从虚级联组中增加第9个TU12命令，写‘1’有效 X1949 RW 7,2 Unused 未用 1 RREM_CMD10 宿端从虚级联组中删除第10个TU12命令，写‘1’有效 0 RADD_CMD10 宿端从虚级联组中增加第10个TU12命令，写‘1’有效 X194A RW 7,2 Unused 未用 1 RREM_CMD11 宿端从虚级联组中删除第11个TU12命令，写‘1’有效 0 RADD_CMD11 宿端从虚级联组中增加第11个TU12命令，写‘1’有效 X194B RW 7,2 Unused 未用 1 RREM_CMD12 宿端从虚级联组中删除第12个TU12命令，写‘1’有效 0 RADD_CMD12 宿端从虚级联组中增加第12个TU12命令，写‘1’有效 X194C RW 7,2 Unused 未用 1 RREM_CMD13 宿端从虚级联组中删除第13个TU12命令，写‘1’清华大学电子工程系 Page 178 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 有效 0 RADD_CMD13 宿端从虚级联组中增加第13个TU12命令，写‘1’有效 X194D RW 7,2 Unused 未用 1 RREM_CMD14 宿端从虚级联组中删除第14个TU12命令，写‘1’有效 0 RADD_CMD14 宿端从虚级联组中增加第14个TU12命令，写‘1’有效 X194E RW 7,2 Unused 未用 1 RREM_CMD15 宿端从虚级联组中删除第15个TU12命令，写‘1’有效 0 RADD_CMD15 宿端从虚级联组中增加第15个TU12命令，写‘1’有效 X194F RW 7,2 Unused 未用 1 RREM_CMD16 宿端从虚级联组中删除第16个TU12命令，写‘1’有效 0 RADD_CMD16 宿端从虚级联组中增加第16个TU12命令，写‘1’有效 X1950 RW 7,2 Unused 未用 1 RREM_CMD17 宿端从虚级联组中删除第17个TU12命令，写‘1’有效 0 RADD_CMD17 宿端从虚级联组中增加第17 个TU12命令，写‘1’有效 X1951 RW 7,2 Unused 未用 1 RREM_CMD18 宿端从虚级联组中删除第18个TU12命令，写‘1’有效 0 RADD_CMD18 宿端从虚级联组中增加第18个TU12命令，写‘1’有效 X1952 RW 7,2 Unused 未用 1 RREM_CMD19 宿端从虚级联组中删除第19个TU12命令，写‘1’有效 0 RADD_CMD19 宿端从虚级联组中增加第19个TU12命令，写‘1’有效 X1953 RW 7,2 Unused 未用 1 RREM_CMD20 宿端从虚级联组中删除第20个TU12命令，写‘1’有效 0 RADD_CMD20 宿端从虚级联组中增加第20个TU12命令，写‘1’有效 X1954 RW 7,2 Unused 未用 1 RREM_CMD21 宿端从虚级联组中删除第21个TU12命令，写‘1’有效 0 RADD_CMD21 宿端从虚级联组中增加第21个TU12命令，写‘1’有效 清华大学电子工程系 Page 179 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X1955 RW 7,2 Unused 未用 1 RREM_CMD22 宿端从虚级联组中删除第22个TU12命令，写‘1’有效 0 RADD_CMD22 宿端从虚级联组中增加第22个TU12命令，写‘1’有效 2 Unused 未用 1 RREM_CMD23 宿端从虚级联组中删除第23个X1956 RW 7, TU12命令，写‘1’有效 0 RADD_CMD23 宿端从虚级联组中增加第23个TU12命令，写‘1’有效 X1957 RW 7,2 Unused 未用 1 RREM_CMD24 宿端从虚级联组中删除第24个TU12命令，写‘1’有效 0 RADD_CMD24 宿端从虚级联组中增加第24个TU12命令，写‘1’有效 X1958 RW 7,2 Unused 未用 1 RREM_CMD25 宿端从虚级联组 TU12命令，写‘1’有效 0 RADD_CMD25 宿端从虚级联组中增加第25中删除第25个 个TU12命令，写‘1’有效 X1959 RW 7,2 Unused 未用 1 RREM_CMD26 宿端从虚级联组中删除第26个TU12命令，写‘1’有效 0 RADD_CMD26 宿端从虚级联组中增加第26个TU12命令，写‘1’有效 X195A RW 7,2 Unused 未用 1 RREM_CMD27 宿端从虚级联组中删除第27个TU12命令，写‘1’有效 0 RADD_CMD27 宿端从虚级联组中增加第27个TU12命令，写‘1’有效 X195B RW 7,2 Unused 未用 1 RREM_CMD28 宿端从虚级联组中删除第28个TU12命令，写‘1’有效 0 RADD_CMD28 宿端从虚级联组中增加第28个TU12命令，写‘1’有效 X195C RW 7,2 Unused 未用 1 RREM_CMD29 宿端从虚级联组中删除第29个TU12命令，写‘1’有效 0 RADD_CMD29 宿端从虚级联组中增加第29个TU12命令，写‘1’有效 X195D RW 7,2 Unused 未用 1 RREM_CMD30 宿端从虚级联组中删除第30个TU12命令，写‘1’有效 清华大学电子工程系 Page 180 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0 RADD_CMD30 宿端从虚级联组中增加第30个TU12命令，写‘1’有效 X195E RW 7,2 Unused 未用 1 RREM_CMD31 宿端从虚级联组中删除第31个TU12命令，写‘1’有效 0 RADD_CMD31 宿端从虚级联组中增加第31个TU12命令，写‘1’有效 X195F RW 7,2 Unused 未用 1 RREM_CMD32 宿端从虚级联组中删除第32个TU12命令，写‘1’有效 0 RADD_CMD32 宿端从虚级联组中增加第32个TU12命令，写‘1’有效 X1960 RW 7,2 Unused 未用 1 RREM_CMD33 宿端从虚级联组中删除第33个TU12命令，写‘1’有效 0 RADD_CMD33 宿端从虚级联组中增加第33个TU12命令，写‘1’有效 X1961 RW 7,2 Unused 未用 1 RREM_CMD34 宿端从虚级联组中删除第34个TU12命令，写‘1’有效 0 RADD_CMD34 宿端从虚级联组中增加第34个TU12命令，写‘1’有效 X1962 RW 7,2 Unused 未用 1 RREM_CMD35 宿端从虚级联组 中删除第35个TU12命令，写‘1’有效 0 RADD_CMD35 宿端从虚级联组中增加第35个TU12命令，写‘1’有效 X1963 RW 7,2 Unused 未用 1 RREM_CMD36 宿端从虚级联组中删除第36个TU12命令，写‘1’有效 0 RADD_CMD36 宿端从虚级联组中增加第36个TU12命令，写‘1’有效 X1964 RW 7,2 Unused 未用 1 RREM_CMD37 源端从虚级联组中删除第37个TU12命令，写‘1’有效 0 RADD_CMD37 宿端从虚级联组中增加第37个TU12命令，写‘1’有效 X1965 RW 7,2 Unused 未用 1 RREM_CMD38 宿端从虚级联组中删除第38个TU12命令，写‘1’有效 0 RADD_CMD38 宿端从虚级联组中增加第38个TU12命令，写‘1’有效 X1966 RW 7,2 Unused 未用 清华大学电子工程系 Page 181 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1 RREM_CMD39 宿端从虚级联组中删除第39个TU12命令，写‘1’有效 0 RADD_CMD39 宿端从虚级联组中增加第39个TU12命令，写‘1’有效 X1967 RW 7,2 Unused 未用 1 RREM_CMD40 宿端从虚级联组中删除第40个TU12命令，写‘1’ 个TU12命令，写‘1’有效 X1968 有效 0 RADD_CMD40 宿端从虚级联组中增加第40 RW 7,2 Unused 未用 1 RREM_CMD41 宿端从虚级联组中删除第41个TU12命令，写‘1’有效 0 RADD_CMD41 宿端从虚级联组中增加第41个TU12命令，写‘1’有效 X1969 RW 7,2 Unused 未用 1 RREM_CMD42 宿端从虚级联组中删除第42个TU12命令，写‘1’有效 0 RADD_CMD42 宿端从虚级联组中增加第42个TU12命令， X196A RW 7,2 Unused 未用 1 RREM_CMD43 宿端从虚级联组中删除写‘1’有效 第43个TU12命令，写‘1’有效 0 RADD_CMD43 宿端从虚级联组中增加第43个TU12命令，写‘1’有效 X196B RW 7,2 Unused 未用 1 RREM_CMD44 宿端从虚级联组中删除第44个TU12命令，写‘1’有效 0 RADD_CMD44 宿端从虚级联组中增加第44个TU12命令，写‘1’有效 X196C RW 7,2 Unused 未用 1 RREM_CMD45 宿端从虚级联组中删除第45个TU12命令，写‘1’有效 0 RADD_CMD45 宿端从虚级联组中增加第45个TU12命令，写‘1’有效 X196D RW 7,2 Unused 未用 1 RREM_CMD46 宿端从虚级联组中删除第46个TU12命令，写‘1’有效 0 RADD_CMD46 宿端从虚级联组中增加第46个TU12命令，写‘1’有效 X196E RW 7,2 Unused 未用 1 RREM_CMD47 宿端从虚级联组中删除第47个TU12命令，写‘1’有效 0 RADD_CMD47 宿端从虚级联组中增加第47个TU12命令，写‘1’清华大学电子工程系 Page 182 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 有效 X196F RW 7,2 Unused 未用 1 RREM_CMD48 宿端从虚级联组中删除第48个TU12命令，写‘1’有效 0 RADD_CMD48 宿端从虚级联组中增加第48个TU12命令，写‘1’有效 X1970 RW 7,2 Unused 未用 1 RREM_CMD49 宿端从虚级联组中删除第49个TU12命令，写‘1’有效 0 RADD_CMD49 宿端从虚级联组中增加第49个TU12命令，写‘1’有效 X1971 RW 7,2 Unused 未用 1 RREM_CMD50 宿端从虚级联组中删除第50个TU12命令，写‘1’有效 0 RADD_CMD50 宿端从虚级联组中增加第50个TU12命令，写‘1’有效 X1972 RW 7,2 Unused 未用 1 RREM_CMD51 宿端从虚级联组中删除第51个TU12命令，写‘1’有效 0 RADD_CMD51 宿端从虚级联组中增加第51个TU12命令，写‘1’有效 X1973 RW 7,2 Unused 未用 1 RREM_CMD52 宿端从虚级联组中删除第52个TU12命令，写‘1’有效 0 RADD_CMD52 宿端从虚级联组中增 加第52个TU12命令，写‘1’有效 X1974 RW 7,2 Unused 未用 1 RREM_CMD53 宿端从虚级联组中删除第53个TU12命令，写‘1’有效 0 RADD_CMD53 宿端从虚级联组中增加第53个TU12命令，写‘1’有效 X1975 RW 7,2 Unused 未用 1 RREM_CMD54 宿端从虚级联组中删除第54个TU12命令，写‘1’有效 0 RADD_CMD54 宿端从虚级联组中增加第54个TU12命令，写‘1’有效 X1976 RW 7,2 Unused 未用 1 RREM_CMD55 宿端从虚级联组中删除第55个TU12命令，写‘1’有效 0 RADD_CMD55 宿端从虚级联组中增加第55个TU12命令，写‘1’有效 X1977 RW 7,2 Unused 未用 1 RREM_CMD56 宿端从虚级联组中删除第56个TU12命令，写‘1’清华大学电子工程系 Page 183 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 有效 0 RADD_CMD56 源端从虚级联组中增加第56个TU12命令，写‘1’有效 X1978 RW 7,2 Unused 未用 1 RREM_CMD57 宿端从虚级联组中删除第57个TU12命令，写‘1’有效 0 RADD_CMD57 宿端从虚级联组中增加第57个TU12命令，写‘1’有效 2 Unused 未用 1 RREM_CMD58 宿端从虚级联组中删除第58个X1979 RW 7, TU12命令，写‘1’有效 0 RADD_CMD58 宿端从虚级联组中增加第58个TU12命令，写‘1’有效 X197A RW 7,2 Unused 未用 1 RREM_CMD59 宿端从虚级联组中删除第59个TU12命令，写‘1’有效 0 RADD_CMD59 宿端从虚级联组中增加第59个TU12命令，写‘1’有效 X197B RW 7,2 Unused 未用 1 RREM_CMD60 宿端从虚级联组 TU12命令，写‘1’有效 0 RADD_CMD60 宿端从虚级联组中增加第60中删除第60个 个TU12命令，写‘1’有效 X197C RW 7,2 Unused 未用 1 RREM_CMD61 宿端从虚级联组中删除第61个TU12命令，写‘1’有效 0 RADD_CMD61 宿端从虚级联组中增加第61个TU12命令，写‘1’有效 X197D RW 7,2 Unused 未用 1 RREM_CMD62 宿端从虚级联组中删除第62个TU12命令，写‘1’有效 0 RADD_CMD62 宿端从虚级联组中增加第62个TU12命令，写‘1’有效 X197E RW 7,2 Unused 未用 1 RREM_CMD63 宿端从虚级联组中删除第63个TU12命令，写‘1’有效 0 RADD_CMD63 宿端从虚级联组中增加第63个TU12命令，写‘1’有效 X107F RW 7,1 Unused 未用 0 CMD_CANCLE1 第一组虚级联当前命令操作取消，写‘1’有效，本操作对当前所有命令有效 X1080 RW 7,1 Unused 未用 0 CMD_CANCLE2 第二组虚级联当前命令操作取消，写‘1’有效，清华大学电子工程系 Page 184 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 本操作对当前所有命令有效 X1081 RW 7,1 Unused 未用 0 CMD_CANCLE3 第三组虚级联当前命令操作取消，写‘1’有效，本操作对当前所有命令有效 X1082 RW 7,1 Unused 未用 0 CMD_CANCLE4 第四组虚级联当前命令操作取消，写‘1’有效，本操作对当前所有命令有效 X1108 RW 7,4 Unused 未用 3 TREM_SUCI 源端减成功中断指示，高电平有效: 如果任何一个支路成员减成功，则产生本中断指示2 TREM_SUCIE 源端减成功中断指示输出允许: 1:允许该中断输出 0:不允许该中断输出 1 TADD_SUCI 源端加成功中断指示，高电平有效: 如果任何一个支路成员加成功，则产生本中断指示0 TADD_SUCIE 源端加成功中断指示输出允许: 1:允许该中断输出 0:不允许该中断输出 X1109 RC 7 TADD_SUCI7 源端第8个支路加成功中断指示，高电平有效 6 TADD_SUCI6 源端第7个支路加成功中断指示，高电平有效 5 TADD_SUCI5 源端第6个支路加成功中断指示，高电平有效 4 TADD_SUCI4 源端第5个支路加成功中断指示，高电平有效 3 TADD_SUCI3 源端第4个支路加成功中断指示，高电平有效 2 TADD_SUCI2 源端第3个支路加成功中断指示，高电平有效 1 TADD_SUCI1 源端第2个支路加成功中断指示，高电平有效 0 TADD_SUCI0 源端第1个支路加成功中断指示，高电平有效 X110A RC 7 TADD_SUCI15 源端第16个支路加成功中断指示，高电平有效 6 TADD_SUCI14 源端第15个支路加成功中断指示，高电平有效 5 TADD_SUCI13 源端第14个支路加成功中断指示，高电平有效 4 TADD_SUCI12 源端第13个支路加成功中断指示，高电平有效 3 TADD_SUCI11 源端第12个支路加成功中断指示，高电平有效 2 TADD_SUCI10 源端第11个支路加成功中断指示，高电平有效 1 TADD_SUCI9 源端第10个支路加成功中断指示，高电平有效 0 TADD_SUCI8 源端第9个支路加成功中断指示，高电平有效 X110B RC 7 TADD_SUCI23 源端第24个支路加成功中断指示，高电平有效 6 TADD_SUCI22 源端第23个支路加成功中断指示，高电平有效 5 TADD_SUCI21 源端第22个支路加成功中断指示，高电平有效 4 TADD_SUCI20 源 DD_SUCI19 源端第20个支路加成端第21个支路加成功中断指示，高电平有效 3 TA 功中断指示，高电平有效 2 TADD_SUCI18 源端第19个支路加成功中断指示，高电平有效 1 TADD_SUCI17 源端第18个支路加成功中断指示，高电平有效 0 TADD_SUCI16 源端第17个支路加成功中断指示，高电平有效 X110C RC 7 TADD_SUCI31 源端第32个支路加成功中断指示，高电平有效 清华大学电子工程系 Page 185 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 6 TADD_SUCI30 源端第31个支路加成功中断指示，高电平有效 5 TADD_SUCI29 源端第30个支路加成功中断指示，高电平有效 4 TADD_SUCI28 源端第29个支路加成功中断指示，高电平有效 3 TADD_SUCI27 源端第28个支路加成功中断指示，高电平有效 2 TADD_SUCI26 源端第27个支路加成功中断指示，高电平有效 1 TADD_SUCI25 源端第26个支路加成功中断指示，高电平有效 0 TADD_SUCI24 源端第25个支路加成功中断指示，高电平有效 X100D RC 7 TADD_SUCI39 源端第40个支路加成功中断指示，高电平有效 6 TADD_SUCI38 源端第29个支路加成功中断指示，高电平有效 5 TADD_SUCI37 源端第38个支路加成功中断指示，高电平有效 4 TADD_SUCI36 源端第37个支路加成功中断指示，高电平有效 3 TADD_SUCI35 源端第36个支路加成功中断指示，高电平有效 2 TADD_SUCI34 源端第35个支路加成功中断指示，高电平有效 1 TADD_SUCI33 源端第34个支路加成功中断指示，高电平有效 0 TADD_SUCI32 源端第33个支路加成功中断指示，高电平有效 X110E RC 7 TADD_SUCI47 源端第48个支路加成功中断指示，高电平有效 6 TADD_SUCI46 源端第47个支路加成功中断指示，高电平有效 5 TADD_SUCI45 源端第46个支路加成功中断指示，高电平有效 4 TADD_SUCI44 源端第45个支路加成功中断指示，高电平有效 3 TADD_SUCI43 源端第44个支路加成功中断指示，高电平有效 2 TADD_SUCI42 源端第43个支路加成功中断指示，高电平有效 1 TADD_SUCI41 源端第42个支路加成功中断指示，高电平有效 0 TADD_SUCI40 源端第41个支路加成功中断指示，高电平有效 X110F RC 7 TADD_SUCI55 源端第56个支路加成功中断指示，高电平有效 6 TADD_SUCI54 源端第55个支路加成功中断指示，高电平有效 5 TADD_SUCI53 源端第54个支路加成功中断指示，高电平有效 4 TADD_SUCI52 源端第53个支路加成功中断指示，高电平有效 3 TADD_SUCI51 源端第52个支路加成功中断指示，高电平有效 2 TADD_SUCI50 源端第51个支路加成功中断指示，高电平有效 1 TADD_SUCI49 源端第50个支路加成功中断指示，高电平有效 0 TADD_SUCI48 源端第49个支路加成功中断指示，高电平有效 X1110 RC 7 Unused 未用 6 TADD_SUCI62 源端第63个支路加成功中断指示，高电平有效 5 TADD_SUCI61 源端第62个支路加成功中断指示，高电平有效 4 TADD_SUCI60 源端第61个支路加成功中断指示，高电平有效 3 TADD_SUCI59 源端第60个支路加成功中断指示，高电平有效 2 TADD_SUCI58 源端第59个支路加成功中断指示，高电平有效 1 TADD_SUCI57 源端第58个支路加成功中断指示，高电平有效 0 TADD_SUCI56 源端第57个支路加成功中断指示，高电平有效 X1139 RW 7,2 Unused 未用 1 TIMEO_I 命令超时中断指示，高电平有效 0 TIMEO_IE 命令超时中断指示输出允许: 1:允许该中断输出 清华大学电子工程系 Page 186 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 :不允许该中断输出 X1111 RC 7 TREM_SUCI7 源端第8个支路减成功中断指示，0 高电平有效 6 TREM_SUCI6 源端第7个支路减成功中断指示，高电平有效 5 TREM_SUCI5 源端第6个支路减成功中断指示，高电平有效 4 TREM_SUCI4 源端第5个支路减成功中断指示，高电平有效 3 TREM_SUCI3 源端第4个支路减成功中断指示，高电平有效 2 TREM_SUCI2 源端第3个支路减成功中断指示，高电平有效 个支路减成功中断指示，高电平有效 0 TREM_SUCI0 源1 TREM_SUCI1 源端第2 端第1个支路减成功中断指示，高电平有效 X1112 RC 7 TREM_SUCI15 源端第16个支路减成功中断指示，高电平有效 6 TREM_SUCI14 源端第15个支路减成功中断指示，高电平有效 5 TREM_SUCI13 源端第14个支路减成功中断指示，高电平有效 4 TREM_SUCI12 源端第13个支路减成功中断指示，高电平有效 3 TREM_SUCI11 源端第12个支路减成功中断指示，高电平有效 2 TREM_SUCI10 源端第11个支路减成功中断指示，高电平有效 1 TREM_SUCI9 源端第10个支路减成功中断指示，高电平有效 0 TREM_SUCI8 源端第9个支路减成功中断指示，高电平有效 X1113 RC 7 TREM_SUCI23 源端第24个支路减成功中断指示，高电平有效 6 TREM_SUCI22 源端第23个支路减成功中断指示，高电平有效 5 TREM_SUCI21 源端第22个支路减成功中断指示，高电平有效 4 TREM_SUCI20 源端第21个支路减成功中断指示，高电平有效 3 TREM_SUCI19 源端第20个支路减成功中断指示，高电平有效 2 TREM_SUCI18 源端第19个支路减成功中断指示，高电平有效 1 TREM_SUCI17 源端第18个支路减成功中断指示，高电平有效 0 TREM_SUCI16 源端第17个支路减成功中断指示，高电平有效 X1114 RC 7 TREM_SUCI31 源端第32个支路减成功中断指示，高电平有效 6 TREM_SUCI30 源端第31个支路减成功中断指示，高电平有效 5 TREM_SUCI29 源端第30个支路减成功中断指示，高电平有效 4 TREM_SUCI28 源端第29个支路减成功中断指示，高电平有效 3 TREM_SUCI27 源端第28个支路减成功中断指示，高电平有效 2 TREM_SUCI26 源端第27个支路减成功中断指示，高电平有效 1 TREM_SUCI25 源端第26个支路减成功中断指示，高电平有效 0 TREM_SUCI24 源端第25个支路减成功中断指示，高电平有效 X1115 RC 7 TREM_SUCI39 源端第40个支路减成功中断指示，高电平有效 6 TREM_SUCI38 源端第29个支路减成功中断指示，高电平有效 5 TREM_SUCI37 源端第38个支路减成 功中断指示，高电平有效 4 TREM_SUCI36 源端第37个支路减成功中断指示，高电平有效 3 TREM_SUCI35 源端第36个支路减成功中断指示，高电平有效 2 TREM_SUCI34 源端第35个支路减成功中断指示，高电平有效 1 TREM_SUCI33 源端第34个支路减成功中断指示，高电平有效 0 TREM_SUCI32 源端第33个支路减成功中断指示，高电平有效 X1116 RC 7 TREM_SUCI47 源端第48个支路减成功中断指示，高电平有效 6 TREM_SUCI46 源端第47个支路减成功中断指示，高电平有效 清华大学电子工程系 Page 187 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 5 TREM_SUCI45 源端第46个支路减成功中断指示，高电平有效 4 TREM_SUCI44 源端第45个支路减成功中断指示，高电平有效 3 TREM_SUCI43 源端第44个支路减成功中断指示，高电平有效 2 TREM_SUCI42 源端第43个支路减成功中断指示，高电平有效 1 TREM_SUCI41 源端第42个支路减成功中断指示，高电平有效 0 TREM_SUCI40 源端第41个支路减成功中断指示，高电平有效 X1117 RC 7 个支路减成功中断指示，高电平有效 6 TREM_SUCI54 源TREM_SUCI55 源端第56 端第55个支路减成功中断指示，高电平有效 5 TREM_SUCI53 源端第54个支路减成功中断指示，高电平有效 4 TREM_SUCI52 源端第53个支路减成功中断指示，高电平有效 3 TREM_SUCI51 源端第52个支路减成功中断指示，高电平有效 2 TREM_SUCI50 源端第51个支路减成功中断指示，高电平有效 1 TREM_SUCI49 源 UCI48 源端第49个支路减成端第50个支路减成功中断指示，高电平有效 0 TREM_S 功中断指示，高电平有效 X1118 RC 7 Unused 未用 6 TREM_SUCI62 源端第63个支路减成功中断指示，高电平有效 5 TREM_SUCI61 源端第62个支路减成功中断指示，高电平有效 4 TREM_SUCI60 源端第61个支路减成功中断指示，高电平有效 3 TREM_SUCI59 源端第60个支路减成功中断指示，高电平有效 2 TREM_SUCI58 源端第59个支路减成功中断指示，高电平有效 1 TREM_SUCI57 源端第58个支路减成功中断指示，高电平有效 0 TREM_SUCI56 源端第57个支路减成功中断指示，高电平有效 X1800 RW 7,2 Unused 未用 1 RADD_REQI 宿端接收到支路加请求中断，高电平有效: 如果任何一个成员出现加请求，则产生本中断指示0 RADD_REQIE 宿端接收到支路加请求中断输出允许: 1:允许该中断输出 0:不允许该中断输出 X1804 RW 7,2 Unused 未用 1 RREM_REQI 宿端接收到支路减请求中断，高电平有效: 如果任何一个成员出现减请求，则产生本中断指示0 RREM_REQIE 宿端接收到支路减请求中断输出允许: 1:允许该中断输出 0:不允许该中断输出 X1840 RC 7 RADD_REQI7 宿端第8个支路加请求中断指示，高电平有效 6 RADD_REQI6 宿端第7个支路加请求中断指示，高电平有效 5 RADD_REQI5 宿端第6个支路加请求中断指示，高电平有效 4 RADD_REQI4 宿端第5个支路加请求中断指示，高电平有效 3 RADD_REQI3 宿端第4个支路加请求中断指示，高电平有效 2 RADD_REQI2 宿端第3个支路加请求中断指示，高电平有效 1 RADD_REQI1 宿端第2个支路加请求中断指示，高电平有效 0 RADD_REQI0 宿端第1个支路加请求中断指示，高电平有效 X1841 RC 7 RADD_REQI15 宿端第16个支路加请求中断指示，高电平有效 清华大学电子工程系 Page 188 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 6 RADD_REQI14 宿端第15个支路加请求中断指示，高电平有效 5 RADD_REQI13 宿端第14个支路加请求中断指示，高电平有效 4 RADD_REQI12 宿端第13个支路加请求中断指示，高电平有效 3 RADD_REQI11 宿端第12个支路加请求中断指示，高电平有效 2 RADD_REQI10 宿端第11个支路加请求中断指示，高电平有效 1 RADD_REQI9 宿端第10个支路加请求中断指示，高电平有效 0 RADD_REQI8 宿端第9个支路加请求中断指示，高电平有效 X1842 RC 7 RADD_REQI23 宿端第24个支路加请求中断指示，高电平有效 6 RADD_REQI22 宿端第23个支路加请求中断指示，高电平有效 5 RADD_REQI21 宿端第22个支路加请求中断指示，高电平有效 4 RADD_REQI20 宿端第21个支路加请求中断指示，高电平有效 3 RADD_REQI19 宿端第20个支路加请求中断指示，高电平有效 2 RADD_REQI18 宿端第19个支路加请求中断指示，高电平有效 1 RADD_REQI17 宿端第18个支路加请求中断指示，高电平有效 0 RADD_REQI16 宿端第17个支路加请求中断指示，高电平有效 X1843 RC 7 RADD_REQI31 宿端第32个支路加请求中断指示，高电平有效 6 RADD_REQI30 宿端第31个支路加请求中断指示，高电平有效 5 RADD_REQI29 _REQI28 宿端第29个支路加宿端第30个支路加请求中断指示，高电平有效 4 RADD 请求中断指示，高电平有效 3 RADD_REQI27 宿端第28个支路加请求中断指示，高电平有效 2 RADD_REQI26 宿端第27个支路加请求中断指示，高电平有效 1 RADD_REQI25 宿端第26个支路加请求中断指示，高电平有效 0 RADD_REQI24 宿端第25个支路加请求中断指示，高电平有效 X1844 RC 7 RADD_REQI39 宿端第 个支路加请求中40个支路加请求中断指示，高电平有效 6 RADD_REQI38 宿端第29 断指示，高电平有效 5 RADD_REQI37 宿端第38个支路加请求中断指示，高电平有效 4 RADD_REQI36 宿端第37个支路加请求中断指示，高电平有效 3 RADD_REQI35 宿端第36个支路加请求中断指示，高电平有效 2 RADD_REQI34 宿端第35个支路加请求中断指示，高电平有效 1 RADD_REQI33 宿端第34个支路加请求中断指示，高电平有效 0 RADD_REQI32 宿端第33个支路加请求中断指示，高电平有效 X1845 RC 7 RADD_REQI47 宿端第48个支路加请求中断指示，高电平有效 6 RADD_REQI46 宿端第47个支路加请求中断指示，高电平有效 5 RADD_REQI45 宿端第46个支路加请求中断指示，高电平有效 4 RADD_REQI44 宿端第45个支路加请求中断指示，高电平有效 3 RADD_REQI43 宿端第44个支路加请求中断指示，高电平有效 2 RADD_REQI42 宿端第43个支路加请求中断指示，高电平有效 1 RADD_REQI41 宿端第42个支路加请求中断指示，高电平有效 0 RADD_REQI40 宿端第41个支路加请求中断指示，高电平有效 X1846 RC 7 RADD_REQI55 宿端第56个支路加请求中断指示，高电平有效 6 RADD_REQI54 宿端第55个支路加请求中断指示，高电平有效 5 RADD_REQI53 宿端第54个支路加请求中断指示，高电平有效 4 RADD_REQI52 宿端第53个支路加请求中断指示，高电平有效 清华大学电子工程系 Page 189 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 3 RADD_REQI51 宿端第52个支路加请求中断指示，高电平有效 2 RADD_REQI50 宿端第51个支路加请求中断指示，高电平有效 1 RADD_REQI49 宿端第50个支路加请求中断指示，高电平有效 0 RADD_REQI48 宿端第49个支路加请求中断指示，高电平有效 X1847 RC 7 Unused 未用 6 RADD_REQI62 宿端第63个支路加请求中断指示，高电平有效 5 RADD_REQI61 宿端第62个支路加请求中断指示，高电平有效 4 RADD_REQI60 宿端第61个支路加请求中断指示，高电平有效 3 RADD_REQI59 宿端第60个支路加请求中断指示，高电平有效 2 RADD_REQI58 宿端第59个支路加请求中断指示，高电平有效 1 RADD_REQI57 宿端第58个支路加请求中断指示，高电平有效 0 RADD_REQI56 宿端第57个支路加请求中断指示，高电平有效 X1850 RC 7 RREM_REQI7 宿端第8个支路减请求中断指示，高电平有效 6 RREM_REQI6 宿端第7个支路减请求中断指示，高电平有效 5 RREM_REQI5 宿端第6个支路减请求中断指示，高电平有效 4 RREM_REQI4 宿端第5个支路减请求中断指示，高电平有效 3 RREM_REQI3 宿端第4个支路减请求中断指示，高电平有效 2 RREM_REQI2 宿端第3个支路减请求中断指示，高电平有效 1 RREM_REQI1 宿端第2个支路减请求中断指示，高电平有效 0 RREM_REQI0 宿端第1个支路减请求中断指示，高电平有效 X1861 RC 7 RREM_REQI15 宿端第16个支路减请求中断指示，高电平有效 6 RREM_REQI14 宿端第15个支路减请求中断指示，高电平有效 5 RREM_REQI13 宿端第14个支路减请求中断指示，高电平有效 4 RREM_REQI12 EM_REQI11 宿端第12个支路减宿端第13个支路减请求中断指示，高电平有效 3 RR 请求中断指示，高电平有效 2 RREM_REQI10 宿端第11个支路减请求中断指示，高电平有效 1 RREM_REQI9 宿端第10个支路减请求中断指示，高电平有效 0 RREM_REQI8 宿端第9个支路减请求中断指示，高电平有效 X1862 RC 7 RREM_REQI23 宿端第24个支路减请求中断指示，高电平有效 6 RREM_REQI22 EM_REQI21 宿端第22个支路减宿端第23个支路减请求中断指示，高电平有效 5 RR 请求中断指示，高电平有效 4 RREM_REQI20 宿端第21个支路减请求中断指示，高电平有效 3 RREM_REQI19 宿端第20个支路减请求中断指示，高电平有效 2 RREM_REQI18 宿端第19个支路减请求中断指示，高电平有效 1 RREM_REQI17 宿端第18个支路减请求中断指示，高电平有效 0 RREM_REQI16 宿端第17个支路减请求中断指示，高电平有效 X1863 RC 7 RREM_REQI31 宿端第32个支路减请求中断指示，高电平有效 6 RREM_REQI30 宿端第31个支路减请求中断指示，高电平有效 5 RREM_REQI29 宿端第30个支路减请求中断指示，高电平有效 4 RREM_REQI28 宿端第29个支路减请求中断指示，高电平有效 3 RREM_REQI27 宿端第28个支路减请求中断指示，高电平有效 2 RREM_REQI26 宿端第27个支路减请求中断指示，高电平有效 1 RREM_REQI25 宿端第26个支路减请求中断指示，高电平有效 清华大学电子工程系 Page 190 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 0 RREM_REQI24 宿端第25个支路减请求中断指示，高电平有效 X1864 RC 7 RREM_REQI39 宿端第40个支路减请求中断指示，高电平有效 6 RREM_REQI38 宿端第29个支路减请求中断指示，高电平有效 5 RREM_REQI37 宿端第38个支路减请求中断指示，高电平有效 4 RREM_REQI36 宿端第37个支路减请求中断指示，高电平有效 3 RREM_REQI35 宿端第36个支路减请求中断指示，高电平有效 2 RREM_REQI34 宿端第35个支路减请求中断指示，高电平有效 1 RREM_REQI33 宿端第34个支路减请求中断指示，高电平有效 0 RREM_REQI32 宿端第33个支路减请求中断指示，高电平有效 X1865 RC 7 RREM_REQI47 宿端第48个支路减请求中断指示，高电平有效 6 RREM_REQI46 宿端第47个支路减请求中断指示，高电平有效 5 RREM_REQI45 宿端第46个支路减请求中断指示，高电平有效 4 RREM_REQI44 宿端第45个支路减请求中断指示，高电平有效 3 RREM_REQI43 宿端第44个支路减请求中断指示，高电平有效 2 RREM_REQI42 宿端第43个支路减请求中断指示，高电平有效 1 RREM_REQI41 宿端第42个支路减请求中断指示，高电平有效 0 RREM_REQI40 宿端第41个支路减请求中断指示，高电平有效 X1866 RC 7 RREM_REQI55 宿端第56个支路减请求中断指示，高电平有效 6 RREM_REQI54 宿端第55个支路减请求中断指示，高电平有效 5 RREM_REQI53 宿端第54个支路减请求中断指示，高电平有效 4 RREM_REQI52 宿端第53个支路减请求中断指示，高电平有效 3 RREM_REQI51 宿端第52个支路减请求中断指示，高电平有效 2 RREM_REQI50 宿端第51个支路减请求中断指示，高电平有效 1 RREM_REQI49 宿端第50个支路减请求中断指示，高电平有效 0 RREM_REQI48 宿端第49个支路减请求中断指示，高电平有效 X1867 RC 7 Unused 未用 6 RREM_REQI62 宿端第63个支路减请求中断指示，高电平有效 5 RREM_REQI61 宿端第62个支路减请求中断指示，高电平有效 4 RREM_REQI60 宿端第61个支路减 60个支路减请求中断指示，高请求中断指示，高电平有效 3 RREM_REQI59 宿端第 电平有效 2 RREM_REQI58 宿端第59个支路减请求中断指示，高电平有效 1 RREM_REQI57 宿端第58个支路减请求中断指示，高电平有效 0 RREM_REQI56 宿端第57个支路减请求中断指示，高电平有效 X0800 RW 7 Unused 未用 6,1 TNUM_TU121 第一组虚级联源端端TU12路数设置，有效值为0,48，该设置在非 0 LCAS_DISABLE1第一组虚级联LCAS模式下有效，且源端荷宿端设置应为一致 LCAS模式设置: 1:芯片工作在非LCAS模式下 0:芯片工作在LCAS模式下 X0801 RW 7 Unused 未用 6,1 TNUM_TU122 第二组虚级联源端端TU12路数设置，有效值为0,48，该设置在非LCAS模式下有效，且源端荷宿清华大学电子工程系 Page 191 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 端设置应为一致 0 LCAS_DISABLE2第二组虚级联LCAS模式设置: 1:芯片工作在非LCAS模式下 0:芯片工作在LCAS模式下 X0802 RW 7 Unused 未用 6,1 TNUM_TU123 第三组虚级联源端端TU12路数设置，有效值为0,48，该设置在非LCAS模式下有效，且源端荷宿端设置应为一致 0 LCAS_DISABLE3第三组虚级联LCAS模式设置: 1:芯片工作在非LCAS模式下 0:芯片工作在LCAS模式下 X0803 RW 7 Unused 未用 6,1 TNUM_TU124 第四组虚级联源端端TU12路数设置，有效值为0,48，该设置在非LCAS模式下有效，且源端荷宿端设置应为一致 0 LCAS_DISABLE4第四组虚级联LCAS模式设置: 1:芯片工作在非LCAS模式下 0:芯片工作在LCAS模式下 X0900 RW 7,6 Unused 未用 5,0 RNUM_TU121 第一组虚级联宿端TU12路数设置，有效值为0,48，该设置在非LCAS模式下有效，且源端荷宿端设置应为一致 X0901 RW 7,6 Unused 未用 5,0 RNUM_TU122 第二组虚级联宿端TU12路数设置，有效值为0,48，该设置在非LCAS模式下有效，且源端荷宿端设置应为一致 X0902 RW 7,6 Unused 未用 5,0 RNUM_TU123 第三组虚级联宿端TU12路数设置，有效值为0,48，该设置在非LCAS模式下有效，且源端荷宿端设置应为一致 X0903 RW 7,6 Unused 未用 5,0 RNUM_TU124 第四组虚级联宿端TU12路数设置，有效值为0,48，该设置在非LCAS模式下有效，且源端荷宿端设置应为一致 X0904 R 7 SO_MST8 源端第8,1路TU12的MST状态 6 SO_MST7 5 SO_MST6 4 SO_MST5 3 SO_MST4 2 SO_MST3 1 SO_MST2 0 SO_MST1 X0905 R 7 SO_MST16 源端第16,9路TU12的MST状态 清华大学电子工程系 Page 192 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 6 SO_MST15 5 SO_MST14 4 SO_MST13 3 SO_MST12 2 SO_MST11 1 SO_MST10 0 SO_MST9 X0906 R 7 SO_MST24 源端第24,17路TU12的MST状态 6 SO_MST23 5 SO_MST22 4 SO_MST21 3 SO_MST20 2 SO_MST19 1 SO_MST18 0 SO_MST17 X0907 R 7 SO_MST32 源端第32,25路TU12的MST状态 6 SO_MST31 5 SO_MST30 4 SO_MST29 3 SO_MST28 2 SO_MST27 1 SO_MST26 0 SO_MST25 X0908 R 7 SO_MST40 源端第40,33路TU12的MST状态 6 SO_MST39 5 SO_MST38 4 SO_MST37 3 SO_MST36 2 SO_MST35 1 SO_MST34 0 SO_MST33 X0909 R 7 SO_MST48 源端第48,41路TU12的MST状态 6 SO_MST47 5 SO_MST46 4 SO_MST45 3 SO_MST44 2 SO_MST43 1 SO_MST42 0 SO_MST41 X090A R 7 SO_MST56 源端第56,49路TU12的MST状态 6 SO_MST55 5 SO_MST54 4 SO_MST53 清华大学电子工程系 Page 193 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 3 SO_MST52 2 SO_MST51 1 SO_MST50 0 SO_MST49 X090B R 7 Unused 未用 6 SO_MST63 源端第63,57路TU12的MST状态 5 SO_MST62 4 SO_MST61 3 SO_MST60 2 SO_MST59 1 SO_MST58 0 SO_MST57 X090C RW 7,5 Unused 未用 4,0 STOP_POD 停止周期设置，该设置用于设置系统网管发出取消当前命令操作 后应等待本设置制定时间后芯片才接受新的网管命令，本设置以16ms即一个虚级联 复帧长为周期 X090D RW 7,4 Unused 未用 3,0 RS_ACK_TEST 测试用寄存器， 正常工作模式下应设为全‘0’ X0910 RW 7,0 TEXT_SL1 源端第一组虚级联发送扩 展信号标记设置 X0911 RW 7,0 TEXT_SL2 源端第二组虚级联发送扩展信号标记 设置 X0912 RW 7,0 TEXT_SL3 源端第三组虚级联发送扩展信号标记设置 X0913 RW 7,0 TEXT_SL4 源端第四组虚级联发送扩展信号标记设置 X0914 R 7 0 ,0 REXT_SL1 宿端第一组虚级联接收扩展信号标记设置 X0915 R 7, REXT_SL2 宿端第二组虚级联接收扩展信号标记设置 X0916 R 7,0 REXT_SL3 宿端第三组虚级联接收扩展信号标记设置 X0917 R 7,0 REXT_SL4 宿端第四组虚 级联接收扩展信号标记设置 X0804 RW 7,6 Unused 未用 5 DNU_CTRL DNU控 制模式: 1:宿端从DNU到其他状态的跳转触发RS_ACL翻转0:宿端从DNU到其 4,1 DATA_SRC 测试寄存器，正常工作情况下他状态的跳转不触发RS_ACL翻转 应设为全‘0’ 0 LOOP_MOD X0805 RW 7 RSLOT_TSF1 第一组虚级联宿端选择接收 MST的成员出现TSF告警指示 6 Unused 未用 5,0 RSLOT_SEL1 第一组虚级联宿 端选择接收MST的成员的TU12序号设置 X0806 RW 7 RSLOT_TSF2 第二组虚级联 宿端选择接收MST的成员出现TSF告警指示 6 Unused 未用 5,0 RSLOT_SEL2 第 二组虚级联宿端选择接收MST的成员的TU12序清华大学电子工程系 Page 194 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 号设置 X0807 RW 7 RSLOT_TSF3 第三组虚级联宿端选择接收MST的成员出现 TSF告警指示 6 Unused 未用 5,0 RSLOT_SEL3 第三组虚级联宿端选择接收MST 的成员的TU12序号设置 X0808 RW 7 RSLOT_TSF4 第四组虚级联宿端选择接收 MST的成员出现TSF告警指示 6 Unused 未用 5,0 RSLOT_SEL4 第四组虚级联宿 端选择接收MST的成员的TU12序号设置 X0809 RW 7,0 TEST_REG 测试寄存器 X080A RW 7,0 TEST_REG 测试寄存器 X080B RW 7,0 TEST_REG 测试寄存器 X080C RW 7,0 TEST_REG 测试寄存器 X080D RW 7,0 TEST_REG 测试寄存器 X080E RW 7,0 TEST_REG 测试寄存器 X080F RW 7,0 TEST_REG 测试寄存器 X0810 RW 7,0 TEST_REG 测试寄存器 X0811 R 7,6 Unused 未用 5,0 TEOS_TU121 第一组虚级联源端EOS的TU12支路序号 X0812 R 7,6 Unused 未用 5,0 TEOS_TU122 第二组虚级联源端EOS的TU12支路序号 X0813 R 7,6 Unused 未用 5,0 TEOS_TU123 第三组虚级联源端EOS的TU12支路序号 X0814 R 7,6 Unused 未用 5,0 TEOS_TU124 第四组虚级联源端EOS的TU12支路序号 X0815 R 7,0 TEST_REG 测试寄存器 X0816 R 7,0 TEST_REG 测试寄存器 X0817 R 7,0 TEST_REG 测试寄存器 X0818 R 7,0 TEST_REG 测试寄存器 X0839 RW 7 PER_NOLCASIE1第一组虚级联对端非LCAS模式中断输出允许: 1:允许中断输出 0:不允许中断输出 6 GID_ERRORIE1 第一组虚级联GID错误中断输出允许: 1:允许中断输出 0:不允许中断输出 5 CRC_ERRORIE1 第一组虚级联CRC校验错误中断输出允许: 1:允许中断输出 0:不允许中断输出 4 MFAS_ERRORIE1第一组 :允许中断输出 0:不允许中断输出 清华大虚级联复诊同步丢失中断输出允许: 1 学电子工程系 Page 195 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 3 FA_ERRORIE1 第一组虚级联复帧帧号错误中断输出允许: 1:允许中断输出 0:不允许中断输出 2 DELAY_ERIE1 第一组虚级联延时差超过处理门限中断输出允许:1:允许中断输出 0:不允许中断输出 1 FUL_TORAMIE1 第一组虚级联写入SDRAM的数据缓存器溢出中断输出允许: 1:允许中断输出 0:不允许中断输出 0 FUL_FRMRAMIE1第一组虚级联从SDRAM读入的数据缓存器溢出中断输出允许: 1:允许中断输出 0:不允许中断输出 X083A RW 7 PER_NOLCASIE2第二组虚级联对端非LCAS模式中断输出允许: 1:允许中断输出 0:不允许中断输出 6 GID_ERRORIE2 第二组虚级联GID错误中断输出允许: 1:允许中断输出 0:不允许中断输出 5 CRC_ERRORIE2 第二组虚级联CRC校验错误中断输出允许: 1:允许中断输出 0:不允许中断输出 4 MFAS_ERRORIE2第二组虚级联复诊同步丢失中断输出允许: 1:允许中断输出 0:不允许中断输出 3 FA_ERRORIE2 第二组虚级联复帧帧号错误中断输出允许: 1:允许中断输出 0:不允许中断输出 2 DELAY_ERIE2 第二组虚级联延时差超过处理门限中断输出允许:1:允许中断输出 0:不允许中断输出 1 FUL_TORAMIE2 第二组虚级联写入SDRAM的数据缓存器溢出中断输出允许: 1:允许中断输出 0:不允许中断输出 0 FUL_FRMRAMIE2第二组虚级联从SDRAM读入的数据缓存器溢出中断输出允许: 1:允许中断输出 0:不允许中断输出 X083B RW 7 PER_NOLCASIE3第三组虚级联对端非LCAS模式中断输出允许: 1:允许中断输出 0:不允许中断输出 6 GID_ERRORIE3 第三组虚级联GID错误中断输出允许: 清华大学电子工程系 Page 196 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 1:允许中断输出 0:不允许中断输出 5 CRC_ERRORIE3 第三组虚级联CRC校验错误中断输出允许: 1:允许中断输出 0:不允许中断输出 4 MFAS_ERRORIE3第三组虚级联复诊同步丢失中断输出允许: 1:允许中断输出 0:不允许中断输出 3 FA_ERRORIE3 第三组虚级联复帧帧号错误中断输出允许: 1:允许中断输出 0:不允许中断输出 2 DELAY_ERIE3 第三组虚级联延时差超过处理门限中断输出允 许:1:允许中断输出 0:不允许中断输出 1 FUL_TORAMIE3 第三组虚级联写入SDRAM的数据缓存器溢出中断输出允许: 1:允许中断输出 0:不允许中断输出 0 FUL_FRMRAMIE3第三组虚级联从SDRAM读入的数据缓存器溢出中断输出允许: 1:允许中断输出 0:不允许中断输出 X083C RW 7 PER_NOLCASIE4第四组虚级联对端非LCAS模式中断输出允许: 1:允许中断输出 0:不允许中断输出 6 GID_ERRORIE4 第四组虚级联GID错误中断输出允许: 1:允许中断输出 0:不允许中断输出 5 CRC_ERRORIE4 第四组虚级联CRC校验错误中断输出允许: 1:允许中断输出 0:不允许中断输出 4 MFAS_ERRORIE4第四组虚级联复诊同步丢失中断输出允许: 1:允许中断输出 0:不允许中断输出 3 FA_ERRORIE4 第四组虚级联复帧帧号错误中断输出允许: 1:允许中断输出 0:不允许中断输出 2 DELAY_ERIE4 第四组虚级联延时差超过处理门限中断输出允许:1:允许中断输出 0:不允许中断输出 1 FUL_TORAMIE4 第四组虚级联写入SDRAM的数据缓存器溢出中断输出允许: 1:允许中断输出 0:不允许中断输出 清华大学电子工程系 www.3722.cn中国最大的资料库下载MSTP芯片说明书 0 Page 197 of 207 来自 FUL_FRMRAMIE4第四组虚级联从SDRAM读入的数据缓存器溢出中断输出允许: 1:允许中断输出 0:不允许中断输出 X083D RC 7 PER_NOLCASI1 第一组虚级联对端非LCAS模式中断，高电平有效:如果接收到的虚级联复帧不带有LCAS协议相关内容，表明对端工作在非LCAS模式下，产生本中断 6 GID_ERRORI1 第一组虚级联GID错误中断，高电平有效: 如果接收复帧GID不是建议规定的伪随机序列，则产生本中断 5 CRC_ERRORI1 第一组虚级联CRC校验错误中断，高电平有效: 如果接收虚级联复帧的CRC校验出错，则产生本中断 4 MFAS_ERRORI1 第一组虚级联复诊同步丢失中断，高电平有效: 如果接收虚级联复帧的复帧同步丢失，则产生本中断 3 FA_ERRORI1 第一组虚级联复帧帧号错误中断，高电平有效: 如果接收虚级联的复帧的帧号不是按照递增的顺序变化，则产生本中断 2 DELAY_ERI1 第一组虚级联延时差超过处理门限中断，高电平有效: 如果接收虚级联组的成员之间的延时差超过芯片的处理能力，则产生本中断 1 FUL_TORAMI1 第一组虚级联写入SDRAM的数据缓存器溢出中断，高电平有效: 从SDH线路接受的数据经TOSDRAM缓存FIFO缓存后在送到外部SDRAM中进行延时补偿对齐，如果这个FIFO出现溢出，则产生本中断。出现这种情况将导致整个虚级联组的复位 0 FUL_FRMRAMI1 第一组虚级联从SDRAM读入的数据缓存器溢出中断，高电平有效、; 在SDRAM中对齐后的数据首先读入到片那FROMSDRAM缓存FIFO中再送往包封处理模块进行解帧处理，如果这个FIFO出现溢出，则产生本中断。出现这种情况将导致整个虚级联组复位 X083E RC 7 PER_NOLCASI2 第二组虚级联对端非LCAS模式中断，高电平有效:如果接收到的虚级联复帧不带有LCAS协议相关内容，表明对端工作在非LCAS模式下，产生本中断 6 GID_ERRORI2 第二组虚级联GID错误中断，高电平有效: 如果接收复帧GID不是建议规定的伪随机序列，则产生本中断 5 CRC_ERRORI2 第二组虚级联CRC校验错误中断，高电平有效: 如果接收虚级联复帧的CRC校验出错，则产生本中断 清华大学电子工程系 Page 198 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 4 MFAS_ERRORI2 第二组虚级联复诊同步丢失中断，高电平有效: 如果接收虚级联复帧的复帧同步丢失，则产生本中断 3 FA_ERRORI2 第二组虚级联复帧帧号错误 中断，高电平有效: 如果接收虚级联的复帧的帧号不是按照递增的顺序变化，则产生本中断 2 DELAY_ERI2 第二组虚级联延时差超过处理门限中断，高电平有效: 如果接收虚级联组的成员之间的延时差超过芯片的处理能力，则产生本中断 1 FUL_TORAMI2 第二组虚级联写入SDRAM的数据缓存器溢出中断，高电平有效: 从SDH线路接受的数据经TOSDRAM缓存FIFO缓存后在送到外部SDRAM中进行延时补偿对齐，如果这个FIFO出现溢出，则产生本中断。出现这种情况将导致整个虚级联组的复位 0 FUL_FRMRAMI2 第二组虚级联从SDRAM读入的数据缓存器溢出中断，高电平有效、; 在SDRAM中对齐后的数据首先读入到片那FROMSDRAM缓存FIFO中再送往包封处理模块进行解帧处理，如果这个FIFO出现溢出，则产生本中断。出现这种情况将导致整个虚级联组复位 X083F RC 7 PER_NOLCASI3 第三组虚级联对端非LCAS模式中断，高电平有效:如果接收到的虚级联复帧不带有LCAS协议相关内容，表明对端工作在非LCAS模式下，产生本中断 6 GID_ERRORI3 第三组虚级联GID错误中断，高电平有效: 如果接收复帧GID不是建议规定的伪随机序列，则产生本中断 5 CRC_ERRORI3 第三组虚级联CRC校验错误中断，高电平有效: 如果接收虚级联复帧的CRC校验出错，则产生本中断 4 MFAS_ERRORI3 第三组虚级联复诊同步丢失中断，高电平有效: 如果接收虚级联复帧的复帧同步丢失，则产生本中断 3 FA_ERRORI3 第三组虚级联复帧帧号错误中断，高电平有效: 如果接收虚级联的复帧的帧号不是按照递增的顺序变化，则产生本中断 2 DELAY_ERI3 第三组虚级联延时差超过处理门限中断，高电平有效: 如果接收虚级联组的成员之间的延时差超过芯片的处理能力，则产生本中断 1 FUL_TORAMI3 第三组虚级联写入SDRAM的数据缓存器溢出中断，高电平有效: 从SDH线路接受的数据经TOSDRAM缓存FIFO缓存清华大学电子工程系 Page 199 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 后在送到外部SDRAM中进行延时补偿对齐，如果这个FIFO出现溢出，则产生本中断。出现这种情况将导致整个虚级联组的复位 0 FUL_FRMRAMI3 第三组虚级联从SDRAM读入的数据缓存器溢出中断，高电平有效、; 在SDRAM中对齐后的数据首先读入到片那FROMSDRAM缓存FIFO中再送往包封处理模块进行解帧处理，如果这个FIFO出现溢出，则产生本中断。出现这种情况将导致整个虚级联组复位 X0840 RC 7 PER_NOLCASI4 第四组虚级联对端非LCAS模式中断，高电平有效:如果接收到的虚级联复帧不带有LCAS协议相关内容，表明对端工作在非LCAS模式下，产生本中断 6 GID_ERRORI4 第四组虚级联GID错误中断，高电平有效: 如果接收复帧GID不是建议规定的伪随机序列，则产生本中断 5 CRC_ERRORI4 第四组虚级联CRC校验错误中断，高电平有效: 如果接收虚级联复帧的CRC校验出错，则产生本中断 4 MFAS_ERRORI4 第四组虚级联复诊同步丢失中断，高电平有效: 如果接收虚级联复帧的复帧同步丢失，则产生本中断 3 FA_ERRORI4 第四组虚级联复帧帧号错误中断，高电平有效: 如果接收虚级联的复帧的帧号不是按照递增的顺序变化，则产生本中断 2 DELAY_ERI4 第四组虚级联延时差超过处理门限中断，高电平有效: 如果接收虚级联组的成员之间的延时差超过芯片的处理能力，则产生本中断 1 FUL_TORAMI4 第四组虚级联写入SDRAM的数据缓存器溢出中断，高电平有效: 从SDH线路接受的数据经TOSDRAM缓存FIFO缓存后在送到外部SDRAM中进行延时补偿对齐，如果这个FIFO出现溢出，则产生本中断。出现这种情况将导 致整个虚级联组的复位 0 FUL_FRMRAMI4 第四组虚级联从SDRAM读入的数据缓 存器溢出中断，高电平有效、; 在SDRAM中对齐后的数据首先读入到片那 FROMSDRAM缓存FIFO中再送往包封处理模块进行解帧处理，如果这个FIFO出现 溢出，则产生本中断。出现这种情况将导致整个虚级联组复位 1-63路 RW 7,2 SO_SQ 源端各TU12支路的SQ号 X0841 1 FAIL_IND 源端各TU12支路的FAIL、OK 状态: X0842 0 DNU_TEST 测试寄存器，正常工作时应设为‘0’ X0843 清华大学电 子工程系 Page 200 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X0844 X0845 X0846 X0847 X0848 X0849 X084A X084B X084C X084D X084E X084F X0850 X0851 X0852 X0853 X0854 X0855 X0856 X0857 X0858 X0859 X085A X085B X085C X085D X085E X085F X0860 X0861 X0862 X0863 X0864 X0865 X0866 X0867 X0868 X0869 X086A X086B X086C X086D X086E X086F 清华大学电子工程系 Page 201 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X0870 X0871 X0872 X0873 X0874 X0875 X0876 X0877 X0878 X0879 X087A X087B X087C X087D X087E X087F 1-63路 RW 7 FAIL_OK_TEST 测试寄存器，正 常工作模式下应设为‘0’ X0880 6 MALARM_TEST 测试寄存器，正常工作模式下应 设为‘0’ X0881 5,3 SO_STATE 源端各TU12子路的状态: X0882 000:idle态，该 路处于空状态 X0883 001:norm态，该路处于正常工作状态 X0884 010:add态，该 路处于加状态 X0885 011:remove态，该路处于减状态 X0886 100:dnu态，该路处 于DNU状态 X0887 111:fixed，该路处于非LCAS模式下 X0888 2 CRC_ERROR 源 X0889 1 GID_ERROR 源端接收虚级联复帧端接收虚级联复帧CRC校验出错告警 GID出错告警 X088A 0 MFAS_ERROR 源端接收虚级联复帧同步丢失告警 X088B X088C X088D X088E X088F X0890 X0891 X0892 X0893 X0894 X0895 X0896 X0897 X0898 X0899 X089A 清华大学电子工程系 Page 202 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X089B X089C X089D X089E X089F X08A0 X08A1 X08A2 X08A3 X08A4 X08A5 X08A6 X08A7 X08A8 X08A9 X08AA X08AB X08AC X08AD X08AE X08AF X08B0 X08B1 X08B2 X08B3 X08B4 X08B5 X08B6 X08B7 X08B8 X08B9 X08BA X08BB X08BC X08BD X08BE 1-63路 R 7,6 SK_STATE 宿端各TU12支路状态: X08BF 00:idle态 X08C0 01:ok态 X08C1 10:fail态 X08C2 5,0 SK_SQ 宿端各TU12支 路状态 X08C3 X08C4 X08C5 清华大学电子工程系 Page 203 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X08C6 X08C7 X08C8 X08C9 X08CA X08CB X08CC X08CD X08CE X08CF X08D0 X08D1 X08D2 X08D3 X08D4 X08D5 X08D6 X08D7 X08D8 X08D9 X08DA X08DB X08DC X08DD X08DE X08DF X08E0 X08E1 X08E2 X08E3 X08E4 X08E5 X08E6 X08E7 X08E8 X08E9 X08EA X08EB X08EC X08ED X08EE X08EF X08F0 X08F1 清华大学电子工程系 Page 204 of 207 来自www.3722.cn中国最大的资料库下载MSTP芯片说明书 X08F2 X08F3 X08F4 X08F5 X08F6 X08F7 X08F8 X08F9 X08FA X08FB X08FC X08FD X08FE RW 7,0 TIMER LCAS命令执行超时计数器定时时间设置，如果再本 寄存器设置的时间内LCAS命令仍没有完成，则产生超时中断 08FF RW 7,1 Unused 未用 0 START 测试寄存器 清华大学电子 工程系 Page 205 of 207 MSTP芯片说明书 10，封装 芯片采用BGA756封装，封装尺寸如下列图 所示。 清华大学电子工程系 Page 206 of 207 MSTP芯片说明书 11，参考文献 1， Network node interface for the synchronousdigital hierarchy (SDH). ITU-T G.707/Y.1322 2， Link capacity adjustment scheme (LCAS) for virtual concatenated signals.ITU-T G.7042 3， Ethernet over LAPS.ITU-T X.86 4， Generic framing procedure (GFP).ITU-T G.7041 5， Characteristics of synchronous digital hierarchy (SDH) equipment functional blocks.ITU-T G.783 6， SDH Management, ITU-T Rec.G.784 7， The control of jitter and wander within digital networks which are based on the SDH. ITU-T Rec.G.825 8， IP over SDH using LAPS. ITU-T Rec. X.85/Y.1321, 9， Physical/electrical characteristics of hierarchical digital interfaces. ITU-T Rec. Rec.G.703 10， CSMA/CD Access Method and Physical Layer Specifications. IEEE 802.3 11， Resilient Packet Ring Access Method & Physical Layer Specifications. IEEE 802.17 清华大学电 子工程系 Page 207 of 207