..PAGE优选.第1章检测
题
快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题
〔共100分，120分钟〕一、填空题：〔每空0.5分，共25分〕1、N型半导体是在本征半导体中掺入极微量的五价元素组成的。这种半导体的多数载流子为自由电子，少数载流子为空穴，不能移动的杂质离子带正电。P型半导体是在本征半导体中掺入极微量的三价元素组成的。这种半导体的多数载流子为空穴，少数载流子为自由电子，不能移动的杂质离子带负电。2、三极管的部构造是由发射区、基区、集电区区及发射结和集电结组成的。三极管对外引出的电极分别是发射极、基极和集电极。3、PN结正向偏置时，外电场的方向与电场的方向相反，有利于多数载流子的扩散运动而不利于少数载流子的漂移；PN结反向偏置时，外电场的方向与电场的方向一致，有利于少子的漂移运动而不利于多子的扩散，这种情况下的电流称为反向饱和电流。4、PN结形成的过程中，P型半导体中的多数载流子由P向N区进展扩散，N型半导体中的多数载流子由N向P区进展扩散。扩散的结果使它们的交界处建立起一个空间电荷区，其方向由N区指向P区。空间电荷区的建立，对多数载流子的扩散起削弱作用，对少子的漂移起增强作用，当这两种运动到达动态平衡时，PN结形成。5、检测二极管极性时，需用万用表欧姆挡的R×1K档位，当检测时表针偏转度较大时，与红表棒相接触的电极是二极管的阴极；与黑表棒相接触的电极是二极管的阳极。检测二极管好坏时，两表棒位置调换前后万用表指针偏转都很大时，说明二极管已经被击穿；两表棒位置调换前后万用表指针偏转都很小时，说明该二极管已经绝缘老化。6、单极型晶体管又称为场效应〔MOS〕管。其导电沟道分有N沟道和P沟道。7、稳压管是一种特殊物质制造的面接触型硅晶体二极管，正常工作应在特性曲线的反向击穿区。8、MOS管在不使用时应防止栅极悬空，务必将各电极短接。二、判断正误：〔每题1分，共10分〕1、P型半导体中不能移动的杂质离子带负电，说明P型半导体呈负电性。〔错〕2、自由电子载流子填补空穴的"复合〞运动产生空穴载流子。〔对〕3、用万用表测试晶体管时，选择欧姆档R×10K档位。〔错〕4、PN结正向偏置时，其外电场方向一致。〔PN结反向偏置时，其外电场方向一致〕〔错〕5、无论在任何情况下，三极管都具有电流放大能力。〔错〕6、双极型晶体管是电流控件，单极型晶体管是电压控件。〔对〕7、二极管只要工作在反向击穿区，一定会被击穿。〔错〕8、当三极管的集电极电流大于它的最大允许电流ICM时，该管必被击穿。〔错〕9、双极型三极管和单极型三极管的导电机理一样。〔错〕10、双极型三极管的集电极和发射极类型一样，因此可以互换使用。〔错〕三、选择题：〔每题2分，共20分〕1、单极型半导体器件是〔C〕。A、二极管；B、双极型三极管；C、场效应管；D、稳压管。2、P型半导体是在本征半导体中参加微量的〔A〕元素构成的。A、三价；B、四价；C、五价；D、六价。3、稳压二极管的正常工作状态是〔C〕。A、导通状态；B、截止状态；C、反向击穿状态；D、任意状态。4、用万用表检测某二极管时，发现其正、反电阻均约等于1KΩ，说明该二极管〔C〕。A、已经击穿；B、完好状态；C、部老化不通；D、无法判断。5、PN结两端加正向电压时，其正向电流是〔A〕而成。A、多子扩散；B、少子扩散；C、少子漂移；D、多子漂移。6、测得NPN型三极管上各电极对地电位分别为VE＝2.1V，VB＝2.8V，VC＝4.4V，说明此三极管处在〔A〕。A、放大区；B、饱和区；C、截止区；D、反向击穿区。7、绝缘栅型场效应管的输入电流〔C〕。A、较大；B、较小；C、为零；D、无法判断。8、正弦电流经过二极管整流后的波形为〔C〕。A、矩形方波；B、等腰三角波；C、正弦半波；D、仍为正弦波。9、三极管超过〔C〕所示极限参数时，必定被损坏。A、集电极最大允许电流ICM；B、集—射极间反向击穿电压U〔BR〕CEO；C、集电极最大允许耗散功率PCM；D、管子的电流放大倍数。10、假设使三极管具有电流放大能力，必须满足的外部条件是〔C〕A、发射结正偏、集电结正偏；B、发射结反偏、集电结反偏；C、发射结正偏、集电结反偏；D、发射结反偏、集电结正偏。四、简述题：〔每题4分，共28分〕1、N型半导体中的多子是带负电的自由电子载流子，P型半导体中的多子是带正电的空穴载流子，因此说N型半导体带负电，P型半导体带正电。上述说法对吗？为什么？答：这种说法是错误的。因为，晶体在掺入杂质后，只是共价键上多出了电子或少了电子，从而获得了N型半导体或P型半导体，但整块晶体中既没有失电子也没有得电子，所以仍呈电中性。2、某人用测电位的
方法
快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载
测出晶体管三个管脚的对地电位分别为管脚①12V、管脚②3V、管脚③3.7V，试判断管子的类型以及各管脚所属电极。答：管脚③和管脚②电压相差0.7V，显然一个硅管，是基极，一个是发射极，而管脚①比管脚②和③的电位都高，所以一定是一个NPN型硅管。再根据管子在放大时的原那么可判断出管脚②是发射极，管脚③是基极，管脚①是集电极。图1-293、图1-29所示电路中，E=5V，V，二极管为理想元件〔即认为正向导通时电阻R=0，反向阻断时电阻R=∞〕，试画出u0的波形。u/Vωt0uiu0105答：分析：根据电路可知，当ui>E时，二极管导通u0=ui，当ui
书
关于书的成语关于读书的排比句社区图书漂流公约怎么写关于读书的小报汉书pdf
介绍的围，8421BCD码和2421BCD码属于有权码；余3码和格雷码属于无权码。3、试述补码转换为原码应遵循的原那么及转换步骤。答：一般按照求负数补码的逆过程，数值局部应是最低位减1，然后取反。但是对二进制数来说，先减1后取反和先取反后加1得到的结果是一样的，因此也可以采用取反加1的方法求其补码的原码。4、试述卡诺图化简逻辑函数的原那么和步骤。答：用卡诺图化简时，合并的小方格应组成形或长方形，同时满足相邻原那么。利用卡诺图化简逻辑函数式的步骤如下：①根据变量的数目，画出相应方格数的卡诺图；②根据逻辑函数式，把所有为"1〞的项画入卡诺图中；③用卡诺圈把相邻最小项进展合并，合并时就遵照卡诺圈最大化原那么；④根据所圈的卡诺圈，消除圈全部互非的变量，每一个圈作为一个"与〞项，将各"与〞项相或，即为化简后的最简与或表达式。五、计算题〔共43分〕1、用代数法化简以下逻辑函数〔12分〕①＝②＝③＝④＝2、用卡诺图化简以下逻辑函数〔12分〕①＝②＝③＝④＝3、完成以下数制之间的转换〔8分〕①〔365〕10＝〔101101101〕2＝〔555〕8＝〔16D〕16②〔11101.1〕2＝〔29.5〕10＝〔35.4〕8＝〔1D.8〕16③〔57.625〕10＝〔71.5〕8＝〔39.A〕164、完成以下数制与码制之间的转换〔5分〕①〔47〕10＝〔01111010〕余3码＝〔01000111〕8421码②〔3D〕16＝〔00101101〕格雷码5、写出以下真值的原码、反码和补码〔6分〕①[＋36]＝[00100100B]原＝[01011011B]反＝[01011100B]补②[－49]＝[10110001B]原＝[11001110B]反＝[11001111B]补第5章检测题〔共100分，120分钟〕一、填空题〔每空0.5分，共25分〕1、具有根本逻辑关系的电路称为门电路，其中最根本的有与门、或门和非门。2、具有"相异出1，一样出0”功能的逻辑门是异或门，它的反是同或门。3、数字集成门电路按开关元件的不同可分为TTL和CMOS两大类。其中TTL集成电路是双极型，CMOS集成电路是单极型。集成电路芯片中74LS系列芯片属于双极型集成电路，CC40系列芯片属于单极型集成电路。4、功能为"有0出1、全1出0”的门电路是或非门；具有"有1出1，全0出0”功能的门电路是或门；实际中集成的与非门应用的最为普遍。5、普通的TTL与非门具有图腾构造，输出只有高电平"1〞和低电平"0〞两种状态；经过改造后的三态门除了具有"1〞态和"0〞态，还有第三种状态高阻态。6、使用三态门可以实现总线构造；使用OC门可实现"线与〞逻辑。7、一般TTL集成电路和CMOS集成电路相比，TTL集成门的带负载能力强，CMOS集成门的抗干扰能力强；CMOS集成门电路的输入端通常不可以悬空。8、一个PMOS管和一个NMOS管并联时可构成一个传输门，其中两管源极相接作为输入端，两管漏极相连作为输出端，两管的栅极作为控制端。9、具有图腾构造的TTL集成电路，同一芯片上的输出端，不允许并联使用；同一芯片上的CMOS集成电路，输出端可以并联使用，但不同芯片上的CMOS集成电路上的输出端是不允许并联使用的。10、TTL门输入端口为"与〞逻辑关系时，多余的输入端可悬空处理；TTL门输入端口为"或〞逻辑关系时，多余的输入端应接低电平；CMOS门输入端口为"与〞逻辑关系时，多余的输入端应接高电平，具有"或〞逻辑端口的CMOS门多余的输入端应接低电平；即CMOS门的输入端不允许悬空。11、能将某种特定信息转换成机器识别的二进制数码的组合逻辑电路，称之为编码器；能将机器识别的二进制数码转换成人们熟悉的十进制或某种特定信息的逻辑电路，称为译码器；74LS85是常用的集成逻辑电路数值比较器。12、在多路数据选送过程中，能够根据需要将其中任意一路挑选出来的电路，称之为数据选择器，也叫做多路开关。二、判断正误题〔每题1分，共10分〕1、组合逻辑电路的输出只取决于输入信号的现态。〔对〕2、3线—8线译码器电路是三—八进制译码器。〔错〕3、逻辑功能，求解逻辑表达式的过程称为逻辑电路的
设计
领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计
。〔错〕4、编码电路的输入量一定是人们熟悉的十进制数。〔错〕5、74LS138集成芯片可以实现任意变量的逻辑函数。〔错〕6、组合逻辑电路中的每一个门实际上都是一个存储单元。〔错〕7、74系列集成芯片是双极型的，CC40系列集成芯片是单极型的。〔对〕8、无关最小项对最终的逻辑结果无影响，因此可任意视为0或1。〔对〕9、三态门可以实现"线与〞功能。〔错〕10、共阴极构造的显示器需要低电平驱动才能显示。〔错〕三、选择题〔每题2分，共20分〕1、具有"有1出0、全0出1”功能的逻辑门是〔B〕。A、与非门B、或非门C、异或门D、同或门2、以下各型号中属于优先编译码器是〔C〕。A、74LS85B、74LS138C、74LS148D、74LS483、七段数码显示管TS547是〔B〕。A、共阳极LED管B、共阴极LED管C、极阳极LCD管D、共阴极LCD管4、八输入端的编码器按二进制数编码时，输出端的个数是〔B〕。A、2个B、3个C、4个D、8个5、四输入的译码器，其输出端最多为〔D〕。A、4个B、8个C、10个D、16个6、当74LS148的输入端按顺序输入11011101时，输出为〔B〕。A、101B、C、001D、1107、一个两输入端的门电路，当输入为1和0时，输出不是1的门是〔D〕。A、与非门B、或门C、或非门D、异或门8、多余输入端可以悬空使用的门是〔B〕。A、与门B、TTL与非门C、CMOS与非门D、或非门9、译码器的输出量是〔A〕。A、二进制B、八进制C、十进制D、十六进制10、编码器的输入量是〔C〕。A、二进制B、八进制C、十进制D、十六进制四、简述题〔每题3分，共15分〕1、何谓逻辑门？何谓组合逻辑电路？组合逻辑电路的特点？答：数字电路中的门电路，其输入和输出之间的关系属于逻辑关系，因此常称为逻辑门。假设逻辑电路的输出仅取决于输入的现态，那么称为组合逻辑电路，其中输出仅取决于输入的现态就是组合逻辑电路的显著特点。2、分析组合逻辑电路的目的是什么？简述分析步骤。答：分析组合逻辑电路的目的是找出组合逻辑电路的功能，分析的步骤为四步：①根据逻辑电路图用逐级递推法写出对应的逻辑函数表达式；②用公式法或卡诺图法对的写出的逻辑函数式进展化简，得到最简逻辑表达式；③根据最简逻辑表达式，列出相应的逻辑电路真值表；④根据真值表找出电路可实现的逻辑功能并加以说明，以理解电路的作用。3、何谓编码？二进制编码和二—十进制编码有何不同？答：编码就是把人们熟悉的特定信息编成机器识别的二进制代码的过程。二—十进制编码是每四位二进制数对应一个十进制数，其中具有无效码；而二进制编码中不存在无效码。4、何谓译码？译码器的输入量和输出量在进制上有何不同？答：译码是编码的逆过程，就是把机器识别的二进制代码复原成人们识别的特定信息或十进制。译码器的输入量是二进制代码；输出量那么为十进制。5、TTL门电路中，哪个有效地解决了"线与〞问题？哪个可以实现"总线〞构造？答：TTL门电路中，OC门有效地解决了"线与〞问题，三态门可以实现"总线〞构造。五、分析题〔共20分〕1、根据表5-11所示容，分析其功能，并画出其最简逻辑电路图。〔8分〕表5-11组合逻辑电路真值表输入输出ABCF00010010010001101000101011001111解：uAtuBt图5-332、图5-33所示是uA、uB两输入端门的输入波形，试画出对应以下门的输出波形。〔4分〕与门异或门或非门与非门①与门②与非门③或非门④异或门解：对应输入波形，可画出各门的输出波形如右图红笔所示。2、写出图5-34所示逻辑电路的逻辑函数表达式。〔8分〕&≥1=1AFBCD(a)≥1≥1&AFBC1(b)图5-345.5.2逻辑电路图&≥1=1AFBCD(a)≥1≥1&AFBC1(b)图9-439.5.2逻辑电路图解：〔a〕图逻辑函数表达式：〔b〕图逻辑函数表达式：六、设计题〔共10分〕1、画出实现逻辑函数的逻辑电路。〔5分〕设计：此题逻辑函数式可化为最简式为，逻辑电路为：&F≥1ABC2、设计一个三变量的判偶逻辑电路。〔5分〕设计：此题逻辑函数式的最简式为，逻辑电路为：ABC111&&&F≥1*应用能力训练附加题：用与非门设计一个组合逻辑电路，完成如下功能：只有当三个裁判〔包括裁判长〕或裁判长和一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮〔或铃响〕，表示此次举重成功，否那么，表示举重失败。解：附加题显然是一个三变量的多数表决电路。其中三个裁判为输入变量，按键为输出变量。普通裁判同意为1分，裁判长A同意为2分，满3分时F为1，同意举重成功；缺乏3分F为0，表示举重失败。真值表为：ABCF00000010010001101000101111011111相应逻辑表达式为：FABC&&&第6章检测题〔共100分，120分钟〕一、填空题：〔每空0.5分，共20分〕1、两个与非门构成的根本RS触发器的功能有清零、置1和保持。电路中不允许两个输入端同时为为低电平，否那么将出现逻辑混乱。2、通常把一个CP脉冲引起触发器屡次翻转的现象称为空翻，有这种现象的触发器是钟控RS触发器，此类触发器的工作属于电平触发方式。3、为有效地抑制"空翻〞，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞D触发器。4、JK触发器具有置0、置1、保持和翻转四种功能。欲使JK触发器实现的功能，那么输入端J应接1，K应接1。5、D触发器的输入端子有1个，具有置0和置1的功能。6、触发器的逻辑功能通常可用功能真值表、逻辑函数式、状态转换图和时序波形图等多种方法进展描述。7、组合逻辑电路的根本单元是门电路，时序逻辑电路的根本单元是触发器。8、JK触发器的次态方程为；D触发器的次态方程为。9、触发器有两个互非的输出端Q和，通常规定Q=1，=0时为触发器的"1”状态；Q=0，=1时为触发器的"0”状态。10、两个与非门组成的根本RS触发器，在正常工作时，不允许0，其特征方程为，约束条件为。11、钟控的RS触发器，在正常工作时，不允许输入端R=S=1，其特征方程为，约束条件为SR=0。12、把JK触发器的两个输入端连在一起就构成了T触发器，T触发器具有的逻辑功能是保持和翻转。13、让T触发器恒输入"1”就构成了T'触发器，这种触发器仅具有翻转功能。二、正误识别题〔每题1分，共10分〕1、仅具有保持和翻转功能的触发器是RS触发器。〔错〕2、根本的RS触发器具有"空翻〞现象。〔错〕3、钟控的RS触发器的约束条件是：R＋S=0。〔错〕4、JK触发器的特征方程是：。〔错〕5、D触发器的输出总是跟随其输入的变化而变化。〔对〕6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。〔错〕7、主从型JK触发器的从触发器开启时刻在CP下降沿到来时。〔对〕8、触发器和逻辑门一样，输出取决于输入现态。〔错〕9、维持阻塞D触发器状态变化在CP下降沿到来时。〔错〕10、凡采用电位触发方式的触发器，都存在"空翻〞现象。〔错〕三、选择题〔每题2分，共20分〕1、仅具有置"0”和置"1”功能的触发器是〔C〕。A、根本RS触发器B、钟控RS触发器C、D触发器D、JK触发器2、由与非门组成的根本RS触发器不允许输入的变量组合为〔A〕。A、00B、01C、10D、113、钟控RS触发器的特征方程是〔D〕。A、B、C、D、4、仅具有保持和翻转功能的触发器是〔B〕。A、JK触发器B、T触发器C、D触发器D、Tˊ触发器5、触发器由门电路构成，但它不同门电路功能，主要特点是〔C〕A、具有翻转功能B、具有保持功能C、具有记忆功能6、TTL集成触发器直接置0端和直接置1端在触发器正常工作时应〔C〕A、=1，=0B、=0，=1C、保持高电平"1”D、保持低电平"0”7、按触发器触发方式的不同，双稳态触发器可分为〔C〕A、高电平触发和低电平触发B、上升沿触发和下降沿触发C、电平触发或边沿触发D、输入触发或时钟触发8、按逻辑功能的不同，双稳态触发器可分为〔A〕。A、RS、JK、D、T等B、主从型和维持阻塞型C、TTL型和MOS型D、上述均包括9、为防止"空翻〞现象，应采用〔B〕方式的触发器。A、主从触发B、边沿触发C、电平触发10、为防止"空翻〞，应采用〔C〕构造的触发器。A、TTLB、MOSC、主从或维持阻塞四、简述题〔每题3分，共15分〕1、时序逻辑电路的根本单元是什么？组合逻辑电路的根本单元又是什么？答：时序逻辑电路的根本单元是触发器，组合逻辑电路的根本单元是门电路。2、何谓"空翻〞现象？抑制"空翻〞可采取什么
措施
《全国民用建筑工程设计技术措施》规划•建筑•景观全国民用建筑工程设计技术措施》规划•建筑•景观软件质量保证措施下载工地伤害及预防措施下载关于贯彻落实的具体措施
？答：所谓"空翻〞，是指触发器在一个CP脉冲为1期间输出状态发生屡次变化的现象。抑制"空翻〞的最有效方法就是选用边沿触发方式的触发器。3、触发器有哪几种常见的电路构造形式？它们各有什么样的动作特点？答：触发器常见的电路构造形式有两个与非门或两个或非门构成的根本RS触发器、由根本RS触发器和导引门构成的钟控RS触发器、主从型JK触发器以及维护阻塞D触发器等。根本RS触发器的输出随着输入的变化而变化，电平触发；钟控RS触发器是在CP=1期间输出随输入的变化而变化；主从型JK触发器在时钟脉冲下降沿到来时触发；维持阻塞D触发器是在时钟脉冲上升沿到来时刻触发。4、试分别写出钟控RS触发器、JK触发器和D触发器的特征方程。答：钟控RS触发器的特征方程：，SR=0〔约束条件〕；JK触发器的特征方程：；D触发器的特征方程：Qn+1=Dn。5、你能否推出由两个或非门组成的根本RS触发器的功能？写出其真值表。或非门构成的根本RS触发器≥1门1RS≥1门2答：由两个或非门组成的根本RS触发器如下列图，其功能与钟控RS触发器一样，所不同点是或非门构成的根本RS触发器是电平触发方式，没有时钟脉冲控制。功能真值表也与钟控RS触发器完全一样。五、分析题〔共35分〕1、TTL主从型JK触发器的输入控制端J和K及CP脉冲波形如图6-18所示，试根据它们的波形画出相应输出端Q的波形。〔8分〕CPJK图6-18检测题6.5.1波形图Q1DC1QACP〔a〕1DC1QCP〔b〕1DC1QCP〔c〕1JC11KQ1CP〔d〕图6-19检测题6.5.2逻辑图1JC11KQCP〔e〕1JC11KQCP〔f〕2、写出图6-19所示各逻辑电路的次态方程。〔每图3分，共18分〕解：〔a〕图：〔b〕图：〔c〕图：〔d〕图：〔e〕图：〔f〕图：图6-20检测题6.5.3逻辑图1DC1QCPQ01DC1QQ13、图6-20所示为维持阻塞D触发器构成的电路，试画出在CP脉冲下Q0和Q1的波形。〔9分〕解：Q0n+1=，Q1n+1=，设触发器初态为00，各位触发器在CP上升沿触发。显然在每一个CP脉冲上升沿到来时，触发器Q0状态就翻转一次，而触发器Q1的状态翻转发生在Q0由0到1时刻。图略。第7章检测题〔共100分，120分钟〕一、填空题：〔每空0.5分，共33分〕1、时序逻辑电路按各位触发器承受时钟脉冲控制信号的不同，可分为同步时序逻辑电路和异步时序逻辑电路两大类。在异步时序逻辑电路中，各位触发器无统一的时钟脉冲控制信号，输出状态的变化通常不是同一时刻发生的。2、根据的逻辑电路，找出电路的输入和其现态及输出之间的关系，最后总结出电路逻辑功能的一系列步骤，称为时序逻辑电路的分析。3、当时序逻辑电路的触发器位数为n，电路状态按二进制数的自然态序循环，经历的独立状态为2n个，这时，我们称此类电路为二进制计数器。二进制计数器除了按同步、异步分类外，按计数的加减规律还可分为加计数器、减计数器和可逆计数器。4、在十进制计数器中，要表示一位十进制数时，至少要用四位触发器才能实现。十进制计数电路中最常采用的是8421BCD代码来表示一位十进制数。5、时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时，构成的电路类型通常称为莫尔型时序逻辑电路；如果电路中不但除了有存储记忆电路的输入端子，还有逻辑门电路的输入时，构成的电路类型称为米莱型时序逻辑电路。6、分析时序逻辑电路时，首先要根据逻辑的电路图分别写出相应的驱动方程、输出方程和次态方程，假设所分析电路属于异步时序逻辑电路，那么还要写出各位触发器的时钟脉冲方程。7、时序逻辑电路中某计数器中的无效码，假设在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效码不再出现的能力称为自启动能力。8、在分频、控制、测量等电路中，计数器应用得非常广泛。构成一个六进制计数器最少要采用三位触发器，这时构成的电路有6个有效状态，2个无效状态。9、存放器可分为数码存放器和移位存放器，集成74LS194属于双向移位存放器。用四位移位存放器构成环行计数器时，有效状态共有4个；假设构成扭环计数器时，其有效状态是8个。10、存放器是可用来存放数码、运算结果或指令的电路，通常由具有存储功能的多位触发器组合起来构成。一位触发器可以存储1个二进制代码，存放n个二进制代码的存放器，需用n位触发器来构成。11、74LS194是典型的四位TTL型集成双向移位存放器芯片，具有左移和右移、并行输入、保持数据和去除数据等功能。12、555定时器可以构成施密特触发器，施密特触发器具有回差特性，主要用于脉冲波形的整形和变换；555定时器还可以用作多谐振荡器和单稳态触发器。单稳态触发器只有一个暂稳态、一个稳态，当外加触发信号作用时，单稳态触发器能够从稳态翻转到暂稳态，经过一段时间又能自动返回到稳态，13、用集成计数器CC40192构成任意进制的计数器时，通常可采用反响预置法和反响清零法。二、判断题〔每题1分，共10分〕1、集成计数器通常都具有自启动能力。〔对〕2、使用3个触发器构成的计数器最多有8个有效状态。〔对〕3、同步时序逻辑电路中各触发器的时钟脉冲CP不一定一样。〔错〕4、利用一个74LS90可以构成一个十二进制的计数器。〔错〕5、用移位存放器可以构成8421BCD码计数器。〔错〕6、555电路的输出只能出现两个状态稳定的逻辑电平之一。〔对〕7、施密特触发器的作用就是利用其回差特性稳定电路。〔错〕8、莫尔型时序逻辑电路，分析时通常不写输出方程。〔对〕9、十进制计数器是用十进制数码"0～9”进展计数的。〔错〕10、利用集成计数器芯片的预置数功能可获得任意进制的计数器。〔对〕三、选择题〔每题2分，共20分〕1、描述时序逻辑电路功能的两个必不可少的重要方程式是〔B〕。A、次态方程和输出方程B、次态方程和驱动方程C、驱动方程和时钟方程D、驱动方程和输出方程2、用8421BCD码作为代码的十进制计数器，至少需要的触发器触发器个数是〔C〕。A、2B、3C、4D、53、按各触发器的状态转换与时钟输入CP的关系分类，计数器可分〔A〕计数器。A、同步和异步B、加计数和减计数C、二进制和十进制4、能用于脉冲整形的电路是〔C〕。A、双稳态触发器B、单稳态触发器C、施密特触发器5、四位移位存放器构成的扭环形计数器是〔B〕计数器。A、模4B、模8C、模166、以下表达正确的选项是〔D〕A、译码器属于时序逻辑电路B、存放器属于组合逻辑电路C、555定时器属于时序逻辑电路D、计数器属于时序逻辑电路7、利用中规模集成计数器构成任意进制计数器的方法是〔B〕A、复位法B、预置数法C、级联复位法8、不产生多余状态的计数器是〔A〕。A、同步预置数计数器B、异步预置数计数器C、复位法构成的计数器9、数码可以并行输入、并行输出的存放器有〔C〕A、移位存放器B、数码存放器C、二者皆有10、改变555定时电路的电压控制端CO的电压值，可改变〔C〕A、555定时电路的高、低输出电平B、开关放电管的开关电平C、比较器的阈值电压D、置"0”端的电平值四、简述题〔，每题3分，共12分〕1、说明同步时序逻辑电路和异步时序逻辑电路有何不同？答：同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；异步时序逻辑电路的各位触发器的时钟脉冲控制端各不一样，状态发生变化的时间通常也不一样。2、钟控的RS触发器能用作移位存放器吗？为什么？答：移位存放器除存放数据外，还能将数据在存放器移位，因此钟控的RS触发器不能用做这类存放器，因为它具有"空翻〞问题，假设用于移位存放器中，很可能造成一个CP脉冲下屡次移位现象。用作移位存放器的触发器只能是抑制了"空翻〞现象的边沿触发器。3、何谓计数器的自启动能力？答：所谓自启动能力：指时序逻辑电路中某计数器中的无效状态码，假设在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效状态码不再出现的能力。4、施密特触发器具有什么显著特征？主要应用有哪些？答：施密特触发器的显著特征有两个：一是输出电压随输入电压变化的曲线不是单值的，具有回差特性；二是电路状态转换时，输出电压具有陡峭的跳变沿。利用施密特触发器的上述两个特点，可对电路中的输入电信号进展波形整形、波形变换、幅度鉴别及脉冲展宽等。五、分析题〔共25分〕1、试用74LS161集成芯片构成十二进制计数器。要求采用反响预置法实现。〔7分〕2、电路及时钟脉冲、输入端D的波形如图7-313所示，设起始状态为"000”。试画出各触发器的输出时序图，并说明电路的功能。〔10分〕J1K1Q1J2K2Q2J3K3Q3DCPQ1图7-31检测题7.5.2逻辑图Q2Q3CPD解：分析：〔1〕电路为同步的米莱型时序逻辑电路；〔2〕各触发器的驱动方程：J1=DK1=J2=Q1nK2=J3=Q1nK3=各触发器的次态方程：〔3〕根据上述方程，写出相应的逻辑功能真值表：CPDQ1nQ2nQ3nQ1n+1Q2n+1Q3n+11↓00000002↓10001003↓01000104↓00100015↓0001000从功能真值表中可看出，该电路属于右移移位存放器。其时序逻辑图如图中红笔示。3
浙公网安备 33021202002483