第1章-数字电路和集成逻辑门电路习题解答

第1章-数字电路和集成逻辑门电路习题解答思考题与习题1-1填空题1）三极管截止的条件是UBE≤0V。三极管饱和导通的条件是IB≥IBS。三极管饱和导通的IBS是IBS≥（VCC－UCES）/βRc。2）门电路输出为高电平时的负载为拉电流负载，输出为低电平时的负载为灌电流负载。3）晶体三极管作为电子开关时，其工作状态必须为饱和状态或截止状态。4）74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为5V、2.7V、0.5V。74TTL电路的电源电压值和输出电压的高、低电平值依次约为5V、2.4V、0.4V。5）OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。6）CMOS门电路的输入电流始终为零。C.采用有源泄放回路D.采用抗饱和三极管5）对于TTL与非门闲置输入端的处理，可以ABD。A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联6）以下电路中可以实现“线与”功能的有CD。A.与非门B.三态输出门C.集电极开路门D.漏极开路门7）三态门输出高阻状态时，ABD是正确的说法。A.用电压 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动8）已知发光二极管的正向压降UD=1.7V，参考工作电流ID=10mA，某TTL门输出的高低电平分别为UOH=3.6V，UOL=0.3V，允许的灌电流和拉电流分别为IOL=15mA，IOH=4mA。则电阻R应选择D。A.100ΩB.510ΩC.2.2kΩD.300Ω图1-60题1.17图9）74HC×××系列集成电路与TTL74系列相兼容是因为C。A.引脚兼容B.逻辑功能相同C.以上两种因素共同存在10）74HC电路的最高电源电压值和这时它的输出电压的高、低电平值依次为C。A.5V、3.6V、0.3VB.6V、3.6V、0.3VC.6V、5.8V、0.1V1-3判断题1）普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（√）2）集成与非门的扇出系数反映了该与非门带同类负载的能力。（√）3）将二个或二个以上的普通TTL与非门的输出端直接相连，可实现线与。（×）4）三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）5）TTLOC门（集电极开路门）的输出端可以直接相连，实现线与。（√）6）当TTL与非门的输入端悬空时相当于输入为逻辑1。（√）7）TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。（√）8）CMOSOD门（漏极开路门）的输出端可以直接相连，实现线与。（√）9）CMOS或非门与TTL或非门的逻辑功能完全相同。（√）1-4试判断图1-50所示各电路中三极管工作处在什么状态，分别求出它们的基极电流、集电极电流，并求出。图1-50题1-4图解：假设三极管集电极-发射极饱和压降（a），饱和电流所以三极管处于放大状态，则，(b)，饱和电流所以三极管处于饱和状态，则，（c）等效输入电压，等效输入电阻，则，饱和电流所以三极管处于放大状态，则，（d），，（e）假设三极管处于放大状态，饱和电流所以三极管处于放大状态，则，1-5为什么TTL与非门电路的输入端悬空时，可视为输入高电平？对与非门和或非门而言，不用的输入端有几种处理方法？答：从TTL与非门的输入端负载特性可知，当其输入端所接电阻大于其开门电阻时，相当于输入端为高电平，输入端悬空时，其输入端所接电阻相当于无穷大，大于其开门电阻，所以可视为输入高电平。对与非门而言，不用的输入端有三种处理方法：悬空、接高电平或和其它输入端并联使用；对或非门而言，不用的输入端有两种处理方法：接低电平或和其它输入端并联使用。1-6电路如图1-51所示，其中与非门、或非门为CMOS门电路。试分别写出图中、、、的逻辑表达式，并判断如图所示的连接方式能否用于TTL电路。图1-51题1-6图解：，。，1-7图1-52所示的TTL门电路中，输入端1、2、3为多余输入端，试问哪些接法是正确的？图1-52题1.7图答：图a、b、d、e、g是正确的。1-8电路如图1-53所示，试写出各电路的逻辑表达式。a)b)c)d)图1-53题1.8图答：，，，1-9图1-54所示电路是用TTL反相器74LS04来驱动发光二极管的电路，试分析哪几个电路图的接法是正确的，为什么？设LED的正向压降为1.7Ｖ，电流大于1mＡ时发光，试求正确接法电路中流过LED的电流。图1-54题1.9图解：b图和d图的接法是正确的，因为其它两种接法的工作电流不满足 要求 对教师党员的评价套管和固井爆破片与爆破装置仓库管理基本要求三甲医院都需要复审吗 。b图，当输出为高电平时，流过LED的电流大于；d图，当输出为低电平时，流过LED的电流大于。1-10电路如图1-55所示，测得各引脚的逻辑电平如表1-15所示，试分析该电路是否有问题？如果有问题，则分析哪一个门电路发生了故障？图1-55题1.10图表1-15各引脚的逻辑电平引脚逻辑电平1高2低3低4低5低6高7低8高9低10低11低12低13高14高答：第2、5个非门发生故障。图1-56所示，在测试TTL与非门的输出低电平时，如果输出端不是接相当于8个与非门的负载电阻，而是接，会出现什么情况，为什么？图1-56题1-11图答：此时，输出低电平会超过允许值，因为，当负载电流太大时，与非门输出级的驱动管（发射极接地的三极管）的饱和条件将不再满足，管子会处于放大状态，集电极电位会上升，即输出电平上升。1-12具有推拉输出级的TTL与非门输出端是否可以直接连接在一起？为什么？答：不可以直接连接在一起。如果一个门导通，另一个门截止，其输出级工作电流很大，可能会损坏器件。1-13如图1-57图所示为TTL与非门组成的电路，试计算门G1能驱动多少同样的与非门电路。要求G1输出高、低电平满足VOH≥3.2V，VOL≤0.4V。与非门的输入电流为IIL≤-1.6mA,IIH≤40μA。VOL≤0.4V时输出电流最大值为IOL(max)＝16mA,VOH≥3.2V时输出电流最大值为IOH(max)＝－0.4mA。G1的输出电阻忽略不计。图1-57题1-13图解：当一个TTL与非门的所有输入端并联起来时，总的高电平输入电流为nIIH，而低电平电流则为IIL。当输出低电平时，N个负载门灌入的电流不得超过IOL(max)，即也就是说当输出高电平时，N个负载门拉出的电流不得超过，即也就是说，故门G1能驱动5个同样的与非门电路1-14电路如图1-58a、b、c所示，已知Ａ、Ｂ波形如图1-58d)所示，试画出相应的Y输出波形。a）b)c)d)图1-58题1-14图答：a)与非门的功能b)输出始终为高阻c)输出为高阻1-15如图1-59a)所示电路，是用ＯＣ门驱动发光二极管的典型接法。设该发光二极管的正向压降为1.7Ｖ，发光时的工作电流为10mＡ，ＯＣ非门7405和74LS05的输出低电平电流分别为16mＡ和8mＡ。试问：1）应选用哪一型号的ＯＣ门？2）求出限流电阻Ｒ的数值。3）图1-59b)错在哪里？为什么？图1-59题1-15图解：1）应选用7405。2），R应选用300欧姆的电阻。3）OC门在使用时，输出端必须接上拉电阻到电源正极，否则，其输出的两种状态则分别为低电平和高阻态。b图中输出端与电源正极之间没有接上拉电阻，所以，所接的发光二极管不管是什么情况均不会发光。1-16如图1-60所示电路，试写出输出与输入的逻辑表达式。图1-60题1-16图答：1-17画出图1-61所示三态门的输出波形。图1-61题1-17图电路b)输入波形1-18如图1-62所示为一继电器线圈驱动电路。要求在vI＝VIH时三极管V截止，而vI＝0时三极管饱和导通。已知OC门输出管截止时的漏电流IOH≤100μA，导通时允许流过的最大电流IOL(max)＝10mA，管压降小于0.1V，导通内阻小于20Ω。三极管β＝50，饱和导通内阻RCE(sat)=20Ω。继电器线圈内阻240Ω，电源电压VCC＝12V、VEE=－8V，R2=3.2kΩ，R3=18kΩ，试求R3的取值范围。图1-62题1-18图解：时，OC门输出低电平，使三极管T截止，，设IR1方向自上而下，设IR2方向自左而右，OC门的负载电流IOL方向自右而左，则于是时，OC门输出高电平，使三极管T饱和导通，设其饱和压降，三极管的集电极电流其基极电流应满足设的方向从右到左，的方向自上而下，则由得综上所述1-19电路如图1-63所示。1）无论开关接于“1”还是“0”，或非门的输出端引脚1始终输出低电平。该电路是否存在问题，如有问题，问题是出在反相器还是出在或非门上？2）当开关接于“0”时，如果或非门的引脚2和引脚3状态均为低电平，则电路是否正常？如不正常，故障出现在哪里？图1-63题1-19图答：1）没有问题2）反相器1-20电路如图1-64所示。试分析电路，写出输出函数F1、F2的逻辑表达式。图1-64题1-20图思考题与习题题解2-1将下列二进制数分别转换成十六进制数和十进制数（1）100110（2）100101101（3）10000111001（4）111111011010解：（1）(2)(3)(4)2-2将下列十进制数转换为二进制数(1)12(2)51(3)105(4)136解：（1）（2）（3）（4）2-3将下列十六进制数转换成等效的二进制数和十进制数（1）(BCD)H（2）(F7)H（3）(1001)H（4）(8F)H解：（1）(2)(3)(4)2-4写出下列十进制数的8421BCD码（1）2003（2）99（3）48（4）12解：（1）（2003）(10)=（0010000000000011）8421BCD（2）（99）(10)=（10011001）8421BCD（3）（48）(10)=（01001000）8421BCD（4）（12）(10)=（00010010）8421BCD2-5写出习题2.5图（a）所示开关电路中和、、之间的逻辑关系的真值表、函数式和逻辑电路图。若已知变化波形如习题2.5图（b）所示，画出、的波形。（a）电路图（b）A、B、C变化波形（c）F1、F2输出波形习题2.5图解：设输入变量、、表示开关的状态，开个闭合用逻辑1表示，开个断开用逻辑0表示。输出变量表示灯的状态，灯亮用逻辑1表示，灯灭用逻辑0表示。由此可列出开关电路的真值表如习题2.5表所示。习题2.5表开关电路的真值表0000010100111001011101110000011100011111根据真值表可得函数的表达式最后根据、、波形，画出、的波形如习题2.5（c）所示。用逻辑代数的基本公式和常用公式证明下列各等式（1）(2)(3)(4)解：（1）(2)根据上题的结果(3)(4)根据吸收律2-7试画出用与非门和反相器实现下列函数的逻辑图（1）（2）（3）（4）解：习题2-7通过公式转换，得出下列形式：（1）对应习题2-7图（a）；（2）对应习题2-7图（b）；（3）对应习题2-7图（c）；（4）对应习题2-7图（d）。（1）（2）（3）（4）（a）（b）（c）（d）习题2-7图2-8用真值表验证下列等式（1)（2）解：（1）ABCA+BC(A+B)(A+C)0000000100010000111110011101111101111111（2）AB00110100100011112-9试根据逻辑函数的真值表（见表2.9），分别写出它们的最简与或表达式表2.9题2-9表ＡＢＣ0000100100010100110110011101001100111110解：2-10将下列函数展开为最小项表达式(1)(2)解：(1)(2)2-11将以下逻辑函数分别化成与非-与非式和或非-或非式(1)(2)(3)(4)解：(1)与非-与非式或非-或非式(2)与非-与非式或非-或非式(3)与非-与非式或非-或非式(4)与非-与非式或非-或非式2-12用卡诺图表示以下逻辑函数并写成最小项之和的形式(1)(2)(3)(4)解：(1)卡诺图如图2.12(a)所示。图2.12(a)函数的最小项之和形式：(2)卡诺图如图2.12(b)所示。图2.12(b)函数的最小项之和形式：(3)卡诺图如图2.12(c)所示。图2.12(c)函数的最小项之和形式：(4)卡诺图如图2.12(d)所示。图2.12(d)函数的最小项之和形式：2-13用公式化简法化简以下逻辑函数(1)(2)(3)(4)解：(1)（含项多余）（据）(2)（非因子余）（据）(3)（2次求反）（狄·摩根定律]）（据）（狄·摩根定律）(4)（配项）（展开）（含项多余）（据）2-14用卡诺图化简法化简以下逻辑函数(1)(2)(3)(4)(5)(6)(7)约束条件(8)约束条件解：(1)、(2)(3)、(4)(5)、(6)(7)、(8)2-15试用二进制补码运算方法计算下列各式(1)5+7(2)14-9(3)-14+9(4)-14-9解：（1）+5000101+7000111———————+12001100（2）+14001110-9110111———————+5000101（3）-14110010+9001001————————-5111011（4）-14110010-9110111————————-23101001思考题与习题与题解3-1填空题1.若要实现逻辑函数，可以用一个1与或门；或者用三个与非门；或者用四个或非门。2.半加器有2个输入端，2个输出端；全加器有3个输入端，2个输出端。3.半导体数码显示器的内部接法有两种形式：共阴极接法和共阳极接法。4.对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。3-2单项选择题1.组合逻辑电路的输出取决于（A）。A．输入信号的现态B．输出信号的现态C．输入信号的现态和输出信号变化前的状态2.编码器译码器电路中，（A）电路的输出是二进制代码。A．编码B．译码C．编码和译码3.全加器是指（C）。A．两个同位的二进制数相加B．不带进位的两个同位的二进制数相加C．两个不同位的二进制数及来自低位的进位三者相加4.二-十进制的编码器是指（B）。A．将二进制代码转换成0~9十个数字B．将0~9十个数字转换成二进制代码电路C．二进制和十进制电路5.二进制译码器指（A）。A．将二进制代码转换成某个特定的控制信息B．将某个特定的控制信息转换成二进制数C．具有以上两种功能6.组合电路的竞争冒险是指（B）。A．输入信号有干扰时，在输出端产生了干扰脉冲B．输入信号改变状态时，输出端可能出现的虚假信号C．输入信号不变时，输出端可能出现的虚假信号3-3组合电路如图图3.45所示，分析该电路的逻辑功能。图3.45题3-3图解：（1）由逻辑图写出逻辑表达式：图(a)图(b)（2）由表达式列出真值表，见表3-1(a)、(b)。表3-1(a)表3-1(b)（3）分析逻辑功能：由真值表(a)可知，当三个变量不一致时，电路输出为“1”，所以该电路称为“不一致电路”。由真值表(b)可知，在输入四个变量中，有奇数个１时，输出为“１”，否则为“０”。因此该电路为四位判奇电路，又称为奇校验器。3-4组合电路如图图3.46所示，分析该电路的逻辑功能。图3.46题3-4图解：（1）由逻辑图写出逻辑表达式：图(a)图(b)（2）虽然，这两个电路的逻辑图是有区别的，但由表达式可知，其实这两个电路的逻辑功能是相同的，列真值表如下，见表3-2。表3-20000010100111001011101110010100110010111（3）分析逻辑功能：由真值表可知，该电路为全加器，为全加器的和，而是进位信号。3-5已知输入信号a、b、c、d的波形如图3.47所示，选择集成逻辑门 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 实现产生输出波形的组合电路。图3.47题3-5图解：根据波形图，列出真值表如表3-3所示。表3-3abcdabcd0123456700000101001110010111001110011001089101112131415000100110101011110011011110111111111110将逻辑函数填入卡若图，如图3-5(a)所示，经简化可得，画出电路图如图3-5(b)所示。图3-5(a)图3-5(b)3-6是设计一个4输入、4输出逻辑电路。当控制信号时，输出状态与输入状态相反；时，输出状态与输入状态相同。解：设为输入变量，为对应的输出变量，为控制信号。根据已知条件：时，,时，,（）于是，可得：既有由于一般多用异或门，所以改写上式于是可以得到逻辑电路图如图3-6所示。图3-63-7利用两片8线-3线优先编码器74HC148集成电路构成的逻辑图如图3.48所示。图3.48题3-7图（1）试分析电路所实现的逻辑功能。（2）指出当输入端处于下述几种情况时，电路的输出代码。(a)当输入端为0，其余各端均为1时；(b)当输入端为0，其余各端均为1时；(c)当输入端和为0，其余各端均为1时。（3）试说明当输入端全为高电平1时和当而其余各端为高电平1时，电路输出状态的区别。解：（1）由图分析，电路构成16线-4线优先编码器，输出端为优先编码标志，当时表明输出代码为优先编码输出。（2）不同输入时，电路输出状态分析：(a)，低位片工作，该片，总编码输出，即。(b)，高位片工作，该片，总编码输出，即。(c)，则优先编码，高位片工作，该片，总编码输出，即。（3）输入端全为高电平1时和仅，电路输出状态分析如下：在这两种输入条件下，高位片与低位片输出，不同的是：当输入端全为高电平1时，两片均为1，总编码输出，即，且，表明两片均无键操作，输出代码无效；当仅，低位片工作，该片，总编码输出，即，但，表明有键操作，输出代码有效。3-8试写出图3.49电路所示输出的逻辑函数式。图3.49题3-8图解：由图直接可以写出表达式如下：3-9电路如图3.50所示，问图中哪个发光二极管发光。图3.50题3-9图解：由图可知，74HC283为加法器，运算结果为1001，74HC85为4位数据比较器，比较结果，所以输出端，故LED3发光二极管发光。3-10某雷达站有3部雷达，其中和功率消耗相等，的功率是的两倍。这些雷达由两台发电机和供电，发电机的最大输出功率等于雷达的功率消耗，发电机的最大输出功率是的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。解：根据题意分析可知，，，。列表3-10：表3-100000010100111001011101110001100110010111根据真值表，可得卡诺图如3-10(a)(b)。图题解3-10由卡诺图(a)、(b)可得、的逻辑表达式：所以，逻辑电路图如图解3-10(c)所示。图3-10(c)3-11某化学实验室有化学试剂24种，编号为1~24号，在配方时，必须遵守下列规定：（1）第1号不能与第15号同时用；（2）第2号不能与第10号同时用；（3）第5、9、12号不能同时用；（4）用第7号时必须同时配用第18号；（5）用第10、12号时必须同时配用第24号。请设计一个逻辑电路，能在违反上述任何一个规定时，发出报警指示信号。解：设24种化学试剂的代号分别为，并设有某号试剂时逻辑为1，反之为逻辑0，则由题意可得：由（1）得，由（2）得；由（3）得，由（4）得；由（5）得；则发出报警信号为：，得电路图如图题解3-11所示。图3-113-12设计一个如图3.51所示五段LED数码管显示电路。输入为Ａ、Ｂ，要求能显示英文Error中的三个字母Ｅ、r、o（并要求ＡＢ=1时全暗），列出真值表，用与非门画出逻辑图。图3.50题3-12图解：设、为输入变量，根据题意，列出真值表如表3-12所示。表3-12字母形状输入输出abcdeEro暗0101110111100101111000000由真值表写出各输出端的逻辑表达式如下：，，，。电路图如图3-12所示。图3-123-134位数值比较器74HC85集成电路应用。（1）试用一片74HC85器件和必要的门电路实现2个5位二进制数的并行比较电路。（2）试用两片74HC85器件和必要的门电路实现3个4位二进制数的比较电路，并能判别：①3个数是否相等；②若不等，数是否最大或最小。解：（1）根据题意，将2个5位二进制数中的高四位，即和分别接入比较器的两参比数据输入端，而将和分别与的结果相或非后接至比较器级联输入端和上，并将接至比较器级联输入端上。电路图如图3-13(a)所示。图3-13(a)（2）根据题意，为了实现3个4位二进制数的比较，并按要求进行判别，可将A与B，A与C分别在两片74HC85器件中进行比较，并用门电路将两片比较器的输出组合成3种结果，即，，。若且，则有，；若且，则A为最大，；若且，则A为最小，。电路图如图3-13(b)所示。图3-13(b)3-14试用74HC153组成八选一数据选择器。解：在八选一数据选择器中，需要三个地址码，而四选一数据选择器只有两个地址码，于是需要用使能段端作为第三位地址码的输入端。其逻辑图如图3-14所示。图3-143-15试用3线-8线译码器74HC138和与非门分别实现下列逻辑函数。（1）（2）解：（1）（2）电路如图3-15(a)(b)所示。图3-153-16试用八选一数据选择器74HC151分别实现下列逻辑函数：1）2）解：（1）（2）电路如图3-16(a)(b)所示。图3-163-17试用3线-8线译码器74HC138和与非门实现如下多输出逻辑函数：解：电路如图3-17所示。图3-173-18试设计一个能实现两个1位二进制全加运算和全减运算的组合逻辑电路。要求用以下器件分别构成电路。（1）用适当的门电路；（2）用3线—8线译码器74HC138及必要的门电路；（3）用双4选1数据选择器74HC153及必要的门电路。解：根据题意可列出1位全加器和全减器的真值表如表3-18所示。全加和全减两种运算必须设置1控制信号，记为，并设作全加运算，作全减运算。表3-18全加/全减器真值表MABCICOSMABCICOS000000010010001101000101011001110001011001101011100010011010101111001101111011110011111001000011将加/减控制信号作为一个输入变量，可得出一位全加、全减器的输出函数如下：，（1）利用门电路设计，将给定的输出函数，利用卡诺图等方式化简，并进行逻辑变换，得到：利用异或门及与或门构成的1位全加、全减运算电路，如图3-18(a)所示。图3-18(a)（2）用3线—8线译码器74HC138及必要的门电路设计；，电路如图3-18(b)所示。图题解3-18(b)（3）用双4选1数据选择器74HC153及必要的门电路设计：电路如图3-18(c)所示。图3-18(c)3-19判断图3.52所示电路是否存在险象。如果存在险象，如何克服？图3.52解：①对电路图3.52(a)，其逻辑表达式为：，当，，，所以存在静态1险象。在函数中增加冗余项项使函数变为即可，如图3-19所示。图3-19②对电路图3.52(b)，逻辑表达式为：，电路有险象。可以采用封锁脉冲消除。r思考题与习题题解4-1判断题1.由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（×）2.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（√）3.对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（×）4.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（√）5.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（×）4-2多项选择题1.欲使JK触发器按=工作，可使JK触发器的输入端（ACD）。A.J=1,K=QB.J=Q,K=C.J=,K=QD.J=,K=12.对于T触发器，若原态=1，欲使次态=1，应使输入T=（AD）。A.0B.1C.QD.3.欲使JK触发器按=0工作，可使JK触发器的输入端（BCD）。A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=14.欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（ABD）。A.J=K=0B.J=Q,K=C.J=,K=QD.J=Q,K=05.对于T触发器，若原态=0，欲使次态=1，应使输入T=（BD）。A.0B.1C.QD.6.欲使JK触发器按=1工作，可使JK触发器的输入端（BCD）。A.J=K=1B.J=1,K=0C.J=K=D.J=,K=04-3单项选择题1.为实现将JK触发器转换为D触发器，应使（A）。A.J=D,K=B.K=D,J=C.J=K=DD.J=K=2.对于JK触发器，若J=K，则可完成（C）触发器的逻辑功能。A.RSB.DC.TD.Tˊ3.欲使D触发器按=工作，应使输入D=（D）。A.0B.1C.QD.4.对于D触发器，欲使=，应使输入D=（C）。A.0B.1C.QD.4-4画出图4-15所示由与非门组成的基本RS触发器输出端、的电压波形，输入端、的电压波形如图中所示。图4-15题4-4图解：见图题解4-4图题解4-44-5画出图4-16由或非门组成的基本R-S触发器输出端、的电压波形，输出入端，的电压波形如图中所示。图4-16题4-5图解：见图题解4-5图题解4-54-6图4-17所示为一个防抖动输出的开关电路。当拨动开关S时，由于开关触点接触瞬间发生振颤，和的电压波形如图中所示，试画出Q、端对应的电压波形。图4-17题4-6图解：见图题解4-6图题解4-64-7由TTL与非门构成的同步RS触发器，已知输入R、S波形如图4-18所示，画出输出Q端的波形。图4-18题4-7图解：见图题解4-7图题解4-74-8由两个边沿JK触发器组成如图所示的电路，若CP、A的波形如图(b)所示，试画出Q1、Q2的波形。设触发器的初始状态均为零。(a)(b)图4-19题4-8图解：见图题解4-8图题解4-84-9图4-20电路是由D触发器和与门组成的移相电路，在时钟脉冲作用下，其输出端A、B输出2个频率相同，相位差为900的脉冲信号。试画出、A、B端的时序图。图4-20题4-9图解：见图题解4-9图题解4-94-10某同学用图所给器件构成电路，并在示波器上观察到图所示波形。试问电路是如何连接的?（只需画出逻辑电路图）图4-21题4-10图解：见图题解4-10图题解4-104-11电路如图4-22所示，设触发器初始状态均为零，试画出在CP作用下Q1和Q2的波形。图4-22题4-11图解：见图题解4-11图题解4-114-12已知CMOS边沿触发结构JK触发器各输入端的电压波形如图4-23所示，试画出、端对应的电压波形。图4-23题4-12图解:见图题解4-12图题解4-124-13所示各触发器的CP波形如图4-24所示，试画出各触发器输出端Q波形。设各触发器的初态为0。图4-24题4-13图解:见图题解4-13图题解4-134-14图4-25所示是用CMOS边沿触发器和或非门组成的脉冲分频电路。试画出在一系列CP脉冲作用下，Q1、Q2和Z端对应的输出电压波形。设触发器的初始状态皆为Q=0。图4-25题4--14图解:见图题解4-14图题解4-144-15图4-26所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在一系列CP脉冲作用下输出端Y对应的电压波形。设触发器的初始状态均为Q=0。图4-26题4--15图解:见图题解4-15图题解4-154-16试画出图4-27电路输出Y、Z的电压波形，输入信号A和时钟CP的电压波形如图中所示，设触发器的初始状态均为Q=0。图4-27题4--16图解:；波形见图题解4-16图题解4-164-17试画出图4-28电路在一系列CP信号作用下Q1、Q2、Q3端输出电压的波形，触发器为边沿触发结构，初始状态为Q=0。图4-28题4--17图解：波形见图题解4-17图题解4-174-18试画出图4-29电路在图中所示CP、信号作用下Q1、Q2、Q3的输出电压波形，并说明Q1、Q2、Q3输出信号的频率与CP信号频率之间的关系。图4-29题4--18图解：波形见图题解4-18图题解4-18若CP的频率为，则Q1、Q2、Q3的频率分别为、、。思考题与习题题解5-1填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。（2）构成一异步进制加法计数器需要n个触发器，一般将每个触发器接成计数或T’型触发器。计数脉冲输入端相连，高位触发器的CP端与邻低位端相连。（3）一个4位移位寄存器，经过4个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过4个时钟脉冲CP后可串行输出4位数码。（4）要组成模15计数器，至少需要采用4个触发器。5-2判断题（1）异步时序电路的各级触发器类型不同。（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（×）（3）具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（√）（4）计数器的模是指构成计数器的触发器的个数。（×）5-3单项选择题（1）下列电路中，不属于组合逻辑电路的是（D）。A.编码器B.译码器C.数据选择器D.计数器（2）同步时序电路和异步时序电路比较，其差异在于后者(B)。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关（3）在下列逻辑电路中，不是组合逻辑电路的有(D)。A.译码器B.编码器C.全加器D.寄存器（4）某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作需要（B）时间。A.10μSB.80μSC.100μSD.800ms（5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（C）个触发器。A.6B.7C.8D.10（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（B）个触发器。A.10B.15C.32D.32768（7）一位8421BCD码计数器至少需要（B）个触发器。A.3B.4C.5D.105-4已知图5-62所示单向移位寄存器的及输入波形如图所示，试画出、、、波形（设各触发初态均为0）。图5-62题5-4图解：电路组成串行输入、串行输出左移移位寄存器，根据题意画出波形如下：图题解5-45-5图5-63所示电路由74HC164和CD4013构成，在时钟脉冲作用下，依次变为高电平。试分析其工作原理，并画出的输出波形。图5-63题5-5图图题解5-55-6试分析图5-64所示电路的逻辑功能，并画出、、的波形。设各触发器的初始状态均为0。图5-64题5-6图解：根据题意画出波形如下，该电路虽然分别由D触发器、JK触发器组成，但实现的功能依然是3位异步二进制递增计数器。图题解5-65-7试分析图5-65所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。图5-65题5-7解：（1）驱动方程：，；，；，。（2）状态转移方程：；；。（3）状态转移图：（4）偏离状态的自启动检查。该无效状态是（111），将其代入状态转移方程可计算得：。此电路有自启动特性。（5）该电路为同步七进制递增计数器。5-8试分析图5-66所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。图5-66题5-8解：（1）驱动方程：；；，。（2）状态转移方程：；；。（3）状态转移图：（4）偏离状态的自启动检查。该无效状态是（110，111），将其代入状态转移方程可得，此电路有自启动特性。（5）该电路为同步六进制递增计数器。5-9试分析图5-67所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。设各触发器的初始状态均为0。图5-67题5-9解：（1）驱动方程：；。（2）状态转移方程：；。（3）输出方程：（4）画出状态转移图：（5）由状态图可知，该电路受控制，当时电路不能自启动，只有出现时，将送回到端，电路才可自启动（需要增加一个非门）。（6）该电路为同步三进制计数器。5-10试分析图5-68所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图，说明电路逻辑功能。设各触发器的初始状态均为0。图5-68题5-10解：（1）驱动方程：；。（2）状态转移方程：；。（3）输出方程：（4）画出状态转移图：（5）由状态图可知，该电路是可逆计数器，当时，作递增计数器，当时，作递减计数器。5-11试分析图5-69所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图。设各触发器的初始状态均为0。图5-69题5-11解：（1）驱动方程：；。（2）状态转移方程：；。（3）输出方程：（4）画出状态转移图。5-12试用负边沿JK触发器和最少的门电路，实现图图5-70所示的和输出波形。图5-70题5-12图题解5-12（a）解：由图可知、均以4个为周期，因此所设计电路必须是周期性循环输出的，且具有自启动能力。其状态转换图如图题解5-12（a），状态真值表如表解5.12所示。表解5.120101101101100000111010×1××0×11××11××1画卡诺图可解得：，，，于是，根据驱动方程及输出方程可画出所设的电路逻辑图如图题解5-12（b）解所示。图题解5-12（b）5-13已知电路如图5-71所示，设触发器初态为0，试画出各触发器输出端、和的波形。图5-71题5-13解：该电路是异步时序电路，分析时应特别注意各触发器的时钟输入，且要考虑作为的清零端信号。图题解5-135-14已知电路如图5-72所示，设触发器初态为0，试画出在连续7个时钟脉冲CP作用下输出端、、和Z的波形，分析输出Z与时钟脉冲CP的关系。图5-72题5-14解：（1）列各触发器驱动方程：；。（2）状态转移方程：；。，变为0时，清零信号有效，状态被清零。（3）输出方程：（4）画输出波形。图题解5-14结论：Z是CP的三分频信号，Z的正脉冲宽度与CP相同。5-15图5-73是由两个4位左移寄存器A、B、“与门”C和JK触发器组成，A寄存器的初始状态为，B寄存器的初始状态为，的初态，试画出在CP作用下图中、、、的波形。图5-73题5-15解：移位寄存器B的接，数码在CP作用下不断地循环，的状态依次为10111011…。移位寄存器A的输入状态，根据给定的初始值，在CP作用下，的状态依次是101010101…。的波形由与决定。所求波形如图题解5-14。图题解5-155-16试分析如图5-74所示逻辑图，构成模几的计数分频电路。图5-74题5-16解：通过分析复位信号的产生及复位控制的关系得出如下状态转移图，因此该电路为模M=7计数分频电路。5-17试用集成中规模4位二进制计数器74HC161采用复位法（异步清除）及置数法（同步置数）分别设计模M=12的计数分频电路。解：（1）用复位法实现；（2）用置0000法实现；（3）用置1111法实现；（4）用置任意数（例1000）法实现；（5）用进位输出置最小数实现。图题解5-175-18由2片74HC161组成的同步计数器如图5-75所示，试分析其分频比（即Y与CP之频比），当CP的频率为20kHz，Y的频率为多少？图5-75题5-18解：该电路其模为，经D触发器2分频后，电路的分频系数为200∶1。若CP的信号频率为20kHz，则输出Y的频率等于100Hz。5-19试分析如图5-76所示由两片4位双向移位寄存器74HC194器件构成的7位串行-并行变换电路的工作过程。图5-76题5-19解：电路工作前先清零。第1个CP信号到来后，由于致使，移位寄存器进行并行输入，置入标志数，且使。从第2个CP信号输入开始，移位寄存器进行右移操作，接受串行输入数据。经过7个CP信号右移7次后，标志位0移至，表明串入数据已全部移入，转为并行数据，并从移位寄存器的输出。第9个CP信号到来时，由于，又使得，移位寄存器再次进行并行输入，置入标志数，重复上述过程。5-20某程序控制机床分9步循环工作，请用CD4017为该机床设计一个9步循环控制器（即CD4017的九个输出端依此出现高电平）。解：图题解5-20思考题与习题6-1选择题（1）TTL单定时器型号的最后几位数字为（A）。A.555B.556C.7555D.7556（2）用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为(B)。A.3.33VB.5VC.6.66VD.10V（3）555定时器可以组成(ABC)。A.多谐振荡器B.单稳态触发器C.施密特触发器D.JK触发器（4）若图6-43中为TTL门电路微分型单稳态触发器，对R1和R的选择应使稳态时：（B）图6-43A.与非门G1、G2都导通（低电平输出）；B.G1导通，G2截止；C.G1截止，G2导通；D.G1、G2都截止。（5）如图6-44所示单稳态电路的输出脉冲宽度为tWO=4μs，恢复时间tre=1μs,则输出信号的最高频率为（C）。图6-44A.fmax=250kHz;B.fmax≥1MHz;C.fmax≤200kHz。（6）多谐振荡器可产生（B）。A.正弦波B.矩形脉冲C.三角波D.锯齿波（7）石英晶体多谐振荡器的突出优点是（C）。A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭（8）能将正弦波变成同频率方波的电路为（B）。A.稳态触发器B.施密特触发器C.双稳态触发器D.无稳态触发器（9）能把2kHz正弦波转换成2kHz矩形波的电路是（B）。A.多谐振荡器B.施密特触发器C.单稳态触发器D.二进制计数器（10）能把三角波转换为矩形脉冲信号的电路为（D）。A.多谐振荡器B.DACC.ADCD.施密特触发器（11）为方便地构成单稳态触发器，应采用（C）。A.DACB.ADCC.施密特触发器D.JK触发器（12）用来鉴别脉冲信号幅度时，应采用（D　）。A.稳态触发器B.双稳态触发器C.多谐振荡器D.施密特触发器（13）输入为2kHz矩形脉冲信号时，欲得到500Hz矩形脉冲信号输出，应采用（D）。A.多谐振荡器B.施密特触发器C.单稳态触发器D.二进制计数器（14）脉冲整形电路有（BC）。A.多谐振荡器B.单稳态触发器C.施密特触发器D.555定时器（15）以下各电路中，（B）可以产生脉冲定时。A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器6-2判断题（正确打√，错误的打×）（1）当微分电路的时间常数τ=RC<