华为硬件可测性设计规范

单板可测性设计 规范 编程规范下载gsp规范下载钢格栅规范下载警徽规范下载建设厅规范下载 前 言 激烈的市场竞争要求产品具有更短的面世时间、更完善的功能、更高的品质、更低 的制造费用，这也给测试领域提出了新的挑战，具体 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 现在更复杂的电路和芯片、更高 的板密度、更短的装备开发时间、更低的装备费用和测试费用。测试装备将成为衡量生 产率、制造能力及实用性水平的重要 标志 禁止坐卧标志下载饮用水保护区标志下载桥隧标志图下载上坡路安全标志下载地理标志专用标志下载 。华为公司一向重视测试装备的开发，但在过 去的产品开发流程中，产品开发和测试装备开发脱节，缺乏良好可测性的产品设计制约 了测试装备的开发周期、开发成本和生产测试成本，制约了测试的全面性。新的产品综 合开发流程要求产品开发和测试装备开发同步，奠定了开展可测性设计、在产品开发中 构建产品质量的基础。 本规范结合华为公司的实际情况，从功能测试和在线测试的角度阐述了单板可测性 设计的原理和规定。 本标准于 。 本标准起草单位： 本标准主要起草人： 本标准批准人： 目 次 164.2.8 其他 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154.2.7 减少测试点的 方法 快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154.2.6 在线编程 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144.2.5 FPGA和EPLD设计 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144.2.4 NAND-Tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114.2.3 边界扫描设计 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114.2.2 反馈环路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104.2.1 芯片的控制引脚 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104.2 电路设计规范 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104.1.6 其他 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104.1.5 焊锡面元件高度 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104.1.4 测试点到其它物体的间距 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94.1.3 两个测试点中心间隔 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94.1.2 Tooling Holes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94.1.1 测试点 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94.1 机械设计规范 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 ICT 可测性设计规范 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73.2.4 其他 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63.2.3 测试夹具 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43.2.2 自检和自环 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23.2.1 机械结构的可测性设计 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23.2 单板功能测试可测性设计 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13.1 功能测试装备原理说明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 功能测试可测性设计规范 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 定义 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 范围 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 单板可测性设计规范 1 范围 本规范适用于公司单板的软、硬件设计，用来指导开发人员在进行单板软件、硬件设计 时充分考虑单板的生产可测试性。 2 定义 为了兼顾设计的灵活性和规范性，将条款分为RULE和RECOMMENDATION；为便于 理解，部分条款还提供了说明。 RULES 规定的条款必须遵守，使用关键词“必须”或“不能”来表达。 RECOMMENDATIONS 规定的条款在一般情况下应该遵守，使用关键词“应该”或“不应该”来表达。 DESCRIPTIONS 详细阐述各条款的含义、实例的说明性的文字。 缩略语的含义： UUT 被测单元 FT 功能测试 ICT 在线测试 DFT 可测性设计 3 功能测试可测性设计规范 3.1 功能测试装备原理说明 1 FIXTURE UUTinput output control TESTER stimulator detectorcontroller 图1 测试装备原理框图 功能测试一般是通过被测单元（UUT）的对外接口对UUT进行测试，测试原理如图1 所 示：测试装备提供各种激励信号源，通过UUT的对外接口激励被测板；同时测试装备接收 UUT的响应信号，并将响应信号和预期结果相比较，判断功能的好坏。功能测试可以判断 被测板某种功能的好坏，测试结果的可靠性高，但故障定位较差。 3.2 单板功能测试可测性设计 3.2.1 机械结构的可测性设计 要测试单板，被测单板必须能方便可靠地连接到测试装备上。被测单板的物理尺寸、 接插件的类型和位置、接口信号的分配等对测试装备的开发周期和成本、测试时间影响很 大，必须加以规范。 3.2.1.1 单板的外型、尺寸 RECOMMENDATIONS 新产品的单板尺寸应该采用尺寸为 11025mil X 9188mil 的单板（即标准板），或者应该 符合同类产品（交换、传输、无线等）的单板尺寸、外型，不应随意改变单板尺寸、外 型。 传输类产品单板尺寸应该为 8603mil X 12638mil（218.5mm X 321mm）。 DESCRIPTIONS 改变单板的尺寸、外型会增加单板测试和加工的难度和成本。例如，公司的A、C型机 只有一种单板尺寸，但是B型机有的单板（BNET、CTN等）很大，这不仅使测试装备重新 设计机械结构，而且使工艺、生产、运输等等环节都因为单板尺寸变化而重新调整。尺寸 增大也严重影响BNET板的SMT、波峰焊等工艺质量，造成该板的测试直通率低，一度影响 B型机发货。 3.2.1.2 单板的接插件位置 RULES a. 当单板尺寸为 11025mil X 9188mil 且采用欧式连接器时，欧式连接器在标准单板上的 位置必须符合公司的标准，如图2，必须是 A=510mil，B=1975mil，C=500mil，或者是 2 A=610mil，B=1775mil，C=600mil（二次电源板），不能擅自改变。（A、B、C 距离的具 体测量方法如图 2 所示） b. 假如在标准单板上只有一个欧式连接器，那么必须选择图 2 中上下两个欧式连接器里 的一个，并且其位置不能改变，如图 3 所示。 A B C .................. A .................. .................. B .................. C 正 面 图2 单板外型示意图 A C 正 面 正 面 图3 单板外型示意图 DESCRIPTIONS 我司标准板的欧式连接器的间距有1775mil、1875mil、1975mil、2075mil等几种，有些 单板的欧式连接器的间距是1875mil但相对位置又不同。测试装备为了适应不同尺寸的 UUT，设计了不同的接口板，增加了测试装备的开发和维护成本。间距的多样性对老化装 备的影响更大，极大地增加了老化装备的种类，增加了装备开发和使用成本。 3.2.1.3 单板的电气连接 RECOMMENDATIONS 3 a. 单板的对外接口信号中有一些是多数单板共有的，新设计的单板时这些信号线在接插 件上的位置应该和已有成熟单板保持一致。这些信号主要有： 电源信号、地信号、串口信 号等。 b. 被测单板内部的重要信号应该引到对外接口上，以便提高测试的质量，如重要的时钟 信号、光/电转换中的电信号、码型变换信号等。 RULES 必须将单板中具有边界扫描的芯片设计成菊花链形式，并将TCK、TMS、TDO，TDI信 号引到单板的对外接口上。 DESCRIPTIONS 统一被测单板的接插件和信号分配可以减少测试装备和老化装备的种类，减少开发和 使用费用。如果单板内部的某些信号很重要需要测试，或对故障定位有利，应该将这些信 号引到对外接口上，可以简化测试装备的结构，提高使用的方便性。 3.2.2 自检和自环 单板的自检与自环，可以给测试带来许多方便，同时也为产品本身的调试及故障定位 带来许多方便。 3.2.2.1 硬件支持自检、自环 单板上芯片的自检可以分成几种情况： RULES 第一种情况：不需要额外增加硬件，就可以对芯片进行自检。这种情况单板必须对芯 片自检。 例如：CPU、存储器、大部分通讯芯片等，都可以不增加硬件进行自检。 RECOMMENDATIONS 第二种情况：增加少量硬件，才能对芯片进行自检。 这种情况，在成本允许的前提 下，单板应该设计自检回路。 RECOMMENDATIONS 对于可编程的芯片（EPLD、FPGA），应该设计自检寄存器或设计自检逻辑。 3.2.2.1 软件支持自检、自环 RECOMMENDATIONS 单板软件应该支持自检和自环。 自检结果应该可以通过控制接口上报（邮箱、串口或 电平等）。 4 CPU 存 贮 器 电 信 号 处 理 电 /光 转 换 光 /电 转 换 光 口 邮 箱 HW HDLC 接 口 IC 串 口 E1/T1 接 口 自 检 自 检 电 电 内部 自环 内部 自环 内部 自环 部 自环 外 部 自环 外 部 自环 外 图4 典型单板原理框图 DESCRIPTIONS 对于有CPU的单板，应在单板软件中增加自检命令。若单板上的程序分为两部分： BIOS程序和主体程序，则自检程序既可以附加到BIOS程序后，上电后自检；也可以附加到 主体程序后，接收自检命令并作相应自检。 例如，如图4所示，如果一个单板包括CPU、存储器、串口、HDLC、HW、E1/T1、邮 箱、光口等等资源，在进行硬件设计和软件编程时应该考虑以下内容： a. CPU能够对本地存储器全部空间自检并通过控制接口上报自检结果； b. CPU能够对邮箱空间读写，进行自检并通过控制接口（邮箱）上报结果； 单板本身具有串行收发功能的信号，在软件、硬件上要支持单板内、外自环的工作方 式。具体说明如下： c. 光口的电信号能够在单板内自环，当设置成自环工作方式后，CPU能够将自环测试结 果通过控制接口上报。 d. 外部光口可以自环，测试装备提供环回通道，单板自己完成收发功能，并能将自检结 果上报。 e. HDLC链路在单板内可以设置成自环工作方式，CPU能够将自环测试结果通过控制接 口上报。 f. HDLC链路在单板外可以自环，测试装备提供环回通道，单板自己完成收发功能，并 能将自检结果上报。 g. E1/T1在单板内可以设置成自环工作方式，CPU能够将自环测试结果通过控制接口上 报。 5 h. E1/T1链路在单板外可以自环，测试装备提供环回通道，单板自己完成收发功能，并 能将自检结果上报。 3.2.3 测试夹具 当被测单板接插件上的信号不能满足测试要求，或者被测单板的外形尺寸不合适时， 功能测试装备需要制作测试夹具，直接通过单板内部的测试点进行测试。 RULES 3.2.3.1 对于单板上的低频信号测试点，使用一般的弹簧探针，测试点的间距必须＞2.5mm， 直径必须＞1mm。 3.2.3.2 对于单板上的高频信号测试点，因为需要使用屏蔽探针，测试点的间距必须＞ 5.08mm，测试点直径（中心阴影部分）必须为1mm；非敷铜区（无阴影圆环部分）内 径1mm，外径2mm；屏蔽环（外部阴影圆环部分）内径2mm，外径3mm，并且不能敷 阻焊剂。屏蔽针焊盘结构如图5所示。 3.2.3.3 单板的测试点必须放在焊接面，不能放在元件面。因为双面针床的可靠性、操作方 便性都不如单面针床，而且价格昂贵。 RECOMMENDATIONS 3.2.3.4 测试点（包括图5中间的焊盘）应该为平焊盘而不是过孔。 3.2.3.5 UUT 以电缆形式进出单板的信号应该留测试点，其中DIP封装或类似的接插件的信号 可直接利用接插件的管脚作为测试点，但类似BNC、SMA、SMB、OSX等屏蔽接插件 的信号应该外加测试点，测试点的规范要符合上面高频测 试点要求。 图5 高频测试点示意图 DESCRIPTIONS 6 图 6 是高频探针的截面图，中间探针部分（Signal Conductor）要和被测信号良好接 触，周围的屏蔽套部分（Shielding Plunger）要和地良好接触，所以要求测试点如图 5 所 示。 Shielding Plunger Signal Conductor Shielding Tube Dielectric Insulator 图6 高频探针剖面示意图 3.2.4 其他 3.2.4.1 通讯协议 RECOMMENDATIONS 产品内部的通讯协议应该和行业内的标准或企业内的标准兼容，不应该因为和产品外 部无关就随意更改。 单板在升级时应该兼容原版本的通讯协议。 我公司使用较多的产品内部通讯协议主要是《万能主从节点通讯协议》 。 DESCRIPTIONS 产品内部各单板用各种各样的协议相互通讯，有些协议是行业标准，有些协议是公司 内部通用的，有些是开发人员自定的；有些单板软件严格遵守协议规定，有些则根据情况 进行简化，结果造成了协议繁多的局面。 例如公司的一些单板软件使用类似HDLC的协议， 却修改了协议里的各种命令的编码。 测试装备要和被测单板通讯，就需要开发这些协议软 件，繁多的协议增加了工作量，降低了测试装备的稳定性。 3.2.4.2 减少单板的人工参与调整 测试装备主要用于大批量生产测试，对测试装备的测试时间、自动化程度、操作的方 便性有较高要求。 RECOMMENDATIONS a. 单板不应该使用拨码开关设置工作方式，而应该在单板软件中设置。 7 b. 单板设计应该避免对单板的参数进行人工调整，如可调电阻、可调电容、可调电感 等。 c. 为了提高测试效率，待测的对外接口信号应该引出到背面的接插件上，而不要引出到 前面板（拉手条）上。 DESCRIPTIONS 用拨码开关设置工作方式的单板，在测试时为保证测试的完备性，需要在测试过程中 拨动拨码开关，这样会大大降低测试效率。单板测试过程中如果需要人工调整参数，则很 难实现自动化。单板的大部分信号都引出到背面的接插件上，如果前面板上也有需测信 号，则测试夹具不易实现，连接被测单板的时间也长，影响生产效率。 3.2.4.3长时间测试指标的保证 RECOMMENDATIONS 需要长时间测试才能得出结果的指标，应该在设计中充分保证，不能靠测试来保证。 DESCRIPTIONS 长时间测试的指标有：传输误码率，时钟的长期漂移特性等，对每个单板的这些指标 都进行长时间的测试，测试的效率很低。生产上对这些指标的测试，应该用抽检的方法。 3.2.4.4 测试专用工作方式 RULES 许多通讯协议专用芯片都提供透明工作方式或支持多种通讯协议，必须可以控制单板 软件将专用芯片设置为透明工作方式或选择简单的通讯协议。 RECOMMENDATIONS a. 当单板的正常工作方式无法满足测试需求时，应该在单板软件中增加专门用来配合 生产测试的模块，或者专门为生产测试编写可下载的程序。这些专门的测试模块提供的功 能包括：设置单板为测试状态；上报自检、自环测试结果；上报本板的ID号；通过串口/邮 箱接收外部的控制（交互功能）等。具体功能由产品开发工程师和装备开发工程师共同决 定。 b. 有些输出信号在实际工作时很复杂很难测试，单板软件应该可以控制这些输出信号 在测试方式提供稳定的输出信号。 DESCRIPTIONS 生产测试的目的主要是检验生产加工中可能产生的质量问题，生产加工中的问题基本 是硬件故障，也就是说生产测试主要检验硬件故障。为了方便测试，有时需要单板软件中 有专用测试程序，或可下载专用于测试的单板软件。有些单板的通讯协议很复杂，但如果 将通讯协议专用芯片设置到一种简单的通讯协议，对硬件故障检测的覆盖率是一样的，测 8 试装备的开发难度却小很多。有些单板的输出信号是无规律变化的，例如GSM的某些单板 输出跳频信号在正常工作时频率在不断变化，很难跟踪测量，开发和装备工程师讨论后在 修改了单板软件，当单板进入测试方式时，该信号稳定在某个频率下，可以方便地测试。 3.2.4.5 条码 RULES 在设计单板时，必须留有贴条码的位置，同类单板必须贴在相同的位置。 DESCRIPTIONS 条码是生产质量控制的基本条件手段。测试装备基本配置了条码扫描仪，并通UUT的 条码，把测试结果存到数据库中。 4 ICT 可测性设计规范 4.1 机械设计规范 4.1.1 测试点 RECOMMENDATIONS 4.1.1.1 每个网络在焊锡面应该提供一个测试点。测试点可是Drill hole 和Via hole，应该设计 专门的测试点。 4.1.1.2 测试点直径d应该满足：d≥40mil/1mm。 4.1.1.3 测试点密度最高为每平方英寸30个点（平均数）/每平方厘米4~5个点。 RULES 测试点直径d应该满足：d≥ 24mil/0.6mm 4.1.2 Tooling Holes RECOMMENDATIONS 单板应提供两个或三个非金属化定位孔，d=125±2mil。 RULES 标准板的定位孔位置和大小必须和现有单板相同。 4.1.3 两个测试点中心间隔 RECOMMENDATIONS 两个测试点中心距d应该满足：当使用100mil探针时， d≥85mil/2.16mm；当使用 75mil探针时， 70mil≤d＜85mil； 当使用50mil探针时，50mil≤d＜70mil/1.78mm。 RULES 两个测试点中心距d必须满足：d≥50mil。 4.1.4 测试点到其它物体的间距 以下的间距指边沿之间的距离而不是中心距。 RECOMMENDATIONS 4.1.4.1 测试点到过孔的间距d应该满足： d≥20mil/0.5mm。 9 4.1.4.2 测试点到元件焊盘间距d应该满足： d≥20mil/0.5mm。 4.1.4.3 测试点到焊锡面走线的间距d应该满足： d≥20mil/0.5mm。 4.1.4.4 测试点到焊锡面元件（如SMD）的间距d应该满足： d≥50mil/1.27mm。 4.1.4.5 测试点到模具孔的间距d应该满足：d≥20mil/0.5mm。 4.1.4.6 测试点到PCB板边的间距d应该满足： d≥125mil/3.175mm。 RULES 4.1.4.7 测试点到过孔的间距d必须满足： d≥12mil/0.30mm。 4.1.4.8 测试点到元件焊盘间距d必须满足： d≥ 12mil/0.30mm。 4.1.4.9 测试点到焊锡面走线的间距d必须满足： d≥12mil/0.30mm。 4.1.4.10 测试点到焊锡面元件（如SMD）的间距d必须满足： d≥25mil/0.63mm。 4.1.5 焊锡面元件高度 RECOMMENDATIONS 焊锡面元件高度应该满足H≦150mil/3.81mm。应该把超过此高度的元件列表通知测试 工程师。 4.1.6 其他 RULES 4.1.6.1 不能在焊接面飞线。 4.1.6.2 焊接面的标签不能挡住测试点。 4.1.6.3 单点网络的ICT测试点必须命名为：TP +序号，可以没有丝印。 4.1.6.4 归档文件必须是 PADS： *.JOB，CADENCE： *.VAL。 4.2 电路设计规范 4.2.1 芯片的控制引脚 RECOMMENDATIONS 4.2.1.1 应该尽量使用输出为三态的元器件，使能控制脚应该用大于470Ω的电阻上拉/下拉 至电源或地，并在PCB上预留测试点。 4.2.1.2 芯片的预置、复位、清零、使能控制脚应该用大于470Ω的电阻上拉/下拉至电源或 地，并在PCB上预留测试点。 4.2.1.3 应该尽量使用输出可关断的时钟或晶体振荡器，或在输出处增加三态输出的门电 路。 4.2.2 反馈环路 RECOMMENDATIONS 反馈环路应该可以被切断或隔离，这可以用三态门电路来实现 4.2.3 边界扫描设计 4.2.3.1 边界扫描器件 10 RECOMMENDATIONS a. 应该优先使用符合IEEE1149.1标准的器件。 b. 无边界扫描功能的器件应该优先预留测试点，这样可以增大器件失效测试的覆盖范围 。 RULES 部分器件有使能控制引脚控制边界扫描功能的使能，必须能够在测试时使能边界扫描 功能。 DESCRIPTIONS 边界扫描被在线测试仪认为是数字ASIC缺省测试方法，能减少编程时间和解决不可接 触的问题。有边界扫描功能的器件的引脚可以通过TAP检测状态和控制输出，也就是说即使 没有预留测试点这些引脚理论上也是可观可控的，而无边界扫描功能的器件必须通过PCB上 预留的测试点观测或控制。 有些器件可以控制边界扫描功能的使能，例如PEB20320的 P65和SC400的Y11（BNDSCEN）引脚，为了在测试时能使用边界扫描功能，这些引脚必须 通过电阻接地，并且预留测试点。 4.2.3.2 边界扫描器件的连接 RULES 单板上所有的边界扫描器件应连成一个单链，如图7所示。 TDI TDO TMS TCK /TRST TDI TDO TMS TCK /TRST TDI TDO TMS TCK /TRST J U1 U2 Ui … … … … · · ···· Vcc Vcc · · · · 图7 4.2.3.3 TAP - Test Access Port 11 RULES a. TAP的四个必有的引脚TDI、TMS、TCK、TDO和一个可选的引脚TRESET必须在 PCB上预留测试点。 b. TAP各引脚必须有一个合适的上拉/下拉电阻，具体规定如下： TDI： 上拉电阻。 上拉电阻阻值的选择可以参照具体器件手册，如果器件手册没有指明，一般选取 4.7K，注意不能小于1K。 TDO：悬空但必须留出测试点。 TMS：上拉电阻。 上拉电阻阻值的选择可以参照具体器件手册，如果器件手册没有指明，一般选取 4.7K，注意不能小于1K。 TCK：建议下拉1K电阻。 /TRST：下拉1K电阻。 综上所述，建议JTAG测试引脚接法如图8所示： TDI TMS TDO TCLK /TRST VccVcc 图8 RECOMMENDATIONS a. TAP的引脚应该放在一个连接器上，以便通过该连接器做扫描测试。 b. 对于复用TAP引脚的边界扫描器件如Altera的7000S、8000系列和Xilinx的XC系列等， 应该固定配置为边界扫描功能。 DESCRIPTIONS 除了单板设计要遵守本文规定外，开发测试程序还需要说明所有引脚（含电源/地及无 用脚）功能的BSDL（Boundary & Scan Described Language）文件。对于球栅阵列 12 （BGA）封装的器件需要说明以下4种参数的ASCII文件。产品开发工程师在选用新器件时 应注意向供应商索取这两份文件。 vddpowerK08255 ............... tdooutputNTLC03 ram_addinputLVTTLB02 Signal Name Pin Function Logic Family Solder Ball Numberin 我司常用边界扫描器件： Xilinx： XC4000/5000/9500系列 XC3000(>7.5K Gates) Altera： Max7000s/9000 Flex8000/10k /FLASHlogic Actel： ACT2A12xx/3A14xx 3200DX Intel： 386/486/586/Pentium AMD：sc400 TI： TMS320C2x/4x/5x SN74ABT8240/8244/8245 Motorola： MC68360/040 Brooktree：BT8230 Siemens： PEB20320 4.2.4 NAND-Tree RULES 具有NAND-Tree的器件的测试引脚必须在PCB上预留测试点，必须通过一个合适的电 阻接电源或地，其值参考芯片手册。 DESCRIPTIONS 产品开发工程师在选用新器件时应注意向供应商索取 描述NAND-Tree器件的 *.TR2 文 件。 我司采用之NAND-Tree器件有：82371SB。 4.2.5 FPGA和EPLD设计 RECOMMENDATIONS 4.2.5.1 应该将输出引脚设计为三态输出，并设计一个外部输入控制引脚控制这些输出引 脚。外部输入控制引脚必须预留测试点，并通过合适的电阻接电源或地。 4.2.5.2 应该设计能描述软件型号和和版本的存储单元，并可以读取存储单元内容。 13 4.2.5.3 应该设计“或输入”和“混合输出”，这样只用一对向量即可得到管脚级错误覆 盖。 4.2.5.4 应该设计直通模式，简化输入、输出的测试关系，可通过简单的输入输出关系得到 管脚级错误覆盖。 4.2.5.5 设计FPGA/EPLD等器件应该产生测试向量，提供下列文件。 .XNF2000, 3000, 4000, 5000, 7000, 9500Xilinx .EDOQL-pASIC devicesQuickLogic .SIMLSI&ispLSI: 1000, 2000, 3000, 6000Latticep .RPTFlash370 devicesCypress .JED .VHD & .XRF Older MACH devices Newer MACH devices AMD .EDO MAX: 5000, 7000, 9000 FLEX: 6000, 8000, 10K Altera .EDN & .PINACT1, ACT2, ACT3, 1200XL, 3200DXActel .JEDStandard PALs, GALsPLD 4.2.6 在线编程 RULES 4.2.6.1 对必须在线写入程序的NVM、ROM、EPROM、EEPROM器件，W/R端不能直接连 电源或地固定为读状态，各控制端必须在线可控，不能直接连电源或地。 4.2.6.2 对必须在线写入程序的Flash、ISP器件，其编程端必须在线可控，不能直接连地或电 源。 4.2.7 减少测试点的方法 以下省掉测试点方法虽不影响故障覆盖率，但影响故障定位，所以应该在无法放置测 试点采用。 14 R? R-PACK 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 U? 74HC245 A1 2 A2 3 A3 4 A4 5 A5 6 A6 7 A7 8 A8 9 G 19 DIR 1 B1 18 B2 17 B3 16 B4 15 B5 14 B6 13 B7 12 B8 11 图9(a) VCC VCC3 VCC VCC3 ISA10 A10 ISA11 A11 ISA12 A12 ISA13 A13 ISA14 A14 ISA15 A15 ISA16 A16 ISA17 A17 ISA18 A18 ISA19 A19 ISA20 A20 ISA21 A21 ISA22 A22 ISA23 A23 ISA24 A24 ISA25 A25 VCC3 GND GND R27 0 U6 ALVC164245 VCCA 42 VCCB 7 VCCA 31 1A1 47 1A2 46 1A3 44 1A4 43 1A5 41 1A6 40 1A7 38 1A8 37 2A1 36 2A2 35 2A3 33 2A4 32 2A5 30 2A6 29 2A7 27 2A8 26 1OE# 48 2OE# 25 1DIR 1 2DIR 24 VCCB 18 1B1 2 1B2 3 1B3 5 1B4 6 1B5 8 1B6 9 1B7 11 1B8 12 2B1 13 2B2 14 2B3 16 2B4 17 2B5 19 2B6 20 2B7 22 2B8 23 GND 4 GND 10 GND 15 GND 21 GND 28 GND 34 GND 39 GND 45 ISA21 SA21 ISA20 SA20 ISA19 SA19 ISA18 SA18 ISA25 SA25 ISA24 SA24 ISA23 SA23 ISA22 SA22 RP70 33X4-8 4 3 2 1 5 6 7 8 RP71 33X4-8 4 3 2 1 5 6 7 8 BSD 图 9(b) RECOMMENDATIONS 4.2.7.1 如图9(a)，如244/245/26c31/26c32等简单逻辑器件（直通）与一排阻相连，若排阻另 一端都可访问，则与244器件相连的一端应该至少保证一个电阻可测。 4.2.7.2 如图9(b)，BS器件与244等简单器件（逻辑为直通模式）相连，其相连端可省略测试 点。匹配排阻应该至少保证一个电阻可测。 15 单 点 图10 4.2.7.3 如上图，除TAP口以外的纯边界扫描器件的连接，应该省略测试点。对此，中试工 艺可根据原理图生成一个 报告 软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载 文件，详细描述测试点需求信息。 4.2.7.4 我司ICT设备最大测试能力为2048点，因此单板上的测试点不应该超过此数，其他 减少测试点情况应该与测试工程师一起考虑。 4.2.8 其他 RULES 4.2.8.1 DS2154的P14(TEST)必须通过电阻接地，并在PCB上预留测试点。 4.2.8.2 PEB20320的P65(TEST)必须通过电阻接地，并在PCB上预留测试点。 4.2.8.3 MCS-51系列的P31(VP/EA)接电源时，必须通过电阻接电源，并在PCB上预留测试 点。 RECOMMENDATIONS 4.2.8.4 应该增加跳线隔离电池和其它电路，避免测试时可能对电池的放电。 4.2.8.5 SC400器件的Y11(BNDSCNEN)应该通过电阻接地，并在PCB上预留测试点。 4.2.8.6 T7688的P33（/ICT）应该在PCB上预留测试点。 4.2.8.7 16244(或其他驱动电路)输入悬空或前级状态不定时，其使能端（/G）应该通过电阻 接地，并在PCB上预留测试点。 4.2.8.8 SD509的32M和2M工作时钟应该能被禁止掉。 4.2.8.9 386、486等CPU芯片应该能被复位或使其各脚呈高阻。 4.2.8.10 单板硬件升级时应该尽量避免改变原有测试点，避免重做夹具。 16 17