XGMII/XLGMII/CGMII/XAUI/XLAUI/CAUI高速总线简介在以太网标准中，MAC层与PHY层之间的10Gbps/40Gbps/100Gbps速率等级所对应的接口分别为XGMII/XLGMII/CGMII，由于XGMII/XLGMII/CGMII是并行总线，而且采用的是单端信号，HSTL电平，最大传输距离只有不到7cm。所以在实际应用中，XGMII/XLGMII/CGMII基本上被XAUI/XLAUI/CAUI替代。XAUI/XLAUI是四通道串行总线，采用的差分信号，CML逻辑传输，并且进行了扰码，大大增强了信号的抗扰性能，使得信号的有效传输距离增加到50cm。XGMII接口概述：TXD[31:0]：数据发送通道，32位并行数据。RXD[31:0]：数据接收通道，32位并行数据。TXC[3:0]：发送通道控制信号，TXC=0时，
表
关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf
示TXD上传输的是数据；TXC=1时，表示TXD上传输的是控制字符。TXC[3:0]分别对应TXD[31:24],TXD[23:16],TXD[15:8],TXD[7:0]。RXC[3:0]：接收通道控制信号，RXC=0时，表示RXD上传输的是数据；RXC=1时，表示RXD上传输的是控制字符。RXC[3:0]分别对应RXD[31:24],RXD[23:16],RXD[15:8],RXD[7:0]。TX_CLK：TXD和TXC的参考时钟，时钟频率156.25MHz，在时钟信号的上升沿和下降沿都采样数据。156.25MHz*2*32=10Gbps。RX_CLK：RXD和RXC的参考时钟，时钟频率156.25MHz，在时钟信号的上升沿和下降沿都采样数据。XGMII接口共74根连线，单端信号，采用HSTL/SSTL_2逻辑，端口电压1.5V/2.5V，由于SSTL_2的端口电压高，功耗大，现在已很少使用。HSTL即HighSpeedTransceiverLogic，高速发送逻辑的意思。SSTL，即StubSeriesTerminatedLogic，短路终止逻辑，主要用于高速内存接口，SSTL目前存在两种标准，SSTL_3是3.3V标准；SSTL_2是2.5V标准。XAUI接口：由于受电气特性的影响，XGMII接口的PCB走线最大传输距离仅有7cm，并且XGMII接口的连线数量太多，给实际应用带来不便，因此，在实际应用中，XGMII接口通常被XAUI接口代替，XAUI即10Gigabitattachmentunitinterface，10G附属单元接口，XAUI在XGMII的基础上实现了XGMII接口的物理距离扩展，将PCB走线的传输距离增加到50cm，使背板走线成为可能。源端XGMII把收发32位宽度数据流分为4个独立的lane通道，每个lane通道对应一个字节，经XGXS(XGMIIExtenderSublayer)完成8B/10B编码后，将4个lane分别对应XAUI的4个独立通道，XAUI端口速率为：2.5Gbps*1.25*4＝12.5Gbps。在发送端的XGXS模块中，将TXD[31:0]/RXD[31:0],TXC[3:0]/RXC[3:0],TX_CLK/RX_CLK转换成串行数据从TXLane[3:0]/RXLane[3:0]中发出去，在接收端的XGXS模块中，串行数据被转换成并行，并且进行时钟恢复和补偿，完成时钟去抖，经过5B/4B解码后，重新聚合成XGMII。XLGMII/CGMII接口概述XLGMII/CGMII接口以及RS子层处于MAC和PHY之间。XLGMII/CGMII接口是IEEE802.3ba规定的一种与介质无关的接口。它提供独立的64bits位宽的发送和接收数据通道，仅支持全双工操作。XLGMII/CGMII接口是连接MAC子层和物理层之前的标准以太网接口，负责MAC和PHY之间的通信。CGMII有三类信号：64bits数据信号（TXD和RXD）,8bits控制信号（TXC和RXC）以及时钟信号（TX_CLK和RX_CLK），64bits数据信号（TXD和RXD）,8bits控制信号（TXC和RXC）输入到8条数据通道，同方向的8条数据通道共用一个时钟TX_CLK/RX_CLK, 8条通道使用round‐robin顺序传输一个字节数据流。 XAUI/XLAUI/CAUI总线的的物理结构如下图所示。XAUI/XLAUI/CAUIXAUI接口采用差分线，收发各四对，CML逻辑，AC耦合方式，耦合电容在10nF~100nF之间。XAUI/XLAUI/CAUI在物理结构上是一样的，收发通道独立，各四对差分信号线。对于XAUI总线，每对差分线上的数据速率为3.125Gbps，总数据带宽为12.5Gbps，有效带宽为12.5Gbps*0.8=10Gbps（因为XAUI总线数据在传输前进行了8B/10B变换，编码效率为80%）。对于XLAUI总线，每对差分线上的数据速率为10.3125Gbps，总数据带宽为41.25Gbps，有效带宽为41.25Gbps*(64/66)=40Gbps（因为XLAUI总线数据在传输前进行了64B/66B变换，编码效率为96.97%）。对于CAUI总线，每对差分线上的数据速率为25.78125Gbps，总数据带宽为103.125Gbps，有效带宽为103.125Gbps*(64/66)=100Gbps（因为CAUI总线数据在传输前进行了64B/66B变换，编码效率为96.97%）。
浙公网安备 33021202002483