本科生期末试卷（一）
1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ 冯·诺依曼）计算机。
2 某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（-(231-1) ）。
3 以下有关运算器的描述，（ 算术运算与逻辑运算 ）是正确的。
4 EEPROM是指（电擦除可编程只读存储器 ）。
5 常用的虚拟存储系统由（ 主存-辅存）两级存储器组成，其中辅存是大容量的磁表面存储器。
6 RISC访内指令中，操作数的物理位置一般安排在（ 两个通用寄存器）。
7 当前的CPU由（ 控制器、运算器、cache ）组成。
8 流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（大于前者 ）。
9 在集中式总线仲裁中，（ 独立请求）方式响应时间最快。
10 CPU中跟踪指令后继地址的寄存器是（ 程序计数器）。
11 从信息流的传输速度来看，（ 单总线）系统工作效率最低。
12 单级中断系统中，CPU一旦响应中断，立即关闭（中断屏蔽）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
13 安腾处理机的典型指令
格式
pdf格式笔记格式下载页码格式下载公文格式下载简报格式下载
为（ 41）位。
14 下面操作中应该由特权指令完成的是（从用户模式切换到管理员模式）。
15 下列各项中，不属于安腾体系结构基本特征的是（ 超线程）。
本科生期末试卷（二）
1 冯·诺依曼机工作的基本方式的特点是（ 按地址访问并顺序执行指令）。
2 在机器数（ 补码 ）中，零的表示形式是唯一的。
3 在定点二进制运算器中，减法运算一般通过（ 补码运算的二进制加法器）来实现。
4 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（0—64M ）。
5 主存贮器和CPU之间增加cache的目的是（ 解决CPU和主存之间的速度匹配问题）。
6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ 隐含寻址方式 ）。
7 同步控制是（由统一时序信号控制的方式）。
8 描述PCI总线中基本概念不正确的句子是（ PCI设备一定是主设备、系统中只允许有一条PCI总线）。
9 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为（ 1MB ）。
10 为了便于实现多级中断，保存现场信息最有效的办法是采用（ 堆栈 ）。
11 特权指令是由（ 操作系统核心程序 ）执行的机器指令。
12 虚拟存储技术主要解决存储器的（ 扩大存储容量）问题。
13 引入多道程序的目的在于（ 充分利用CPU，减少等待CPU时间）。
14 64位双核安腾处理机采用了（ 流水 ）技术。
15 在安腾处理机中，控制推测技术主要用于解决（与取数指令有关的控制相关 ）问题。
本科生期末试卷（三）
1 下列数中最小的数是（ ）。
A （101001）2 B （52）8 C （101001）BCD D （233）16
2 某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是（19，8 ）。
3 在下面描述的汇编语言基本概念中，不正确的表述是（ 汇编语言编写的程序执行速度比高级语言慢）。
4 交叉存储器实质上是一种多模块存储器，它用（ 流水 ）方式执行多个独立的读写操作。
5 寄存器间接寻址方式中，操作数在（ 主存单元 ）。
6 机器指令与微指令之间的关系是（ 用若干条微指令实现一条机器指令）。
7 描述多媒体CPU基本概念中，不正确的是（ MMX指令集是一种多指令流多数据流的并行处理指令、多媒体CPU是以超标量结构为基础的CISC机器）。
8 在集中式总线仲裁中，（ 菊花链）方式对电路故障最敏感。
9 流水线中造成控制相关的原因是执行（ 条件转移 ）指令而引起。
10 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（ 采用分布式仲裁策略）。
11 下面陈述中，不属于外围设备三个基本组成部分的是（ 计数器）。
12 中断处理过程中，（ 开中断 ）项是由硬件完成。
13 IEEE1394是一种高速串行I/O标准接口。以下选项中，（ 串行总线管理）项不属于IEEE1394的协议集。
14 下面陈述中，（分区式存储管理 ）项属于存储管理部件MMU的职能。
15 64位的安腾处理机设置了四类执行单元。下面陈述中，（ 定点执行单元）项不属于安腾的执行单元。
本科生期末试卷（四）
1 运算器的核心功能部件是（ALU ）。
2 某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（ 1M ）。
3 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ 32）。
4 双端口存储器所以能进行高速读/写操作，是因为采用（两套相互独立的读写电路 ）。
5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ 隐含寻址方式 ）。
6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址）。
7 微程序控制器中，机器指令与微指令的关系是（ 每一条机器指令由一段用微指令编成的微程序来解释执行）。
8 CPU中跟踪指令后继地址的寄存器是（ 程序计数器）。
9 某寄存器中的数值为指令码，只有CPU的（ 指令译码器）才能识别它。
10 为实现多级中断，保存现场信息最有效的
方法
快递客服问题件处理详细方法山木方法pdf计算方法pdf华与华方法下载八字理论方法下载
是采用（ 堆栈 ）。
11 采用DMA方式传送数据时，每传送一个数据，就要占用一个（ 存储周期）的时间。
12 将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈述中不正确的项是（ 前者不具有热插拔能力）。
13 下面陈述中，不属于虚存机制要解决的问题项是（ 扩大物理主存的存储容量和字长）。 14 进程从运行状态转入就绪状态的可能原因是（ 时间片已用完）。
15 安腾处理机的一组指令中，可以并行执行的指令是（ add r6=r8,r9 ）。
本科生期末试卷（五）
1 某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数位（ +(263-1) ）。
2 请从下面浮点运算器中的描述中选出两个描述正确的句子（浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现、 阶码部件只进行阶码相加，相减和比较操作）。
3 存储单元是指（ 存放1个字节的所有存储元集合）。
4 某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ 0—256KB ）。
5 用于对某个寄存器中操作数的寻址方式为（寄存器直接 ）。
6 程序控制类的指令功能是（改变程序执行的顺序）。
7 指令周期是指（ CPU从主存取出一条指令加上执行一条指令的时间）。
8 描述当代流行总线结构中基本概念不正确的句子是（当代流行的总线不是标准总线 、系统中允许有一个这样的CPU模块）
9 CRT的颜色为256色，则刷新存储器每个单元的字长是（ 8位）。
10 发生中断请求的条件是（ 机器内部发生故障）。
11 中断向量地址是（ 中断服务程序入口地址指示器）。
12 IEEE1394所以能实现数据传送的实时性，是因为（ 除优先权仲裁外，还提供均等仲裁,紧急仲裁两种总线仲裁方式）。
13 直接映射cache的主要优点是实现简单。这种方式的主要缺点是（ 如果使用中的2个或多个块映射到cache同一行，命中率则下降）。
14 虚拟存储器中段页式存储管理方案的特性为（ 空间浪费小，存储共享容易，存储保护容易，能动态连接）。
15 安腾处理机的指令格式中，操作数寻址采用（ R-R-R型 ）。
1.比较通道、DMA、中断三种基本I/O方式的异同点：
2.PCI总线中三种桥的名称是什么？简述其功能。
3. 比较cache与虚存的相同点和不同点。
4.（1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少？
（2）如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，总线带宽是多少？
1.比较通道、DMA、中断三种基本I/O方式的异同点：
(1)通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。
(2)DMA方式：数据传送速度很高，传送速率仅受到内存访问时间的限制。需要更多硬件，适用于内存和高速外设之间大批数据交换的场合。
(3)中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间开销，但硬件结构稍复杂一些。
2.PCI总线中三种桥的名称是什么？简述其功能。
解：PCI总线有三种桥，即HOST / PCI桥（简称HOST桥），PCI / PCI桥，PCI / LAGACY桥。在PCI总线体系结构中，桥起着重要作用：
（1） 它连接两条总线，使总线间相互通信。
（2） 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。
（3） 利用桥可以实现总线间的猝发式传送。
3. 比较cache与虚存的相同点和不同点。
相同点：（1）出发点相同；都是为了提高存储系统的性能价格比而构造的分层存储体系。（2）原理相同；都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储器.
不同点：（1）侧重点不同；cache主要解决主存和CPU的速度差异问题；虚存主要是解决存储容量问题。（2）数据通路不同；CPU与cache、主存间有直接通路；而虚存需依赖辅存，它与CPU间无直接通路。（3）透明性不同；cache对系统程序员和应用程序员都透明；而虚存只对应用程序员透明。（4）未命名时的损失不同；主存未命中时系统的性能损失要远大于cache未命中时的损失。
4.（1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少？
（2）如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，总线带宽是多少？
解：（1）设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得
Dr=D/T=D×1/T=D*f=4B*33*10（的六次方）/s=132MB/s
(2)64位=8B
Dr=D*f=8B*66*10(的六次方)/s=528MB/s
浙公网安备 33021202002483