集成电路测试技术

集成电路测试技术集成电路测试技术VLSITestingTechniquesVLSITestingTechniques西安电子科技大学微电子学院第第00章章概述概述z研究意义z内容安排z常用术语VLSITESTINGTECHNIQUES511、研究意义、研究意义z为什么要研究测试？–保证质量、可靠性要求–测试器件和系统性能–提高测试效率–经济效益VLSITESTINGTECHNIQUES6测试开销测试开销VLSITESTINGTECHNIQUES7结论结论z传统的模拟、验证和测试方法难以全面验证z在 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 时考虑测试问 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 ，设计易于测试的电路VLSITESTINGTECHNIQUES822、章节安排、章节安排zCh1电路测试和可测性基础知识zCh2模拟仿真在电路测试中的作用zCh3组合电路测试生成zCh4时序电路测试生成zCh5可测性设计概念zCh6扫描路径、电平敏化设计zCh7伪随机测试zCh8测试系统组成VLSITESTINGTECHNIQUES933、常用术语、常用术语测试生成测试经济学模拟仿真测试效率错误/故障可测性测试测试测试类型CAT/ATEVLSITESTINGTECHNIQUES10测试经济学测试经济学IC测试系统测试成品测试在高可靠性，开发时间短等条件下尽量降低测试成本VLSITESTINGTECHNIQUES11z成品率z缺陷等级()[]2/1ADeYBGGYAD−=+=()))((11YInTTTYDL−≈−−=VLSITESTING1第第11章章电路分析基础电路分析基础z物理缺陷及其电路级描述z测试生成z测试与设计环节的关系z测试实施的设计z产品测试VLSITESTING21.11.1验证、模拟和测试验证、模拟和测试VLSIVLSI设计流程设计流程描述VhdlVerilog测试综合设计综合综合优化匹配逻辑、时序验证可测性分析可测性设计时间优化工程化设计测试生成投片前测试样品成品测试实际应用模拟（模拟（simulationsimulation））z功能模拟z时间（时序）模拟VLSITESTING41.1.21.1.2产品测试产品测试z参数测试z功能测试–测试图形（pattern）z门级、RTL级、行为级VLSITESTING51.21.2故障及故障 检测 工程第三方检测合同工程防雷检测合同植筋拉拔检测方案传感器技术课后答案检测机构通用要求培训 故障及故障检测基本原理011101/01/0stuck-at-0TrueResponseTestVectorFaultyResponseVLSITESTING6测试图形生成测试图形生成z故障激活z故障模型z测试生成算法VLSITESTING71.31.3缺陷、失效、故障缺陷、失效、故障defectdefect、、failurefailure、、faultfaultz缺陷－电路物理结构改变–MOS表面及衬底效应、表面电势、金属化及金属半导体、电迁移、封装相关z失效－电路不能正常工作–永久失效、暂时失效z暂态失效、间歇性失效–参数改变失效、设计失误失效z故障－电路逻辑出错VLSITESTING8失效方式失效方式z开路z短路z失效率曲线VLSITESTING91.41.4故障模型故障模型z故障的模型化：对故障作一些分类，并构造最典型的故障z基本原则：–全面准确反映某一类故障对系统的影响–尽可能简单，易处理VLSITESTING10故障模型分类故障模型分类z固定型(Stuck)故障z恒定开路z固定导通z桥接(Bridging)故障z暂态(Temporary)故障z延迟(Delay)故障z存储器故障z模拟信号故障VLSITESTING11①固定型故障①固定型故障StuckingStuckingz某一信号线的逻辑电平不受控制，始终恒定的一类故障。–S-A-1&S-A-0–CMOS中的固定开路故障S-OPz如元器件的损坏，连线的短路，断路等。z单固定型与多固定型故障VLSITESTING12②桥接故障②桥接故障BridgingBridgingz定义：两条信号线意外地短接在一起。在短路处实现线逻辑，正逻辑为线与，负逻辑为线或。z输入桥故障：几个输入端的桥接z反馈桥故障：输入和输出端桥接x1x2…xsF(0…0,xs+1,…xn)(F)(1…1,xs+1,xn)=1x1x2…xs(F)(0…0,xs+1,…xn)F(1…1,xs+1,xn)=1满足第一式条件则振荡，满足第二式为异步时序电路VLSITESTING13③暂态故障③暂态故障TemporaryTemporaryz瞬态故障：一般是由外部干扰引起的，很难人工重现，在研究可靠性时需注意z间歇性故障：随机的，用概率分析对其模型化–1阶马尔可夫模型（输入独立）–0阶连续参数马尔可夫模型（满足Brener–1阶连续参数马尔可夫模型条件非冗余）–五状态间歇性故障模型（全面反映间歇型）VLSITESTING14④时滞故障④时滞故障DelayDelayz电路中信号的动态故障，即电路中元件的时延变化和脉冲信号的边沿参数的变化。VLSITESTING151.51.5故障等效、支配、冗余故障等效、支配、冗余z故障表–对电路网表进行故障生成–以表格形式列举z故障等效z故障支配z故障表化简z故障冗余VLSITESTING16VLSITESTING17VLSITESTING18VLSITESTING191.61.6可控性、可观性、可测性可控性、可观性、可测性1.测试矢量的产生：能在有限时间内产生，能激活故障和敏化通路2.测试的评估和计算：能在正常电路中插入实际故障，即进行故障仿真3.测试的施加：UUT与自动测试设备的连接，以及激励驱动能力、持续时间控制可控性(CY)：由原始输入控制节点电平可观性(OY)：故障经过敏化通路到输出端VLSITESTING20CAMELOTCAMELOT可测性度量可测性度量11、可控性计算、可控性计算z根据原始输入信号改变节点逻辑电平的难易程度，定义可控性值0≦CY≦1z定义CY(输出端)=CTF×f[CYs(输入端)]zCTF=1-|N(0)-N(1)|=1-|N(0)-N(1)||N(0)+N(1)|N(0)+N(1)zN(0)+N(1)=2nz定义f：)]}:():[(:{1)]([个同步输入时钟＋个异步输入输入端∑∑×+=jCYCYiCYjiCYsfVLSITESTING21根据电路节点逻辑值在输出端能观察到的难易程度，定义可观性0≦OY≦1A:OY(敏化输入)=OTF×OY(敏化输出)×g(CYs:其它输入)B:OTF(I-O)=N(PDC:I-O)N(PDC:I-O)+N(NPDC:I-O)C:定义g:22、、可观性计算可观性计算敏化输入敏化输出其它输入)]}:():[(:{1)]([个同步输入时钟＋个异步输入输入端∑∑×+=jCYCYiCYjiCYsgVLSITESTING22基于概率法的可测性度量基于概率法的可测性度量z对电路中特定节点逻辑0/1分析估值VLSITESTING23数字电路模型和描述方法数字电路模型和描述方法z逻辑模型vs结构模型z外部模型vs内部模型VLSITESTING241.1.开关 函数 excel方差函数excelsd函数已知函数     2 f x m x mx m      2 1 4 2拉格朗日函数pdf函数公式下载 开关函数z异或表达式：任何逻辑表达式都可以用原变量和与/异或电路来描述z展开定理)0()1()()(1,0)(,iiiiiiifxfxXfXfaxafXx+=∈=⊂值时的表示若VLSITESTING252.2.异或运算 公式 小学单位换算公式大全免费下载公式下载行测公式大全下载excel公式下载逻辑回归公式下载 异或运算公式21212121212143214321312131212121213121321111111113213213211221122121212101)()()()(0110)()(xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx+=⊕=⊕+⊕=+⊕++=⊕⊕=+⊕=⊕=⊕=⊕=⊕=⊕⊕⊕=⊕⊕=⊕⊕⊕=⊕⊕=⊕+=⊕则有＝若则有＝若VLSITESTING26BDDBDD图图z如f=/x1x2/x3+x1x3等同于–Ifx1=1thenf=x3–Elseifx2=0f=0–Elsef=x3VLSITESTING1第第22章章模拟模拟simulationsimulationz功能模拟、时间模拟z软件模拟、硬件加速器、硬件仿真器z模拟器simulatorz模拟电路需要的信息–原形设计模型、元器件库、激励信号、理想响应–激励信号格式：逻辑值、波形图、伪随机测试图形、testbenchVLSITESTING2模拟过程模拟过程模拟器激励设计模块响应库2.12.1大规模设计模拟大规模设计模拟z后端模拟z门级模拟zRTL级模拟z行为级模拟VLSITESTING42.1.1testbenchz对HDL语言描述的数字电路模型，采用testbench施加测试图形，进行响应分析移位寄存器设计testbench2.1.2基于设计阶段的模拟元件级设计结构级设计采用同步时钟模拟VLSITESTING52.22.2逻辑模拟逻辑模拟编译模拟解释模拟（事件驱动）VLSITESTING62.2.12.2.1编译模拟编译模拟z电路网表－－Æ机器指令码序列zCompiledcodes–LDAA/*loadaccumulatorwithvalueofA*/–ANDB/*calculateAandB*/–ANDC/*calculateE=ABandC*/–ORD/*calculateZ=EorD*/–STAZ/*storeresultofZ*/优点：速度快缺点：改变导致重新编译适用于组合电路/同步时序电路ABCEDZVLSITESTING72.2.22.2.2事件驱动模拟事件驱动模拟z事件指信号逻辑值改变zWhile(eventlistnotempty)begin–t=nexttimeinthelist–foreveryevent(i,t)beginzupdatevalueofgateizschedulefanoutgatesofiintheeventlistifvaluechangesareexpected–endzendVLSITESTING82.2.32.2.3延迟模型延迟模型z静态时间分析STA–关注关键路径的延迟，元件的数据表计算z模拟测试生成、测试分析、测试施加VLSITESTING92.32.3故障模拟故障模拟z定义：面向一个电路求一组故障测试集，并检验这些测试矢量在检测或定位故障时的有效性，确定测试集的故障覆盖率故障模拟器故障列表设计模块分析结果库测试集VLSITESTING10故障模拟的作用故障模拟的作用z给定–被测电路–测试图形–故障模型z确定–故障覆盖率–未检测的故障VLSITESTING11VLSIVLSI设计流程中的故障模拟设计流程中的故障模拟VerifieddesignnetlistVerificationinputstimuliFaultsimulatorTestvectorsModeledfaultlistTestgeneratorTestcompactorFaultcoverage?RemovetestedfaultsDeletevectorsLowAdequateStopAddvectorsVLSITESTING12z故障模拟器分类：编译驱动模拟器表格驱动模拟器z主要方法：并行故障模拟、演绎故障模拟、并发故障模拟VLSITESTING132.3.12.3.1并行故障模拟并行故障模拟z故障注入与处理都是并行的，位式处理的模拟z故障注入：把逻辑故障的作用注入到故障元件的计算中M(s)=1故障有效=0故障无效fv(s)=1故障s-a-1=0故障s-a-0S点故障注入：s’=s(M(s))+M(s)fv(s)VLSITESTING14并行故障模拟过程并行故障模拟过程1)输入电路的拓扑关系和元件的功能2)对电路各元件进行逻辑级别化3)给电路每一节点分配一组内存的位4)注入故障参数M(s)和fv(s)5)从测试集取一个测试矢量，做初始化6)对原始输入进行屏蔽化处理，按级别做逻辑运算，每次输出应做屏蔽化7)检查原始输出矢量与正常值不同的位VLSITESTING并行故障模拟举例并行故障模拟举例—Bit-space:J/0B/1F/0FFwhereFF=Fault-free•3faults:B/1,F/0,andJ/0xxxABCDEFGHJ10110000010011111001010001011101111111011011VLSITESTING162.3.22.3.2演绎故障模拟演绎故障模拟11、故障表的计算、故障表的计算z故障表：单个故障使节点A逻辑值与正常不同，这些故障的故障集LAz门级电路故障表计算z存储元件输出端故障表计算VLSITESTING1722、故障表的传输与故障模拟、故障表的传输与故障模拟z把各个元件的故障表向原始输出端传输，计算出与电路原始输出端连接的元件的故障表，就是在给定测试矢量条件下可测的电路故障集VLSITESTING1833、功能级模拟、功能级模拟z功能块故障表的传输z功能块内部故障的故障计算VLSITESTING故障表传播故障表传播ABCatwo-inputANDgateConsiderCase1:A=1,B=1,C=1atfault-free,LC=LA+LB+{C/0}Case2:A=1,B=0,C=0atfault-free,LC=LA*LB+{C/1}Case3:A=0,B=0,C=0atfault-free,LC=LA*LB+{C/1}LAisthesetofallfaultsnotinLAVLSITESTING故障表传播规则故障表传播规则zLetIbethesetofinputsofagateZwithcontrollingvaluecandinversioni.LetCbethesetofinputswithvaluec.(){}ifc=LZsacizjjI∅=−−⊕∈thenL{}UU(){}elseLLLZsacizjjCjjIC=−−−⊕∈∈−{}{}IUUVLSITESTING演绎故障模拟举例演绎故障模拟举例IIxxxABCDEFGHJ1011•Consider3faults:B/1,F/0,andJ/0LB={B/1},LF={F/0},LA=0LC=LD={B/1}VLSITESTING演绎故障模拟举例演绎故障模拟举例IIIIxxxABCDEFGHJ1011•Consider3faults:B/1,F/0,andJ/0LB={B/1},LF={F/0},LC=LD={B/1},LG={B/1},LE={B/1}ClassicalVLSITESTING演绎故障模拟举例演绎故障模拟举例IIIIIIxxxABCDEFGHJ1011•Consider3faults:B/1,F/0,andJ/0LB={B/1},LF={F/0},LC=LD={B/1},LG={B/1},LE={B/1},LH={B/1,F/0}ClassicalVLSITESTING演绎故障模拟举例演绎故障模拟举例IVIVxxxABCDEFGHJ1011•Consider3faults:B/1,F/0,andJ/0LB={B/1},LF={F/0},LC=LD={B/1},LG={B/1},LE={B/1},LH={B/1,F/0},LJ={F/0,J/0}ClassicalVLSITESTING演绎故障模拟举例演绎故障模拟举例VVxxxABCDEFGHJ0011•WhenAchangesfrom1to0LB={B/1},LF={F/0},LC=LD={B/1},LG=0,LE={B/1},LH={B/1,F/0},LJ={B/1,F/0,J/0}ClassicalVLSITESTING262.3.32.3.3并发性故障模拟并发性故障模拟z采用故障表，基本思路同演绎法z与演绎法比较z故障表的组成及传输VLSITESTING27并发性模拟仿真步骤并发性模拟仿真步骤z根据给出的测试码列出改变门电路的输入和输出的全部故障z对该门的正常响应和故障响应进行逻辑模拟，求出其故障表z若改变测试码，在上一步只需模拟改变了的门输入的正常响应和故障响应VLSITESTING并发性模拟仿真并发性模拟仿真IIxxxABCDEFGHJ1011•Consider3faults:B/1,F/0,andJ/0LG={10_0,B/1:11_1}LE={0_1,B/1:1_0}VLSITESTING并发性模拟仿真并发性模拟仿真IIIIxxxABCDEFGHJ1011•Consider3faults:B/1,F/0,andJ/0LG={10_0,B/1:11_1}LE={0_1,B/1:1_0}LH={11_1,B/1:01_0,F/0:10_0}VLSITESTING并发性模拟仿真并发性模拟仿真IIIIIIxxxABCDEFGHJ1011•Consider3faults:B/1,F/0,andJ/0LG={10_0,B/1:11_1}LE={0_1,B/1:1_0}LH={11_1,B/1:01_0,F/0:10_0}LJ={01_1,B/1:10_1,F/0:00_0,J/0:01_0}VLSITESTING312.3.42.3.4故障模型结果分析故障模型结果分析z可测与不可测z不可测故障–冗余电路–上拉下拉–震荡型故障、亢奋型故障VLSITESTING322.3.52.3.5硬件模拟器硬件模拟器z运行并行模拟或并发性模拟算法的专用计算机z比软件速度快，精确VLSITESTING33一、阿一、阿氏氏罗模拟器罗模拟器z图4.4.1p144VLSITESTING34二、二、YSEYSE模拟器模拟器z图4.4.3p146VLSITESTING35三、三、HALHAL模拟器模拟器z图4.4.4p147VLSITESTING36小结小结z是测试开发中重要环节z需要很大存储空间，计算量大z几种高效算法 ICtest00.PPT 集成电路测试技术�VLSITestingTechniques 课程介绍 参考资料 第0章概述 1、研究意义 测试开销 结论 2、章节安排 3、常用术语 测试经济学 ICtest01.PPT 第1章电路分析基础 1.1验证、模拟和测试 模拟（simulation） 1.1.2产品测试 1.2故障及故障检测 测试图形生成 1.3缺陷、失效、故障�defect、failure、fault 失效方式 1.4故障模型 故障模型分类 ①固定型故障Stucking ②桥接故障Bridging ③暂态故障Temporary ④时滞故障Delay 1.5故障等效、支配、冗余 1.6可控性、可观性、可测性 CAMELOT可测性度量�1、可控性计算 2、可观性计算 基于概率法的可测性度量 数字电路模型和描述方法 1.开关函数 2.异或运算公式 BDD图 ICtest02.PPT 第2章模拟simulation 模拟过程 2.1大规模设计模拟 2.2逻辑模拟 2.2.1编译模拟 2.2.2事件驱动模拟 2.2.3延迟模型 2.3故障模拟 故障模拟的作用 VLSI设计流程中的故障模拟 2.3.1并行故障模拟 并行故障模拟过程 并行故障模拟举例 2.3.2演绎故障模拟�1、故障表的计算 2、故障表的传输与故障模拟 3、功能级模拟 故障表传播 故障表传播规则 演绎故障模拟举例I 演绎故障模拟举例II 演绎故障模拟举例III 演绎故障模拟举例IV 演绎故障模拟举例V 2.3.3并发性故障模拟 并发性模拟仿真步骤 并发性模拟仿真I 并发性模拟仿真II 并发性模拟仿真III 2.3.4故障模型结果分析 2.3.5硬件模拟器 一、阿氏罗模拟器 二、YSE模拟器 三、HAL模拟器 小结