3组合逻辑电路

null第3章 组 合 逻 辑 电 路第3章 组 合 逻 辑 电 路数字 电路 模拟电路李宁答案12数字电路仿真实验电路与电子学第1章单片机复位电路图组合逻辑电路课后答案 分为组合逻辑电路和时序逻辑电路两大类。 组合逻辑电路结构主要由逻辑门电路构成，电路中没有反馈，不含有记忆单元， 电路的输出结果和输入条件之间存在着逻辑因果关系，功能特点是： 任意时刻的输出信号仅取决于该时刻的输入信号，而与输入信号前电路 原来的状态无关，即组合逻辑电路没有记忆作用； (2) 如果忽略逻辑门电路本身的传输时间，输入输出之间没有时间延迟。A1，A2，…，An为输入逻辑变量。 Y1，Y 2…Y m 为输出逻辑变量。组合逻辑电路框图 Yi = f (A1，A2，…An) 3.2 概 述 3 .2 组合逻辑 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 3 .2 组合逻辑分析1 分析方法（步骤） 检验，修理、改型。。 一般分析过程为： 给定逻辑图→写逻辑表达式→化简表达式→列真值表→分析逻辑功能。 具体分析基本步骤如下： （1）写出逻辑表达式。由输入变量开始，逐级写出每级逻辑门输出端 函数表达式（可将结果标注在图相应位置上），每级逻辑门输出端 的函数作为中间量，等效成后级的输入，直至最后输出端。 得到给定逻辑电路逻辑函数表达式。F=f（A、B、C…） （2） 化简表达式。运用逻辑代数或卡诺图，化简和变换逻辑表达式。 （3） 列出真值表。 4） 分析逻辑功能。根据真值表和逻辑表达式，进行归纳和分析， 确定其逻辑功能。 电路 结构逻辑 功能null例1：分析下图的逻辑功能。 11半加器半加器 全加器 全加器 数据选择器 数据选择器b. 逻辑表达式F=E（A1A0D0+ A1A0D1+ A1A0D2+ A1A0D3） d. 应用举例d. 应用举例双4选1 8选1 P59 3.3 组合逻辑电路 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 概述 3.3 组合逻辑电路设计概述SSI组合逻辑电路设计SSI组合逻辑电路设计nullnull组合逻辑电路设计以芯片少,品种少为优例 2例 2从真值表转换到逻辑函数表达式 2. 列出真值表null4. 逻辑电路（注意:本 题 快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题 逻辑表达式可以根据问题的实际意义直接写出（大于或等于三分的条件）例 3例 3设四台设备A、B、C、D有三个控制要求。 （1）A开机，则B必须开机； （2）B开机，则C必须开机； （3）B开机，则D不允许开机。 如不满足要求，则要求报警装置发出 报警信号。试写出发出报警信号的逻 辑函数表达式 从真值表转换到逻辑函数表达式 与非门逻辑图。略 3.4 MSI集成组合逻辑功能电路分析和应用 3.4 MSI集成组合逻辑功能电路分析和应用 学习要点 ●理解常用集成组合逻辑电路功能 编码器、译码器、数据选择器、运算器、比较器、奇偶判别等电路的功能。 ●掌握应用组合逻辑电路功能框图的概念，(内部简略)。 对具体MSI集成芯片， 能够理解 1）功能; 2）符号表达; 3）输入和输出逻辑变量之间的映射关系; 4）信号有效电平形式; 5) 控制要求等。 ● 学会集成电路器件 手册 华为质量管理手册 下载焊接手册下载团建手册下载团建手册下载ld手册下载 的使用。 能根据芯片名称、外部引脚的含义和排列，真值表。确定芯片的使用。3.4.1 编码器3.4.1 编码器编码就是赋予选定的一系列二进制代码以 固定的含义。M位二进制代码有2M种不同 的组合，表示2M个信号普通编码器某一时刻只有一个输入， 转换成一组二进制代码输出。N≤2M 输入信息个数≤2二进制位数 8/3编码 8/3编码null8/3编码 八个输入端为I1I8，八种状态，1/0？ 与之对应的输出设为F1、F2、F3，共三位二进制数。信号电平的有效形式！！2. 10 -2 进制（优先）编码器2. 10 -2 进制（优先）编码器 普通编码器某一时刻只允许有一个信号输入，否则输出将 发生混乱，使用上具有局限性。 优先编码器允许几个信号同时加到输入端，当几个输入信号同时出现时，按优先顺序，只对其中优先权最高的一个进行编码，而优先权低的输入信号不会影响输出。（先后次序，处理轻重缓急。例：打印机、键盘、、） a.优先编码例3.4－1例3.4－1 例3.4－1 试用两片CT74LS148 8/3编码接成一个16－4线优先编码器，将A15～A016个低电平有效的输入信号编码为4位二进制编码（0000～1111）。其中A15的优先权最高，A0的优先权最低。 EI =0， 低电平有效， 允许输入； EO=1，高电平有效，有效输出； GS=0, 有效输入编码。例3.4－1-例3.4－1- 3.4.2 译码器3.4.2 译码器译码是编码的逆过程，即将某二进制翻译成电路 的某种状态。M位二进制代码有2M种不同 的组合，表示2M个信号译码器某一时刻只有一组二进制代码输入， 转换成一个或一组输出。 3 / 8译码 3 / 8译码null3. 4.2.2 7段译码器3. 4.2.2 7段译码器 二进制编码显示译码器显示器件将运算结果用习惯的十进制显示出来，七段显示数码管 显示译码器： LED LCD 荧光数码管共阳数码管（0亮） 共阴数码管（1亮）七段字形显示译码器CT74LS48七段字形显示译码器CT74LS48   测试端： 检查数码管各段是否发光正常的测试输入端。 低电平有效，即=0时，数码管各段应该发光，否则就是不正常。平时工作时应接高电平。 消隐端： 熄灭无效的零。 例如，某仪表用6位数码管显示，当显示13.6时，如果使=0，6位数码显示的不是0013.60，而是13.6。 禁亮端 当=0时，无任A3~AO处于什么状态，数码管各段均不发光。表3.4－6 七段字形显示译码器CT74LS48的真值表   表3.4－6 七段字形显示译码器CT74LS48的真值表   4－16线译码器4－16线译码器   表3.4－6 七段字形显示译码器CT74LS48的真值表   表3.4－6 七段字形显示译码器CT74LS48的真值表   试用两片3－8线CT74LS138译码器组成一个4－16线译码器。 解： 因为CT74LS138仅有三个地址输入端A2A1A0，如果对4位二进制进行译码， 必须用可以两片3－8线CT74LS48译码器，但两片3－8线CT74LS48译码器只可以 有一片工作，利用片选功能中Gs门的其中一个输入端作为第四个地址输入端， 例如可用S0作为第四个输入端，同时令S1=S2=0，连线如图。 当最高位D3=0时，选中第1片CT74LS48工作，将0000－0111的8个编码译成低电 平信号。当D3=1时，选中第2片CT74LS48工作，从1000－1111这8个编码译成8个 低电平信号。 3. 4.3 运算器3. 4.3 运算器  算术逻辑运算单元简称可以实现多种算术运算和多种逻辑运算，这类功能的电路功能强，使用灵活方便。代表性的TTL品种有CT74LS381。 其中各引脚含义如下： A3 、A2、A1、A0 ：4位二进制数据A的输入端。 B 3、B 2、B 1、B 0 ：4位二进制数据B的输入端。 Cn-：加法末位进位输入端。 F3、F2、F1、F 0 ：运算结果输出端。 Fp ：进位传递输出端。Fg ：进位产生输出端。 S2、S 1、S 0 ：功能选择输入端。决定组合功能  运算器例 运算器例   例3.4－3 用两片4位二进制超前进位加法器 CT74LS283组成8位二进制加法计数器。 解： 一片CT74LS283可组成4位二进制加法计数器， 若要组成8位二进制加法计数器，需用两片CT74LS283。 其中低4位的C－i 接0；低4位的C3接高4位的Ci，两个8位加数分别从A7～A0和B7～B0输入，和数从S7～S0输出，C7为最高位的进位端。 3. 4.4 数据选择器3. 4.4 数据选择器符号数据选择器一般框图 数据选择器 数据选择器d. 应用举例d. 应用举例双4选1 8选1 P593. 4.4 数据选择器5393. 4.4 数据选择器5393.4.5 比较器3.4.5 比较器符号 A3 A2 A1 A0比较B3 B2 B1 B0功能真值表4位比较器的功能扩展 4位比较器的功能扩展   例3.4-4 集成4位比较器的功 能扩展 当两个相比较的数码多于4位时，可以用多片4位比较器级联来扩展被比较数码的位数。图3.4－20是用2片CT74LS85 4位比较器组成的 8位比较器的连线图。 试分析其工作原理。 3.5 组合逻辑电路的竞争冒险问题3.5 组合逻辑电路的竞争冒险问题3.5 .1 竞争冒险现象和原因F=A A=0竞争冒险是指在组合电路中，当输入信号改变状态时，输出端可能出现虚假信号——过渡干扰脉冲的现象。这个干扰脉冲虽然持续时间很短，但对电路影响很大，有时甚至会造成负载的误动作。 竞争：信号经过多条路径在不同时刻的到达。 冒险：可能出现干扰脉冲，造成误动作。null电路中存在有反相器产生互补信号，在互补信号的状态发生变化时，就有可能出现冒险现象。F2=AC+BC A=B=1,F=1(和C无关）3.5.2 消除竞争冒险的方法3.5.2 消除竞争冒险的方法（1）发现并消除互补变量。 （2）修改逻辑设计加冗余项 在确保逻辑函数不变的情况下，加多余项，以消除竞争冒险。 例如，已知逻辑表达式 内部当A=B=1时，若C由1变0，电路将出现干扰脉冲。如果在表达式中增加 一乘积项AB，则原逻辑表达式变为： 当A=B=1时，由第三项决定，F=1消除干扰脉冲。 （3） 输出端并电容 在可能产生干扰脉冲的那些门的输出端，并联一个不大的滤波电容， 可以把干扰脉冲吸掉。 （4）加封锁脉冲，引入选通脉冲 平时将不用的门封锁，只有需要时把有关门打开，允许输出。在输入 信号发生竟争的时间内，引入一脉冲可能将产生干扰脉冲的门封住。3.6 用MSI芯片设计逻辑电路3.6 用MSI芯片设计逻辑电路通用商品IC芯片组合成功能电路设计思路是找到选定的MSI集成芯片本身所具有的功能和所要求设计电路之间的联系。 1）对逻辑表达式的变换与化简的目的是使其尽可能地与MSI组合逻辑器件 的形式一致，而不是尽量简化。 2）设计时应考虑合理、充分地利用MSI组合逻辑器件的功能。同种类型的组 合器件有不同的型号，应尽量选用较少的器件数和较简单的器件来满足 设计要求。 3）可能会出现只需一个MSI组合逻辑器件的部分功能就可以满足要求， 这时需要对有关输入、输出信号作适当的处理。也可能一个组合器件不能满足 设计要求的情况，这就需要对组合器件的功能进行扩展， 根据系统要求选择芯片的类型和型号。 使用数片芯片，组合能成完成较复杂功能的集成组合逻辑电路3.6 .1 数据选择器3.6 .1 数据选择器通用商品IC芯片组合成功能电路nullA B STX STY Z W 0 0 0 0 X0 Y0 0 1 0 0 X1 Y1 1 0 0 0 X2 Y2 1 1 0 0 X3 Y3 0 0 0 1 X0 0 0 1 0 1 X1 0 1 0 0 1 X2 0 1 1 0 1 X3 0 0 0 1 0 0 Y0 0 1 1 0 0 Y1 1 0 1 0 0 Y2 1 1 1 0 0 Y3 φ φ 1 1 0 0功能真值表b.双四选一数据选择器芯片CC14539 管脚排列功能模型等效图 表达芯片的功能和控制要求，可以对芯片的功能 和各个管脚的作用的理解更加准确和透彻。 ☆ null数据选择器可用作各种数字比较器、图形发生电路、逻辑函数发生器、顺序选择电路等 nullnull例3-7例3-7例3.5-3 例3.5-3 选用合适的数据选择器实现5变量逻辑函数 解：观察逻辑函数F3可以看出，A、B、C这3个变量在所有的乘积项中都出现， 而变量D、E却较少出现。在这种情况下，可以将变量D、E分离出来， 选用8选1数据选择器CT74LS151加上与门电路就可实现， 2双四选一数据选择器芯片CT74LS153构成全加器2双四选一数据选择器芯片CT74LS153构成全加器P803 用数据选择器和译码构成3位等值数码比较器3 用数据选择器和译码构成3位等值数码比较器用8选1数据选择器CT74LS151和3–8线二进制译码器CT74LS138组成的3位等值数码比较器， 3.6.2 用译码器实现多种组合逻辑功能3.6.2 用译码器实现多种组合逻辑功能任一逻辑函数可以变换成之和的与或表达式 。 F=AB+AC+BC+BC 译码器每一个 输出代表代表了与地址 码输入输入变量相对应的一个 最小项 译码器实现逻辑函数. 输入变量（=地址数） 最小项输出为1(高低电平有效)的，加或门 输出为0（低电平有效）输出用与非门  null 低电平输出有效高电平输出有效2. 译码器组成全加器2. 译码器组成全加器 3.二进制译码器变换各种BCD译码器3.二进制译码器变换各种BCD译码器 CT74154 4-16线译码器 P83 P101- 表3-15 思考如何输出接线 ，（位置。与/或门？）3.6.3 用全加器实现多种组合逻辑3.6.3 用全加器实现多种组合逻辑十进制数 二进制和 8421BCD和 D CI+4 S3 S2 S1 S0 KI+1 B3 B2 B1 B0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 2 0 0 0 1 0 0 0 0 1 0 3 0 0 0 1 1 0 0 0 1 1 4 0 0 1 0 0 0 0 1 0 0 5 0 0 1 0 1 0 0 1 0 1 6 0 0 1 1 0 0 0 1 1 0 7 0 0 1 1 1 0 0 1 1 1 8 0 1 0 0 0 0 1 0 0 0 9 0 1 0 0 1 0 1 0 0 1 （强迫进位K’ ，和S＞ 9 再加6） 10 0 1 0 1 0 1 0 0 0 0 11 0 1 0 1 1 1 0 0 0 1 12 0 1 1 0 0 1 0 0 1 0 13 0 1 1 0 1 1 0 0 1 1 14 0 1 1 1 0 1 0 1 0 0 15 0 1 1 1 1 1 0 1 0 1 （自然进位K，有进位再加6） 16 1 0 0 0 0 1 0 1 1 0 17 1 0 0 0 1 1 0 1 1 1 18 1 0 0 1 0 1 1 0 0 0 19 1 0 0 1 1 1 1 0 0 1 加6进1实现 加6进1实现 进位K i+1=强迫进位K’+自然进位K = K + s3s2 + s3s1和S＞ 9或者已经进1条件下，再加6；3. 加法器构成减法器3. 加法器构成减法器 3.7 综合应用实例3.7 综合应用实例例3.6-1 地铁电气列车启动控制 有一列自动控制的地铁电气列车，只 有在所有的车门都已关上和前段路轨已经空出的条件下，列车才能离开站台。 但是，如果发生关门故障，在开着车门，前段路轨空出的情况下， 列车也可以通过手动操作启动。试设计： （1）全用3输入端TTL与非门设计一个指示电气列车可以启动的逻辑电路， 画出逻辑图；解：（1）设输入信号 A为门开关信号，A=1时门关上； B为路轨信号，B=1时路轨空出； C为手动操作信号，C=1时手动操作。 输出F为列车开动信号，F=1列车开动。 列真值表，卡诺图化简， 得到逻辑表达式，画出逻辑图， F（A，B，C）=AB+BC= =∑m（3，6，7）地铁电气列车启动控制（2）地铁电气列车启动控制（2）（2）改用3线-8线二进制译码器CT74LS138， 外加必要的门电路，实现所设计的逻辑电路，画出连线图。 例3.6-2 引脚断裂芯片使用 例3.6-2 引脚断裂芯片使用 有一片8选1数据选择器芯片CT74LS151（见图3.6-3），其数据选择输入端A2的 引脚断裂，信号无法从A2输入（图中用虚线表示A2引脚已断裂开,引脚A2始终 等于逻辑1)，该器件其余部分完好。试问如何利用它来实现逻辑函数： L（A，B，C）=∑m（1，2，4，7） 第3章 作业-1第3章 作业-1测控 P103 3-2 3-4 3-6 3-8 3-10 3-11 3-13 3-14 3-18 3-19 3-20 3-21 3-22P101 3-2 c 3- 4 3- 6 3- 7 3- 9 3-11 3-14 3-16 3-18 3-20 3-23 3-26 3-28第3章 作业-Y第3章 作业-Y P114 3-3 3-4 3- 8 3-10 3-11习题解答11/习题解答11/有一T型走廊，在三通道相交处有一盏路灯。在进入走廊通道的A、B、C三地 各有一个控制开关，要求三个开关都能独立实施控制路灯的开和关。 现要求用（1）用门电路，（2）数据选择器实现。 解：分析即要求控制电路满足： (三个开关状态同异，奇偶性） 任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。a. 定义1，0设A、B、C代表输入变量，开关闭合时状态为“1”， 开关断开“0”；F代表输出结果，灯亮为“1”，灯灭为“0”。b. 真值表c. 逻辑函数式，化简nullnullE A1 A0 D3 D2 D1 D0 F 1 Φ Φ Φ Φ Φ Φ 0 0 0 0 Φ Φ Φ D0 D0 0 0 1 Φ Φ D1 Φ D1 0 1 0 Φ D2 Φ Φ D2 0 1 1 D3 Φ Φ Φ D3F=E（A1A0D0+ A1A0D1+ A1A0D2+ A1A0D3） A1=A， A0=B，D0=C， D1=C， D2=C， D3=C，（2）数据选择器实现。习题解答19/106习题解答19/106设计2位二进制加/减运算电路，M=1，加；M=0，减。 （1）完全用门 （2）3/8译码74LS138及门电路 （3）双4选1数据选择器74LS153实现 解：（1）●门品种选择？（全加器）● A-B=A+B+1B=B0(M=1,加); B=B0 (M=0，减); B= B0 M+ B0 M= B0 ⊙M C0= Mnull习题解答19/二习题解答19/二（2）3/8译码74LS138及门电路分析（第1位） 加 减 A0 B0 C+ S0 C- S0 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 1 0 1 1 1 1 0 0 0&C1&&MMnull习题解答19/三习题解答19/三（3）用双四数据选择器及门电路实现F=E（A1A0D0+ A1A0D1+ A1A0D2+ A1A0D3）null分析（第2位） A1 B1 C1 C2 S1+ C2 S1- 0 0 0 0 0 0 0 0 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 1 0 1 0 1 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 1 1 1 1 1 1加 减习题解答21 习题解答21 设计一个2位二进制平方电路，即：F3F2F1F0=（AB） （1）用门电路实现 （2）加BCD7段显示译码器74LS47和数码管连接（1）用门电路实现F3 =AB F2 =AB F1 =0 F0 =AB+ABFUHAO FUHAO 1 2 4 8