时序逻辑电路习题解答

时序逻辑电路习题解答时序逻辑电路习题解答PAGE/NUMPAGES时序逻辑电路习题解答5-1分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。1DQ0Q1Q21D1DZC1C1C1FF0FF1FF2CLK图题5-1图解：从给定的电路图写出驱动方程为：D0(Q0nQ1n)eQ2nD1Q0nD2Q1n将驱动方程代入D触发器的特征方程Qn1D，得到状态方程为：Q0n1(Q0nQ1n)eQ2nQ1n1Q0nQ2n1Q1n由电路图可知，输出方程为Q2n根据状态方程和输出方程，画出的状态转换图如图题解5-1(a）所示，时序图如图题解5-1(b）所示。100Q2Q1Q01Z1000001010101011111110000101题解5-1(a）状态转换图CLK123450tQ2/Z0Q1t0Q0t0t题解5-1(b）时序图综上分析可知，该电路是一个四进制计数器。5-2分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入变量。1D1DYAC1C1Q0FF0Q1CLKFF1图题5-2图解：首先从电路图写出驱动方程为：D0AQ1nD1AQ0nQ1nA(Q0nQ1n)将上式代入触发器的特征方程后得到状态方程Q0n1AQ1nQ1n1AQ0nQ1nA(Q0nQ1n)电路的输出方程为：AQ0nQ1n根据状态方程和输出方程，画出的状态转换图如图题解5-2所示0000100110101011110000Q1Q0A00Y题解5-2状态转换图综上分析可知该电路的逻辑功能为：当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位；当输入为1时，无论电路初态为何，在若干CLK的作用下，电路最终回到状态“10”。5-3已知同步时序电路如图(a)所示，其输入波形如图(b)所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。X1JQ01JQ1C1C1Y1K1KFF0FF1CLK电路图CLK12345678X输入波形图题5-3图解：电路的驱动方程、状态方程和输出方程分别为：J0X,K0XJ1XQ0,K1XQ0n1XQ0nXQ0nXQn1XQnQnXQnXQnXQn101101YXQ1n根据状态方程和输出方程，可分别做出Q1n1,Q0n1和Y的卡诺图，如表5-1所示。由此做出的状态转换图如图题解5-3（a)所示，画出的时序图如图题解5-3（b）所示。表状态转换表Q2n1Q1n1/YQ2nQ1n00011110X000/000/000/100/1101/011/011/011/00000001001010110Q1Q0XY101011105-3（a)状态转换图CLK1234567XQ1Q0Y题解5-3(b）时序图综上分析可知：当输入X为序列110时，输出Y=1，因此，该电路是110序列检测器。5-4试画出用4片74LS194A组成16位双向移位寄存器的逻辑图。74LS194A的功能表见表。解：见图题解5-4。图路电4-5解题5-5在图所示的电路中，若两个移位寄存器中的原始数据分别为A3A2A1A0=1100，B3B2B1B0=0001，CI的初值为0，试问经过4个CLK信号作用以后两个寄存器中的数据如何？这个电路完成什么功能？A3A2A1A0S1D1D1DC1C1C1C1CICOB3B2BB1D11D01D1DCIC1C1C1C1C1CLK图题5-5图解：经过4个CLK信号后，两个寄存器里的数据分别为：A3A2A1A0110000011101，B3B2B1B00000这是一个4位串行加法器电路。5-6分析图的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74161的功能表如表所示。1D0D1D2D3CEPRDET74161LDCLKCLK1Q0Q1Q2Q3计计计计计计计计计计图题5-6图解：图所示的电路，是用异步置零法构成的十进制计数器，当计数进入Q3Q2Q1Q01010状态，与非门译码器输出低电平置零信号，立刻将74161置成Q3Q2Q1Q00000状态，由于Q3Q2Q1Q01010是一个过渡状态，不存在稳定状态的循环中，所以电路按0000~1001这十个状态顺序循环，从而构成十进制计数器。5-7分析图的计数器电路，在M=0和M=1时各为几进制？计数器74160的功能表与表相同。MD0D1D2D3CYEPLD计计计计ET74160RDCLKCLKQ0Q1Q2Q31图题5-7图解：图所示的电路，是用同步置数法将74160接成的可变模计数器。在M=1时，当电路进入状态Q3Q2Q1Q01001以后，LD0，下一个CLK到达时，将D3D2D1D00100置入电路中，使Q3Q2Q1Q00100，然后再从0100继续做加法计数。因此，电路按0100~1001这六个状态顺序循环，从而构成六进制计数器。同理。在M=0，电路将按0010~1001这八个状态顺序循环，故形成八进制计数器。5-8图电路时可变模计数器。试分析当控制变量A为0和1时电路各为几进制计数器。74161的功能表见表。1D0D1D2D3CEPLDET74161RD1CLKCLKQ0Q1Q2Q3计计计计计计AY计计计计图题5-8图解：这是用同步置数法接成的可控进制计数器。在A=1时，计数器计为Q3Q2Q1Q01011后，给出LD0信号，下一个CLK到来时计数器被置成Q3Q2Q1Q00000，故是一个十二进制计数器。在A=0时，计数器计为Q3Q2Q1Q01001后，给出LD0信号，下一个CLK到来时，计数器被置成Q3Q2Q1Q00000，故构成十进制计数器。5-9十六进制计数器74161的功能表如表所示，试以74161设计一个可控进制计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数器输入端和进位输出端。解：此题可有多种接法。图题解5-9是利用同步置数法接成的可控计数器，因为每次置数时置入的是D3D2D1D00000，所以M=1时，应从Q3Q2Q1Q01110状态译出LD0信号；而在M=0时，应从Q3Q2Q1Q00100状态译出LD0信号。1D0D1D2D3CEPLDET74161RD1CLKCLKQ0Q1Q2Q3计计计计计计MY计计计计题解5-9图5-10试分析图计数器电路的分频比(即Y与CLK的频率之比)。74161的功能表见表。011D0D1D2D3CD0D1D2D3CEPRD11EPRD1ET74161(1)ET74161(2)CLKQ0Q1Q2LDLDCLK1Q3CLKQ0Q1Q2Q3Y计计计计计计计计计计图题5-10图解：第（1）片74161是采用置数法接成的七进制计数器。每当计数器状态进入Q3Q2Q1Q01111（十五）时译出LD0信号，置入D3D2D1D01001（九），所以是15-9+1=7进制计数器。第（2）片74161是采用置数法接成的九进制计数器，当计数器状态进入Q3Q2Q1Q01111（十五）时译出LD0信号，置入D3D2D1D00111（七），所以是15-7+1=9进制计数器。两片74161之间采用了串行进位连接方式，构成了79=63进制计数器，故Y与的CLK频率之比为1：63。5-11图电路是由两片同步十进制计数器74160组成的计数器，试分析它是多少进制的计数器？11D0D1D2D3CD0D1D2D3CYEPLDEPLD计计计计ET74160(1)ET74160(2)RD1CLKQQQ1Q1CLKQQQQRD03123012CLK计计计计计计图题5-11图解：第（1）片74160工作在十进制计数状态，第（2）片74160采用置数法接成三进制计数器，两片之间是十进制。若起始状态第（1）片和第（2）片74160的Q3Q2Q1Q0分别为0001和0111，则输入19个CLK信号以后，第（1）片变为0000状态，第（2）片接收了两个进位信号以后变为1001状态，并使第（2）片的LD0。第20个CLK信号到达后，第（1）片计成0001，第（2）片被置成0111，于是返回了起始状态，所以这是二十进制计数器。5-12图电路是由两片同步十六进制计数器74161组成的计数器，试分析它是多少进制的计数器？1D0D1D2D3CEPD0D1D2D3CEPLDLDET74161(1)ET74161(2)1RD1RD1CLKQ0Q1Q2Q3CLKQ0Q1Q2Q3CLKY计计计计计计计计计计图题5-12图解：这是采用整体置数法接成的计数器。在出现LD0信号以前，两片74161均按照十六进制计数，即第（1）片到第（2）片为十六进制，当第（1）片计为0010（二），第（2）片计为（五）时产生LD0信号，待下一个CLK信号到达后两片74161同时被置零，总的进制为5162183，故为八十三进制计数器。5-13画出两片同步十进制计数器74160接成同步三十一进制计数器的接线图。允许附加必要的门电路。解：由于31是素数，不能分解，所以必须采用整体置数法或整体置零法。这里采用了整体置数法，具体是，先将两片按同步连接方式接成1010100进制计数器，然后用电路计为30的状态译码出LD0的信号，如题解5-13所示。这样在电路从全零状态开始计数，计入31个CLK后将返回全零状态，形成三十一进制的计数器。1D0D1D2D3CD0D1D2D3CEPLDEPLDET74160(1)ET74160(2)RD11CLKRQ3D1CLKQ0Q1Q2Q0Q1Q2Q3CLKY计计计计计计计计计计题解5-13图5-14用同步十进制计数器74160设计一个三百六十五进制计数器。要求各位间为十进制关系。允许附加必要的门电路。解：因为要求各位之间是十进制关系，所以需令每一位的74160接成十进制计数状态，并以低位的进位输出作高位的EP和ET的控制信号（或进位脉冲），接成三位十进制计数器，然后用整体置数（或置零）法再改接成三百六十五进制计数器。题解5-14是采用同步置数法的接线图，当计数器计成364状态时译出LD0信号，下一个CLK脉冲到来时将计数器置为全零状态，从而得到三百六十五进制计数器。1D0D1D2D3CD0D1D2D3CD0D1D2D3CEPLDEPLDEPLDET74160(1)ET74160(1)ET74160(2)RDRDCLKQ0Q1Q21Q31CLKQQ1CLKQQR1Q1QQQD01230123CLK计计计计计计Y计计计计题解5-14图5-15设计一个数字钟电路，要求能用七段数码管显示从0时0分0秒到23时59分59秒之间的任意时刻。解：电路接法见题解5-15所示，计数器由六片74160组成，第（1）、（2）两片接成六十进制的“秒”计数器，第（1）片为十进制，第（2）片为六进制，第（3）、（4）片接成六十进制的“分”计数器，接法同“秒”计数器，第（5）、（6）片用整体复位法接成二十四进制的“时”计数器。显示译码器由六片7448组成，每片7448用于驱动一只共阴极的数码管BS201A。图路电51-5解题5-16试利用同步十六进制计数器74161和4线-16线译码器74LS154设计节拍脉冲发生器，要求从12个输出端顺序、循环地输出等宽的负脉冲。解：此题的设计方法不是唯一的，比如可以采用同步置数法得到74161接成十二进制计数器，并把它的Q3,Q2,Q1,Q0接至74LS154的A3,A2,A1,A0输入端，在连续输入CLK脉冲后，在74LS154的Y0~Y11输出端就得到了12个等宽的顺序脉冲P0~P11，电路接法如题解5-16所示。1EPETY0P0YP11Y2P2CLKCLKY3P3D0Q0A0Y4P4Y5P5计计计计Y6P6Q1A1D1Y7P7Q2A2Y8P8D2Y9P94D31Q3A3Y10P10561Y11P111S4LY12747Y13CSASBY14RDLDY151题解5-16图5-17设计一个序列信号发生器电路，使之在一系列CLK信号作用下能周期性地输出“0010110111”的序列信号。解：此题的一种设计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 使用十进制计数器和8选1数据选择器组成的，若十进制计数器选用74160，则可列出在CLK连续作用下计数器状态Q3Q2Q1Q0与要产生的输出Z之间关系的真值表，如下表所示。若采用8选1数据选择器74HC151，则它的输出逻辑式可写为：YD0(A2A1A0)D1(A2A1A0)D2(A2A1A0)D3(A2A1A0)D4(A2A1A0)D5(A2A1A0)D6(A2A1A0)D7(A2A1A0)再由真值表写出Z的逻辑式，并化成与上式对应的形式后，得到：ZQ3(Q2Q1Q0)Q3(Q2Q1Q0)Q3(Q2Q1Q0)0(Q2Q1Q0)Q3(Q2Q1Q0)Q3(Q2Q1Q0)0(Q2Q1Q0)Q3(Q2Q1Q0)令A2Q2，A1Q1，A0Q0，D0D1Q3，D2D4D5D7Q3，D3D60，则数据选择器的输出Y即是所求的Z，电路接法见题解5-17图所示。CLK计计计Q3Q2Q1Q0Z0000001000102001013001104010015010116011007011118100019100111EPETA2AA10CLKCLKQ0D0D0D110Q1D251D16D3C1Q2YZ4D4HD27Q34D57D3CD6D7LDRDS1题解5-17图5-18试用JK触发器和门电路设计一个同步七进制计数器。解：因为七进制计数器必须有七个不同的电路状态，所以需要用三个触发器组成，若对电路的状态编码没有提出要求，则取哪七个状态以及状态如何更替可自行确定，比如采用下图题解5-18(a)状态转换图所示的状态编码和循环顺序，即可画出电路次态(Q3n1Q2n1Q1n1)的卡诺图如图题解5-18（b）所示。Q2Q1Q0000001010110101100011题解5-18(a）状态转换图Q3n1Q2n1Q1n1的卡诺图Q3n1的卡诺图Q2n1的卡诺图Q1n1的卡诺图题解5-18(b）卡诺图从图（b）的卡诺图写出电路状态方程为：Q3n1Q3Q2Q2Q1(Q2Q1)Q3(Q2)Q3Q2n1Q2Q1Q3Q2Q1(Q1)Q2(Q3Q1)Q2Q1n1Q2Q1Q3Q1(Q2Q3)Q1(1)Q1将上式与JK触发器特性方程的 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 形式Qn1JQKQ对照，即可得到驱动方程为：J3Q2Q1;K3Q2J2Q1;K2(Q3Q1)J1(Q3Q2);K11根据驱动方程画出的电路图如题解5-18(c）图所示。将无效状态111代入状态方程，得次态000，说明该电路能自启动。CLK1JQ11JQ21JQ3C1C1C111KQ11KQ21KQ3FF0FFFF12题解5-18(c)逻辑电路图5-19用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。解：因为电路必须有11个不同的状态，所以需用四个触发器组成这个电路，如果按题解5-19表取电路的11个状态和循环顺序，则可画出表示电路的次态的卡诺图如图题解5-19所示。题解5-19表电路的状态转换表计计计计计计计计计计计计计计计0000000计计Q3Q2Q1Q0C计计计10000112001002300110340100045010105601100670111078100008910010910101010111010010Q1Q000111100Q3Q2000001/00010/00100/00011/00101/00110/01000/00111/011xxxx/xxxxx/xxxxx/xxxxx/x101001/01010/0xxxx/x0000/1题解5-19Q3n1Q2n1Q1n1Q0n1/C的卡诺图由卡诺图得到四个触发器的状态方程为：Q3n1Q3Q1Q2Q1Q0Q2n1Q2Q1Q2Q0Q2Q1Q0Q1n1Q1Q0Q3Q1Q0Q0n1Q3Q0Q1Q0输出方程为：CQ3Q1由于D触发器的特性方程是Qn1D，于是得到图题解5-19(b)所示的电路图。由状态方程得输出方程画出电路的状态转换图如图题解5-19(c)所示，可见电路能自启动。CLKD0DD2D311D1D1DQ11DC1Q0Q2Q3C1C1C1FF0FF1FF2FF3计计计计C题解5-19(b)逻辑电路图11001100111Q3Q2Q1Q00101C00000000001000100100101011010111110101010110101001000110111000100题解5-19(c)状态转换图5-20设计一个串行数据检测电路。当连续出现四个和四个以上的1时，检测输出为1，其余情况输出为0。解：设未输入1以前电路的初始状态为S0，输入一个1以后电路的状态为S1，连续输入两个1以后电路的状态为S2，连续输入三个1以后电路的状态为S3，连续输入四个和四个以上的1以后电路的状态为S4，则可根据题意画出图题解5-20(a)所示的状态转换图。0110000S0000S0S1101000S1S400010010010010S3S21S3S211100(a)(b)题解5-20状态转换图由图题解5-20(a)可见，S4和S3是等价状态可以合并，简化后的状态转换图如图题解5-20(b)所示。因为电路工作过程有四个状态，所以需要用两个触发器的四种状态组合00、01、10、11分别表示状态S0、S1、S2、S3，并以A表示输入，Y表示输出，则根据图题解5-20(b)可列出如题解5-20表所示的电路的状态转换表。题解5-20表状态转换表Q2n1Q1n1/YQ2nQ1n0001X000/000/0101/010/0由表可画出Q1n1,Q0n1和Y的卡诺图，如图题解5-20(c)Q1Q0000111Q1Q000011110A10A00000000001011111011Qn1Qn110题解5-20(c)卡诺图的分解从卡诺图得到电路的状态方程和输出方程为：Q1n1AQ1AQ0Q0n1AQ1AQ0111000/000/011/111/0所示。Q1Q0A000111100000010010YYAQ1Q0若选用D触发器组成该电路，由于其特性方程Qn1D，于是得到如图题解5-20(d)所示的电路图。AY1D1DQ0Q1C1C1CLK题解5-20(d)逻辑电路图5-21设计一个控制步进电动机三相六状态工作的逻辑电路。如果用1表示电机绕组导通，0表示电机绕组截止，则3个绕组ABC的状态转换图应如图所示。M为输入控制变量，当M1时为正转，M0时为反转。1/1011/100M/ABC100101110ABC0/1000/1101/1101/0010/1010/0100/0010/0110010101/0110111/010图题5-21图解：取Q1,Q2,Q3三个触发器的状态分别表示A，B，C的状态，由图可见，输出状态与A，B，C的状态相同，故可直接得到yaQ1，ybQ2，ycQ3。根据已知的状态转换图画出Q1n1、Q2n1、Q3n1作为Q1,Q2,Q3和M的逻辑函数的卡诺图如图题解5-21(a)所示。00011110Q2QM00Q13xxx01101011001101001xxx10011110100xxx01010xxx101001011题解5-21(a)卡诺图由卡诺图写出状态方程：n1Q1n1Q2n1Q3MQ2MQ3MQ3MQ1MQ1MQ2若采用D触发器，则根据Qn1D，即得到每个触发器的驱动方程，据此可画出如图题解5-21(b)所示的电路图。ya(A)yb(B)yc(C)CLKD1D21DD31DQ1Q21DC1C1Q3C1FF1FF2FF3M题解5-21(b)逻辑电路图5-22用JK触发器和门电路设计一个4位格雷码计数器，它的状态转换表见表。表题5-22状态转换表计计计计计计计计计计计计计计Q3Q2Q1Q0C0000001000102001103001004011005011106010107010008110009110101011110111110012101001310110141001015100011600000解：按表中给出的计数顺序，得到图题解5-22(a)所示的Q3n!Q2n1Q1n1Q0n1的卡诺图。00011110Q1Q0001/00011/00010/0QQ000320110/0011100/00100/00101/00111/0111101/01111/01110/01010/0100000/11000/01001/0题解5-22(a)卡诺图1011/0从卡诺图写出状态方程，经化简后得到：Q3n1Q3Q1Q3Q0Q2Q1Q0(Q2Q1Q0)Q3(Q2Q1Q0)Q3Q2n1Q2Q1Q2Q0Q3Q1Q0(Q3Q1Q0)Q2(Q3Q1Q0)Q2Q1n1Q1Q0Q3Q2Q0Q3Q2Q0((Q2Q3)Q0)Q1(Q0(Q3Q0n1Q3Q2Q1Q3Q2Q1Q3Q2Q1(Q3Q2Q1)Q0(Q3从以上状态方程，再由Jk触发器的特性方程，可得到驱动方程为：Q2))Q1Q2Q1))Q0J3Q2Q1Q0;K3Q2Q1Q0J2Q3Q1Q0;K2Q3Q1Q0J1(Q3Q2)Q0;K1(Q3Q2)Q0J0(Q3Q2Q1);K0(Q3Q2Q1)进位输出信号为：CQ3Q2Q1Q0。得到的逻辑图如图题解5-22(b)所示。1JQ01JQ11JQ21JQ3C1C1C1C11KQ01K1KQ21KQ3FF0FF1Q1FFFF23CCLK题解5-22(b)逻辑电路图