《数字电路与逻辑设计》期中考试试题

《数字电路与逻辑 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 》期中考试试题2017.4得分注意：所有 答案 八年级地理上册填图题岩土工程勘察试题省略号的作用及举例应急救援安全知识车间5s试题及答案 （包括选择题和 计算题 一年级下册数学竖式计算题下载二年级余数竖式计算题 下载乘法计算题下载化工原理计算题下载三年级竖式计算题下载 ）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。一、（每题2分，共28分）单项选择题（答案填入本题后面的表格中）（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。）1．ECL逻辑门（与CMOS门相比）主要优点是D。A.抗干扰能力强B.集成度高C.功耗低D.工作速度快2．均为5V供电时，TTL逻辑门（与CMOS门相比）主要优点是C。A.噪声容限大B.功耗低C.工作速度快D.集成度高若对4位二进制码(B3B2B1B0)进行奇校验编码，则校验位C=B。A.B3B2B1B01B.B3B2B1B01B3B2B1B01B3B2B1B014．可以用来构成双向逻辑信号传输的逻辑器件是A。三态输出门B.OC门C.ECL门D.OD门逻辑函数F=A⊕B和G=A⊙B满足关系A。FGe0FG0FG1FG6.均为5V供电时，需接上拉电阻才能满足电平驱动要求的方式是B。CMOS门驱动TTL门B.TTL门驱动CMOS门TTL门驱动TTL门D.CMOS门驱动CMOS门输入变量仅A、B全为1时，输出F=1，输入与输出的关系是C。A．或非B．同或C．与D．异或逻辑表达式(AB)(AC)_D。A．ABACB．CABC.BACABC最小项ABCD的相邻项是_D。A．ABCDB．ABCDC.ABCDD.ABCDC输出直接连接可以实现“线或”功能。A.TTL门B.OC门C.ECL门D.三态门下面关于74HC与74HCT系列芯片正确的描述是B。A.分别为CMOS、TTL工艺B.分别为CMOS、TTL电平C.分别为商用级和工业级芯片D.分别为三态门和OC门A输出直接连接可以实现“线与”功能。OD门B.全部TTL逻辑门C.ECL门D.三态门引起组合逻辑电路中竞争与冒险的主要原因是：A。电路延时B.干扰信号C.逻辑关系错D.电源不稳定14．在图1-1的TTL门电路中，输出为高电平的有B。图1-1A．B．C．D．1234567DCBAABC891011121314DDCBAAB二．（10分）简化函数F(A,B,C,D)ABCAC(BD)CDCD的反函数F(A,B,C,D)为最简与或表达式（要求步骤：1，将F写成与或表达式；2，填入图2-1的卡诺图，圈画合并圈；3，写出F的最简与或表达式）。答案：图2-1F(A,B,C,D)ABCAC(BD)CDCDABC((AC)(BD))CDCDABCACDBDCDCDABCACDCD(3分)2,（4分）3，F(A,B,C,D)C+AD（3分）三．（10分）输入为8421BCD码的某两输出函数卡诺图如图3-1所示。请用最少的两级与非门实现该多输出函数（双轨输入）。（要求：1.正确圈画出简化圈和公用圈，并写出函数F1和F2对应的最简与或表达式，2.画出逻辑图）图3-1答案：F1BBCDF2BDBCD（2分）（2分）（2+2分）（2分）四、（10分)请用最少的或非门设计一个检出8421BCD码奇偶校验电路，当输入为奇数个1时输出F=1，否则F=0（输入变量为ABCD，且提供反变量）：（1）根据功能需求完成表4-1真值表的填写；（2）将真值表填入图4-1的卡诺图，并用卡诺图法简化为最简或与式；（3）根据简化的卡诺图，该函数是否存在静态逻辑冒险？应加什么冗余项加以消除？表4-1输入ABCD输出F输入ABCD输出F0000100000011001001010100011101101001100010111010110111001111111答案：真值表（4分）输入ABCD输出F输入ABCD输出F00000100010001110010001011010X001101011X010011100X010101101X011001110X011111111X（2分）F(ABCD)(BCD)(AD)(BCD)(BCD)（2分）从表达式看：当A=B=C=1时有：FDD从卡诺图看：当1111与1110有相切圈。结论为存在逻辑冒险。加(ABC)冗余项但实际上：A=B=C=1是不存在的输入，在此特定情况下无冒险。因此：建议：若答案为：存在逻辑冒险。加(ABC)冗余项及若答案为：不存在逻辑冒险均可给分（共4分）五、（11分）某肖特基逻辑器件的内部电路如图5-1所示，A，B，C为输入端，输入高电平为5V，低电平为0V。F为输出端。设肖特基二极管D1、D2的正向压降为0.3V，所有晶体三极管的PN结正向压降为0.7V，忽略所有反向饱和电流、穿透电流，晶体管的反向电流放大系数为0。1.当C=0V，且A=B=5V时，L点对地电位为V。M点对地电位为V。N点对地电位为V。此时流出C输入端的电流为mA。此时流入A输入端的电流为mA。当C=5V时，输出F与输入A、B的逻辑关系为。当C=0V时，输出F与输入A、B的逻辑关系为。图5-1答案：1.当C=0V，且A=B=5V时，L点对地电位为0.3V。M点对地电位为1V。N点对地电位为0.3V。此时流出C输入端的电流为1mA。此时流入A输入端的电流为0mA。（每空1分共5分）当C=5V时，输出F与输入A、B的逻辑关系为FAB。（3分）当C=0V时，输出F与输入A、B的逻辑关系为输出高阻，或Fz。（3分）&&1&&VCC'RLG1ABG3F“1”G2G4CDG5六、（11分）TTL门构成的电路如图6-1所示，已知OC门输出管截止时的漏电流为IOH=100μA，OC门输出管导通时允许的最大负载电流为IOLmax=10mA；负载门的低电平输入电流为IIL=0.5mA，高电平输入电流为IIH=50μA，VCC′=5V，要求OC门的输出高电平VOH≥3.4V，输出低电平VOL≤0.4V。图6-11.写出OC门输出点F与输入A、B、C、D的逻辑表达式2.确定电阻RL的阻值范围（RL的最大值和最小值）。3.若输入信号C=A，D=B（即两个OC门的输入信号相同），重新确定电阻RL的阻值范围。答案：1.FABCDABCD（3分）2.n=2m=7m′=4RV'CCVOHmin；RVCC'VOHmin53.42.91K（2分）LnImIOHIHLnImIOHIH20.170.05V'VV'V50.4RCCOL；RCCOL0.575K（2分）IILLOLmaxm'ILOLmaxmIILI1040.53.RV'CCVOHmin；RVCC'VOHmin53.42.91K（2分）LnImIOHIHLnImIOHIH20.170.05V'VV'V50.4RCCOL；RCCOL0.256K（2分）IILLOLmaxm'IL2IOLmaxmIIL2040.5七．（10分）74LS155双一线至四线数据分配器和译码器74LS138的功能表见表7-1和表7-2。1.在图7-1上通过适当连接和高低电平标注（不加任何门）将74LS155与74LS138一起构成四线至十六线输出低电平有效的4-16线译码器，并将16个输出端分别用F0F15标注（提示：当地址输入端高位A3=0时74LS138处于不工作状态，译码输出由74LS155完成）。2.实现函数（要求使用最少的与非门，直接在图7-1上画出逻辑电路）。F1(A3,A2,A1,A0)m(0,15)F2(A3,A2,A1,A0)M(15)表7-1双一线至四线数据分配器74LS155功能表表7-2译码器74LS138的功能表图7-1答案：输入端两条线和两个0（或接地）正确，各1分，共4分输出端F0F15标注正确，2分F1和F2正确，各2分，共4分八、（8分）由正、负逻辑器件组成的逻辑电路见图8-1。写出输出F1、F2的逻辑表达式，并简化为最简与或式。图8-1答案：F1(BC)AD(BC)(BCAD)(BC)BCADBCABCDBCBC（各4分）F2(BC)(ADAD)(BC)ADADBCADAD北京邮电大学《数字电路与逻辑设计》期中考试试题2016.4.11班级姓名班内序号题号一二三四五六七八总成绩分数201210101020108得分注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。一、（每题1分，共20分）判断（填√或×）、单项选择题（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。）1．ECL逻辑门与TTL门相比，主要优点是抗干扰能力强。（╳）2．CMOS门电路在使用时允许输入端悬空，并且悬空的输入端相当于输入逻辑“1”。(╳)3.若对4位二进制码(B3B2B1B0)进行奇校验编码，则校验位C=B3B2B1B01。（√）4.根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（√）5.根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（╳）表1-1常用的TTL和CMOS门的典型参数16．当ij时，必有两个最小项之和mi+mj0。（╳）CMOS门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。（╳）逻辑函数的表达式是不唯一的，但其 标准 excel标准偏差excel标准偏差函数exl标准差函数国标检验抽样标准表免费下载红头文件格式标准下载 的最小项之和的表达式是唯一的。（√）9．用数据分配器加上门电路可以实现任意的逻辑函数。（√）10.格雷BCD码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。（√）11．关于函数FACBCDABgC，下列说法中正确的有B。不存在冒险；存在静态逻辑冒险，需要加冗余项ABD和ACD进行消除；存在静态功能冒险，需要加冗余项ABD和ACD进行消除；当输入ABCD从0001→0100变化时存在静态逻辑冒险。12.逻辑函数F=A⊕B和G=A⊙B满足关系D。FGFG0FgG1FGe013.若逻辑函数F(A,B,C)m(1,2,3,6),G(A,B,C)m(0,2,3,4,5,7),则FGA。A.m2m3B.1C.ABD.AB14.若干个具有三态输出的电路输出端接到一点工作时，必须保证B。A.任何时刻最多只能有一个电路处于高阻态，其余应处于工作态。B.任何时刻最多只能有一个电路处于工作态，其余应处于高阻态。C.任何时刻至少有一个电路处于高阻态，其余应处于工作态。D.任何时刻至少有一个电路处于工作态，其余应处于高阻态。15．可以用来传输连续变化的模拟信号的电路是D。A.三态输出的门电路。；B.漏极开路的CMOS门电路；ECL门电路；D.CMOS传输门16．逻辑表达式F[(ABC)DE]B的对偶式为B。2A．F[(ABC)DE]BF(ABCD)EBF(AB)CDEBF[(ABC)DE]B17．下列说法中正确的是D。A．三态门的输出端可以直接并联，实现线或逻辑功能。B.OC门的输出端可以直接并联，实现线或逻辑功能。C．OD门的输出端可以直接并联，实现线或逻辑功能。D．ECL门的输出端可以直接并联，实现线或逻辑功能。18．某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其低电平噪声容限UNL和高电平噪声容限UNH分别是C。A.1.5V、2.2VB.2.2V、1.2VC.0.3V、0.7VD.1.9V、1.5V19．下列说法中不属于组合电路的特点的是C。组合电路由逻辑门构成；组合电路不含记忆存储 单元 初级会计实务单元训练题天津单元检测卷六年级下册数学单元教学设计框架单元教学设计的基本步骤主题单元教学设计 ；组合电路的输出到输入有反馈回路；D.任何时刻组合电路的输出只与当时的输入有关，而与电路过去的输入无关。20．在图1-1的CMOS门电路中，输出为高电平的有D。B.C.D.图1-1答案汇总：12345678910╳╳√√╳╳╳√√√11121314151617181920BDABDBDCCD二、（共12分）器件的内部电路如图2-1所示，A，B为输入，F为输出。（1），写出L、M、N、O、F点与输入A、B间的相对逻辑关系表达式。（2），画出该器件的符号。解：3（1）L=ABM=CDNABCDOABCDAR1AR2NLVCCOR4T3FNOABCD（10分）BD1D1'CT1AR1BT2AMT2BD3FT4（2）（2分）DDD2'2T1BR3图2-1三、（10分)请用最少的或非门设计一个检出8421BCD码能被4整除的逻辑电路（输入变量为ABCD，且提供反变量）：（1）根据功能需求完成表3-1真值表的填写；（2）并写出该函数的标准与或表达式（使用；F形式）；（3）将真值表填入图3-1的卡诺图，并用卡诺图法简化为最简或与式；（4）用或非门实现该函数，画出逻辑图。表3-1输入ABCD输出F4图3-1解：真值表（2分）输入ABCD输出F0000100010001000011001001501010011000111010001100101010╳1011╳1100╳1101╳1110╳1111╳Fm(0,4,8)(10,11,12,13,14,15)（2分）FDC（2分）（2分）（2分）四、（10分）请用代数法化简函数FABAB(ABDCDEeF)为最简与或表达式，画出实现此逻辑函数的最简CMOS电路。6解：FABAB(ABDCDEeF)ABABAB(ABDCDEeF)BABABAB（化简8分，图2分）&&1&&VCC'RLG1ABG3F“1”G2CDG4G5五、（10分）TTL门构成的电路如图5-1所示，请给电阻RL选择合适的阻值。已知OC门输出管截止时的漏电流为IOH=200μA，OC门输出管导通时允许的最大负载电流为IOLmax=16mA；负载门的低电平输入电流为IIL=1mA，高电平输入电流为IIH=40μA，VCC′=5V，要求OC门的输出高电平VOH≥3.0V，输出低电平VOL≤0.4V。解：V'VV'VRCCOHminRCCOLLnIOHmIIHLOLmaxm'IIILn=2m=7m′=4V'V53RCCOHmin2.94KLnIOHmIIH20.270.04RLVCC'VOLIOLmaxmIIL50.416410.38K图5-1（5分/个）六、（20分）求函数F=（A+B）（B+C）（A+C）的标准与或表达式，并分别用译码器74LS138（输出低电平有效，功能表见6-1）、数据选择器75LS153（功能表见6-2）、数据分配器74LS155（功能表见6-3）和最少的门电路实现此函数（输入不提供反变量，在图6-1所给的符号图上完成)。表6-174LS138功能表表6-274LS153功能表STA1A0D3-D0Y10000D3-D0D07001D3-D0D1010D3-D0D2011D3-D0D3SASBSCA2A1A0Y0Y1Y2Y3Y4Y5Y6Y701111111111111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110表6-374LS155功能表图6-1解：F=（A+B）（B+C）（A+C）=ABCABCABCABC=∑m（3，5，6，7）（2分）8（18分）七、（10分）逻辑函数F(A,B,C,D)ABDACDABCD。已知该函数的约束条件为ABCABCD0，（1）将逻辑函数及约束条件填入图7-1，利用卡诺图将函数化简为最简与或表达式；（2）将逻辑函数及约束条件填入图7-2，利用卡诺图简化为最简与或非表达式。图7-1图7-2解：（1）9FADBCD（3分）（2）FABACD（3分）（2分）（2分）八、（8分）由四位数码比较器7485(功能表见表8-1)和四位加法器74283构成的电路如图8-1所示，若输入为2421BCD码，（1）在真值表8-2中完成输出的填写；（2）说明该电路完成什么编码的转换。表8-17485的功能表10表8-2十进制数2421BCD码I3I2I1I08421BCD码Y3Y2Y1Y000000100012001030011401005101161100711018111091111图8-1解：（1）（5分）十进制数2421BCD码I3I2I1I08421BCD码Y3Y2Y1Y000000000010001000120010001030011001111401000100510110101611000110711010111811101000911111001（2）2421BCD----8421BCD（3分）12