测试案例目录1. 基本信息1.1. 问
题
快递公司问题件快递公司问题件货款处理关于圆的周长面积重点题型关于解方程组的题及答案关于南海问题
现象详细描述1.2. 测试具体环境2. 问题分析步骤2.1. 重新测试的前后对比2.2. 测试方法错误的原因分析3. 结论建议EEDO信号测试方法错误分析1.基本信息1.1.问题现象详细描述EEPROM的EEDO信号的测试方法不正确,测试结果超出芯片要求的范围1.2.测试具体环境测试地点：硬件实验室测试时间：2007-09-17测试工具：示波器LeCory6100A 串口线EEPROM型号：93LC462.问题分析步骤2.1.重新测试的前后对比测试所得的DO（EEPROM的串行数据输出）信号超出芯片的要求范围,经硬件
工程
路基工程安全技术交底工程项目施工成本控制工程量增项单年度零星工程技术标正投影法基本原理
师提出疑问后对此信号重新测试，发现DO信号正常，错误波形测试图片如图1所示：Channel(1)CLK Channel(2)DOFigure1所测的错误波形依据以上所测的波形可以看出DO的setuptime和holdtime的最大值都在几百500ns以上，而datasheet上要求这两个值都小于500ns,显然是不满足要求的。经过再次测试得DO的setuptime为19.868ns,holdtime为19.988ns,都在datasheet要求范围内，正确的DO波形图为：Channel(1)CLK Channel(2) DOFigure2所测的正确波形2.2.测试方法错误的原因分析1)测试错误时，是在写EEPROM的状态下测得DO信号，而正确应为在开机读EEPROM时测试DO信号。2)为确认在写EEPROM时所抓取的DO信号是如何产生的，是CPU发给EEPROM或者是EEPROM内部产生？采取的方法是：将EEPROM的DOpin翘起，断开与CPU之间的通讯，测试PCB上DOpad，发现在写EEPROM时，没有产生一个高电平的DO脉冲。这说明在写EEPROM时测得的DO高电平脉冲是由EEPROM内部产生的。3)在确认此脉冲的产生来源之后，对EEPROM的datasheet进行学习，可以看出在EEPROM写的状态下，DO处于高组态，datasheet如下图：从以上时序图知，在写EPPROM时，DO处在高阻态，而此时测试所得波形图如下：Channel(1)CLK Channel(2)DI Channel(3)DOFigure3写EEPROM时DI/DO测试波形以上datasheet中的时序图和实际测试所得时序完全对应，在这时候测试所得的DO信号实际是它在写EEPROM时保持的一个高阻状态，而并不是读EEPROM的数据信号。3.结论建议测试方法的错误，归结于对电路时序的不理解。应该加强学习并掌握应该在何种状态下测试信号。
浙公网安备 33021202002483