数字逻辑 第四版 第六章 答案

        课后答案网，用心为你服务！     大学答案 --- 中学答案 --- 考研答案 --- 考试答案   最全最多的课后习题参考答案，尽在课后答案网（www.khdaw.com）！ Khdaw团队一直秉承用心为大家服务的宗旨，以关注学生的学习生活为出发点， 旨在为广大学生朋友的自主学习提供一个分享和交流的平台。   爱校园（www.aixiaoyuan.com） 课后答案网（www.khdaw.com） 淘答案（www.taodaan.com）   习 题 六   1 分析图1所示脉冲异步时序逻辑电路。  (1) 作出状态表和状态图；  (2) 说明电路功能。   图1 解答 (1) 该电路是一个 Mealy 型脉冲异步时序逻辑电路。其输出函数和激励函 数表达式为  211 2212 12 QD x C Q D xQC QxQ Z == == = (2) 电路的状态表如表 1所示，状态图如图 2所示。 表 1 现 态 Q2 Q1 次态/输出 Z X=1 0 0 0 1 1 0 1 1 01/0 11/0 10/0 00/1 图 2 (3) 由状态图可知，该电路是一个三进制计数器。电路中有一个多余状态 10， 且存在“挂起”现象。  2 分析图3所示脉冲异步时序逻辑电路。  (1) 作出状态表和时间图；  (2) 说明电路逻辑功能。   图3 解答 1○ 该电路是一个 Moore 型脉冲异步时序逻辑电路,其输出即电路状 态。激励函数表达式为 1321123 132233 QCCCP;C1;KKK 1J ; QJ ; QQJ ====== === 2○ 电路状态表如表 2所示，时间图如图 4所示。  表 2 图 4 3○ 由状态表和时间图可知，该电路是一个模 6 计数器。  3 分析图5所示脉冲异步时序逻辑电路。  (1) 作出状态表和状态图；  (2) 说明电路逻辑功能。   图5 时 钟 CP 现 态 Q3 Q2 Q1 次 态 Q3(n+1)Q2(n+1)Q1(n+1) 1 1 1 1 1 1 1 1 000 001 010 011 100 101 110 111 001 010 011 100 101 000 111 000 解答 1○ 该电路是一个 Moore 型脉冲异步时序逻辑电路,其输出函数和激励函数 表达式为   322111 1322121222 12 xyxR ; xS yxyxxR ; yyxS yyZ +== ++== = 2○该电路的状态表如表 3所示，状态图如图 6所示。 表 3 图 6 3○ 该电路是一个“x1—x2—x3”序列检测器。 4 分析图7所示脉冲异步时序电路，作出时间图并说明该电路逻辑功能。 现态 y2y1 次态 y2(n+1)y1(n+1) 输出 Zx1 x2 x3 00 01 11 10 01 01 01 01 00 11 00 00 00 00 10 00 0 0 0 1 图7 解答 1○ 该电路是一个 Moore 型脉冲异步时序逻辑电路,其输出即电路状 态。激励函数表达式为 111 212 QD ; CPC 1T ; QC == == 2○ 电路次态真值表如表 4所示，时间图如图 8所示。  表 4 图8888 3○ 该电路是一个模4444计数器。 5 用D触发器作为存储元件， 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 一个脉冲异步时序电路。该电路在输入端x的脉 CP 12 QQ 1122 DCTC 1)(n 1 1)(n 2 QQ ++ 1 1 1 1 00 01 10 11 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 1 1 0 0 冲作用下，实现3位二进制减1计数的功能，当电路状态为“000”时，在输入 脉冲作用下输出端Z产生一个借位脉冲，平时Z输出0。   解答   1○设状态变量用 y2y1y0表示根据题意，可作出三位二进制减 1 计数 器的状态转移表如表 5 所示。  表 5 2○ 分析表 5 所示状态转移关系，可发现如下规律：  ● 最低位触发器的状态 y0只要输入端 x 有脉冲出现便发生变 化，即每来一个输入脉冲，触发器产生一次翻转。因此，可令该触发 器时钟端信号 C0=x，输入端信号 。 00 yD = ● 次低位触发器的状态 y1在 y0由 0 变为 1 时发生变化，即 y0 发生一次 0→1 的跳变，触发器产生一次翻转。因此，可令该触发器 的时钟端信号 C1=y0，输入端信号 。 11 yD = ● 最高位触发器的状态 y2在 y1由 0 变为 1 时发生变化，即 y1 发生一次 0→1 的跳变，触发器产生一次翻转。因此，可令该触发器 的时钟端信号 C2=y1，输入端信号 。 22 yD = 输入 x 现 态 y2 y1 y0 次 态 y2(n+1)y1(n+1)y0(n+1) 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 综合上述分析结果，可得到三位二进制减 1 计数器的激励函数表 达式为 2212 1101 000 yD ; yC yD ; yC yD ;x C == == == 3○ 根据所得激励函数表达式，可画出三位二进制减 1 计数器的逻 辑电路图如图 9 所示。 图 9   6 用T触发器作为存储元件，设计一个脉冲异步时序电路，该电路有两个输入x1 和x2，一个输出Z，当输入序列为“x1—x1—x2”时，在输出端Z产生一个脉冲， 平时Z输出为0。   解答 (1)建立原始状态图和原始状态表  由题意可知，该电路有两个输入，一个输出。由于要求输出为脉冲信号，所 以，应将电路设计成 Mealy 模型。设电路初始状态为 A，根据题意可作出原始状 态图如图 10 所示，原始状态表如表 6所示。 图 10 表 6 (2) 状态化简 表 6所示状态表已达最简。 (3) 状态编码  由于最简状态表中有三个状态，故需用两位二进制代码表示。设状态变量为 y2、y1，根据相邻编码法 原则 组织架构调整原则组织架构设计原则组织架构设置原则财政预算编制原则问卷调查设计原则 ，可令 y2y1=00 表示状态 A, y2y1=01 表示状态 B, y2y1=11 表示状态 C，由此得到二进制状态表如表 7所示。 表 7 (4) 确定激励函数和输出函数  确定激励函数和输出函数时注意： ● 对于多余状态 y2y1=10 和不允许输入 x2x1=11，可作为无关条件处理 ； ● 当输入 x2x1=00 时，电路状态保持不变； ● 由于触发器时钟信号作为激励函数处理，所以，可假定次态与现态相 现态 次态/输出 Z x2 x1 A B C A/0 A/0 A/1 B/0 C/0 C/0 现态 y2y1 次态 y2（n+1）y1(n+1)/输出Z x2 x1 00 01 11 00/0 00/0 00/1 01/0 11/0 11/0 同时，触发器时钟信号为 0，T端为 d。 据此，可列出激励函数和输出函数真值表如表 8所示。      表 8 根据真值表画出激励函数和输出函数卡诺图(略)，化简后可得： 122 111121 1121222 yyxZ 1T ; yxyxC 1T ; yyxyxC = =+= =+=   (5) 画出逻辑电路图  根据激励函数和输出函数表达式，可画出实现给定功能的逻辑电路如图11 所示。该电路存在无效状态10，但不会产生挂起现象，即具有自启动功能。 输 入 12 xx 现 态 12 y y 激励函数 1122 T C T C 输 出 Z 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 d 1 1 1 1 0 d d d d d 0 d 0 d 0 d 0 d 0 d 1 1 d d d d 1 1 1 1 d d d d d d d d d d d d d d d d 0 0 d 0 0 0 d 1 d d d d 图11 7 试用与非门构成的基本R-S触发器设计一个脉冲异步模4加1计数器。   解答 1○ 设电路输入脉冲为x，状态变量为y1y0,其状态表如表9所示。 表9 2○ 根据状态表和RS触发器的功能表，可列出激励函数真值表如表10所示。 表10 化简后，可得激励函数最简表达式为： 000 000 01011 01011 yxS ; xyyxR ; yyxyyxS ; yxy yyxR yx=+= =+= =++= =++= x 01yy 1)(n 0 1)(n 1 yy ++ 1 1 1 1 00 01 10 11 0 1 1 0 1 1 0 0 x 01yy 0011 S R S R 0 0 0 0 1 1 1 1 00 01 10 11 00 01 10 11 d 1 d 1 d 1 1 d 1 d d 1 1 d 1 d d 1 1 0 1 0 0 1 1 d 1 0 0 1 0 1 3○ 根据激励函数表达式，可画出逻辑电路图如图12所示。 图12 8 分析图13所示电平异步时序逻辑电路，作出 流程 快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计 表。   图13 解答 1○ 根据逻辑电路图可写出激励函数表达式为 yxxxyxxxY 212212 +=⋅= 2○ 流程表如表11所示。 表11 3○ 总态图如图14所示。 图14 9 分析图15所示电平异步时序电路，作出流程表和总态图，说明该电路的逻辑 功能。   图15 解答 1○ 根据逻辑电路图，可写出激励函数和输出函数表达式为 二次状态 y 激励状态Y x2x1=00 x2x1=01 x2x1=11 x2x1=10 0 1 0○ 1○ 0○ 1○ 1 1○ 0○ 0 12 1121 1212212 yyZ yxxY yxxyxxY = += += 2○ 流程表如表12所示。 表 12 3○ 设初始总态为（x2x1，y2y1）=（00，00），输入信号x2x1的变化序列 为00→01→11→10→00→10→11→01，可作出时间图如图16所示。 图16 由时间图可知，该电路是一个“00-01-11”序列检测器。 10 某电平异步时序电路的流程表如表13所示。作出输入x2x1变化序列为00→01 →11→10→11→01→00时的总态(x2x1,y2y1)响应序列。   表13 流程表 二次状态 y2y1 激励状态Y2Y1/输出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 00 01 11 10 00○/0 00/0 00/1 00/0 10/0 01○/0 01/1 10○/0 01/0 01○/0 11○/1 11/0 01/0 01○/0 01/1 01/0 二次状态 y2 y1 激励状态Y2Y1 / 输出Z 解答 根据表13所示电平异步时序电路的流程表和给定输入序列，可作出总态响 应序列如下： 11 某电平异步时序电路有一个输入x和一个输出Z，每当输入x出现一次0→1→0 的跳变后，当x为1时输出Z为1，典型输入、输出时间图如图17所示。建立该 电路的原始流程表。   图17 解答 （1）设立稳定状态 根据典型输入、输出时间图，可设立状态如下： x2x1=0 0 x2x1 =01 x2x1 =11 x2x1 =10 0 0 0 1 1 1 1 0 00○/0 00/0 00/0 00/d 01/0 01○/0 01/0 00/1 01/0 01○/0 10/0 10○/ 1 10/0 11/0 11○/0 10○/1 时刻 t： t0 t1 t2 t3 t4 t5 t6 输入 x2x1： 00 01 11 10 11 01 00 总 态： (x2x1,y2y1) (00,00) (01,00) (01,01) (11,01) (10,01) (10,11) (11,11) (11,10) (01,10) (01,00) (01,01) （00，01） （00，00） x Z 0 10 00 111 1○ 2○ 3○ 4○ 1○ 2○ 3○ 4○ （2）建立原始流程表 根据所设立的状态，可构造出原始流程表如表14所示。 表14 12 简化表15所示的原始流程表。   表15 原始流程表 二次状态 y 激励状态Y / 输出Z X=0 X=1 1 2 3 4 1○/0 3/0 3○/0 1/d 2/0 2○/0 4/d 4○/1 二次状态 y 激励状态/输出状态(Y/Z) x2x1=00 x2x1=01 x2x1=11 x2x1=10 1 2 3 4 5 6 1○/0 1/d d/d 1/d 1/d d/d 5/d d/d 5/d d/d 5○/0 5/d d/d 3/d 3○/1 3/d 6/d 6○/0 2/d 2○/0 4/d 4○/1 d/d 4/d x Z 0 10 00 111 解答 (1) 利用隐含表求出相容行对 根据原始流程表，可作出隐含表如表16所示。 表16 相容行对为：（1，2），（ 1，5），（ 3，4），（ 5，6） （2） 求出最小闭覆盖 最小闭覆盖为：{（1，2），（ 3，4），（ 5，6）} （3）求出最简流程表 令 ：（1，2）→A ， （3，4）→B ， （5，6）→C 可得最简流程表如表17所示。 表 17 2 ∨ 3 2-4 2-4 4 2-4 × ∨ 5 ∨ 3-6 3-6 3-6 6 2-4 3-6 2-4 × 3-6 ∨ 1 2 3 4 5 二次状态 y 激励状态/输出状态(Y/Z) x2x1=00 x2x1=01 x2x1=11 x2x1=10 13 图18为某电平异步时序电路的结构框图。 图 18 图中， 11221222 yxxyxyxY ++= 121212121 yyxyxxxxY +⋅+= 12 yyZ = 试问该电路中是否存在竞争?若存在，请说明竞争类型? 解答 (1) 作出流程表 根据激励函数和输出函数表达式可作出流程表如表18所示。 表 18 A B C A○/0 A/d A/0 C/0 C/d C○/0 B/d B○/1 C○/0 A○/0 B○/1 B/d 二次状态 y2y1 激励状态Y2Y1 输出 Zx2x1=00 x2x1=01 x2x1=11 x2x1=10 00 00000000○ 00000000○ 01 00000000○ 0 （2） 判断说明 由流程表可知，该电路中存在竞争。例如，当处在总态（00，11） 输入由00变为01和处在总态（11，11）输入由11变为01时，存在非临 界竞争；当处在总态（11，01）输入由11变为10时，存在临界竞争。 14 对表19所示最简流程表进行无临界竞争的状态编码，并确定激励状态和输出 函数表达式。   表19 最简流程表 解答 该问题要求首先通过状态编码得到无临界竞争的二进制流程表，然后确定激 励状态和输出函数的表达式。 （1） 状态编码 由于给定的最简流程表中有三个状态，所以，状态编码时需要两位二进 制代码。根据流程表可作出状态相邻图如图19所示。 01 11 10 00 11111111○ 11 00 00 01 01010101○ 11111111○ 11 10 10 10101010○ 0 1 0 二次状态 y 激励状态Y/输出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 A B C AAAA○/0 BBBB○/0 B/0 AAAA○/0 A/0 A/d AAAA○/0 C/d CCCC○/1 C/0 BBBB○/0 CCCC○/0 图19 图20 由状态相邻图可知，三个状态的相邻关系构成了一个闭环，所以，用两位二 进制代码无法满足图 19 所示的相邻关系。为此，可通过增加过渡状态，实现相 邻分配。假定在状态 B和状态 C之间增加一个过渡状态 D，即令 B→C变为 B→D →C，C→B变为 C→D→B，则可得到状态相邻图如图 20 所示。 显然，用两位二进制代码可以很方便地满足图 20 所示相邻关系。增加过渡状 态后，应将给定流程表修改成如表 20 所示。 表 20 假定状态变量用 y2、y1 表示，并令 y2y1 取值 00 表示 A，01 表示 B，10 表示C，11 表示 D，可得到与表 20 对应的二进制流程表如表 21 所示，该流程表描述的电路 中不存在竞争。  表 21 二次状态 y 激励状态Y/输出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 A B C D AAAA○/0 BBBB○/0 D/0 B/0 AAAA○/0 A/0 A/d d/d AAAA○/0 D/d CCCC○/1 C/d C/0 BBBB○/0 CCCC○/0 d/d 二次状态 y2y1 激励状态Y2Y1/输出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 00 01 00000000○/0 01010101○/0 00000000○/0 00/0 00000000○/0 11/d 10/0 01010101○/0 除了增加过渡，实现相邻分配外，对表 19 进行无临界竞争分配的另一种方 案是允许非临界竞争，消除临界竞争。由于状态 B和 A之间的转换仅发生在稳定 总态(00，B)输入 x2x1，由 00→01 时，而 x2x1=01 这一列只有一个稳定状态， 这就意味着即使发生竞争也属于非临界竞争，所以，分配给 A和 B的代码可以不 相邻。 排除 A 和 B 的相邻关系后，状态编码只需满足 A 和 C 相邻，B 和 C 相邻。显然， 用两位二进制代码可以很方便地满足该相邻关系，具体编码略。  (2) 确定激励状态和输出函数表达式  根据表 21 所示二进制流程表，可作出激励状态、输出函数的卡诺图如图 21 所示。 图21 化简后可得到激励状态和输出函数表达式为 21 122212111 121112112222 yxZ yyxyxxyxY yyxyxxyxxyxY = ++= +++= 15 某电平异步时序电路有两个输入x1、x2和一个输出Z。当x2=1时，Z总为0； 当x2=0时，x1的第一次从0→1的跳变使Z变为1，该1输出信号一直保持到x2 由0 →1，才使Z为0。试用与非门实现该电路功能。  解答 11 10 01/0 11/0 dd/d 00/d 10/d 10101010○/1 dd/d 10101010○/0 (1) 建立原始流程表 根据题意可画出典型输入输出波形并设立相应状态如图22所示。其原始流程 表如表22所示。 图22 表 22 (2) 状态化简 根据原始流程表可作出隐含表如表 23 所示。状态合并图如图 23 所示。 二次状态 y 激励状态Y/输出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 1 2 3 4 5 6 1111○/0 5/d d/d 1/0 5555○/1 1/0 2/d 2222○/1 4/0 4444○/0 2/1 d/d d/d 3/d 3333○/0 3/0 d/d 3/0 6/0 d/d 6/0 d/d 6/d 6666○/0 2 × 3 × × 4 √ × √ 4○3○2○ 2○ 2○1○ 6○5○1○ 3○ 1○ x2 x1 Z 表 23 图 23 状态合并图 选择最小闭覆盖为{1},{2,5},{3,4,6}；并令： {1}→A ,{2,5}→B ,{3,4,6}→C 最简流程表如表 24 所示。 表 24 (3) 状态编码 表 24 的状态相邻图如图 24 所示，为了用两位二进制代码满足相邻分配， 可在状态 A 和 C 之间增加过渡状态 D, 增加过渡状态后的状态相邻图如图 25 所 示。 5 × √ × × 6 √ × √ √ × 1 2 3 4 5 二次状态 y 激励状态Y/输出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 A B C AAAA○/0 BBBB○/1 A/0 B/0 BBBB○/1 CCCC○/0 d/d C/d CCCC○/0 C/0 C/d CCCC○/0 图 24 图 25 增加过渡状态后的状态表如表 25 所示。设状态变量用 y2y1表示。 表 25 令： y2y1 = 00 → A y2y1= 01→ B y2y1 = 10 → D y2y1= 11→ C 得二进制状态表如表 26 所示。 表 26 二次状态 y 激励状态Y/输出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 A B C D AAAA○/0 BBBB○/1 D/0 A/0 B/0 BBBB○/1 CCCC○/0 d/d d/d C/d CCCC○/0 d/d D/0 C/d CCCC○/0 C/0 ((((4444)))) 确定激励函数和输出函数 利用卡诺图可求出激励函数和输出函数最简表达式 12 221211 1222 yyZ yxyyxY yyxY = ++= += (5)(5)(5)(5) 画出逻辑电路图 逻辑电路图如图 26 所示。 二次状态 y2y1 激励状态Y2Y1/输出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 00 01 11 10 00000000○/0 01010101○/1 10/0 00/0 01/0 01010101○/1 11111111○/d dd/d dd/d 11/d 11111111○/0 dd/d 10/0 11/d 11111111○/0 11/0 图 26262626 习 题 六   1 解答 (1) 该电路是一个 Mealy 型脉冲异步时序逻辑电路。其输出函数和激励函数表达式 为  211 2212 12 QD x C Q D xQC QxQ Z == == = 电路的状态表如表 1 所示，状态图如图 2 所示。 表 1 图 (3) 由状态图可知，该电路是一个三进制计数器。电路中有一个多余状态 10，且存在“挂 起”现象。  2 解 该电路是一个Moore型脉冲异步时序逻辑电路,其输出即电路状 态。激励函数表达式 1321123 132233 QCCCP;C1;KKK 1J ; QJ ; QQJ ====== === 2○ 电路状态表如表 2所示，时间图如图 4 所示。  现 态 Q2 Q1 次态/输出 Z X=1 0 0 0 1 1 0 1 1 01/0 11/0 10/0 00/1 时 钟 CP 现 态 Q3 Q2 Q1 次 态 Q3(n+1)Q2(n+1)Q1(n+1) 1 1 1 1 1 1 1 1 000 001 010 011 100 101 110 111 001 010 011 100 101 000 111 000 图 4 3○ 由状态表和时间图可知，该电路是一个模 6计数器。  3解答 1○ 该电路是一个 Moore 型脉冲异步时序逻辑电路,其输出函数和激励函数表达式为   322111 1322121222 12 xyxR ; xS yxyxxR ; yyxS yyZ +== ++== = 2○该电路的状态表如表 3 所示，状态图如图 6 所示。 表 3 图 6 3○ 该电路是一个“x1—x2—x3”序列检测器 4解答 1○ 该电路是一个 Moore 型脉冲异步时序逻辑电路,其输出即电路状 现态 y2y1 次态 y2(n+1)y1(n+1) 输出 Zx1 x2 x3 00 01 11 10 01 01 01 01 00 11 00 00 00 00 10 00 0 0 0 1 态。激励函数表达式为 111 212 QD ; CPC 1T ; QC == == 2○ 电路次态真值表如表 4 所 示，时间图如图 8 所示。  表 4 图8888 3○ 该电路是一个模4444计数器。 6 解答 (1) 建立原始状态图和原始状态表  由题意可知，该电路有两个输入，一个输出。由于要求输出为脉冲信号，所以，应将电 路设计成 Mealy 模型。设电路初始状态为 A，根据题意可作出原始状态图如图 10 所示，原 始状态表如表 6 所示。 图10 (2) 状态化简 表6所示 状 态 表 已 达最简。 (3) 状态编码  由于最简状态表中有三个状态，故需用两位二进制代码表示。设状态变量为 y2、y1，根 据相邻编码法原则，可令 y2y1=00 表示状态 A, y2y1=01 表示状态 B, y2y1=11 表示状态 C，由 此得到二进制状态表如表 7 所示。 表 7 (4) 确定激励函数和输出函数  确定激励函数和输出函数时注意： CP 12 QQ 1122 DCTC 1)(n 1 1)(n 2 QQ ++ 1 1 1 1 00 01 10 11 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 1 1 0 0 现态 y2y1 次态 y2（n+1）y1(n+1)/输出 Z x2 x1 00 01 11 00/0 00/0 00/1 01/0 11/0 11/0 现态 次态/输出 Z x2 x1 A B C A/0 A/0 A/1 B/0 C/0 C/0 ● 对于多余状态 y2y1=10 和不允许输入 x2x1=11，可作为无关条件处理； ● 当输入 x2x1=00 时，电路状态保持不变； ● 由于触发器时钟信号作为激励函数处理，所以，可假定次态与现态相同时，触发 器时钟信号为 0，T 端为 d。 据此，可列出激励函数和输出函数真值表如表 8 所示。      表 8 根据真值表画出激励函数和输出函数卡诺图(略)，化简后可得： 122 111121 1121222 yyxZ 1T ; yxyxC 1T ; yyxyxC = =+= =+=   (5) 画出逻辑电路图  根据激励函数和输出函数表达式，可画出实现给定功能的逻辑电路如图11所示。该 电路存在无效状态10，但不会产生挂起现象，即具有自启动功能。 输 入 12 xx 现 态 12 y y 激励函数 1122 T C T C 输 出 Z 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 d 1 1 1 1 0 d d d d d 0 d 0 d 0 d 0 d 0 d 1 1 d d d d 1 1 1 1 d d d d d d d d d d d d d d d d 0 0 d 0 0 0 d 1 d d d d 图11 8 分析图13所示电平异步时序逻辑电路，作出流程表。   图13 解答 1○ 根据逻辑电路图可写出激励函数表达式为 yxxxyxxxY 212212 +=⋅= 2○ 流程表如表11所示。 表11 3○ 总态图如图14所示。 二次状态 y 激励状态Y x2x1=00 x2x1=01 x2x1=11 x2x1=10 0 1 0○ 1○ 0○ 1○ 1 1○ 0○ 0 图14 13 图18为某电平异步时序电路的结构框图。 图 18 图中， 11221222 yxxyxyxY ++= 121212121 yyxyxxxxY +⋅+= 12 yyZ = 试问该电路中是否存在竞争?若存在，请说明竞争类型? 解答 (1) 作出流程表 根据激励函数和输出函数表达式可作出流程表如表18所示。 表 18 （2） 判断说明 由流程表可知，该电路中存在竞争。例如，当处在总态（00，11）输入由00变为01和 二次状态 y2y1 激励状态Y2Y1 输出 Zx2x1=00 x2x1=01 x2x1=11 x2x1=10 00 01 11 10 00000000○ 00 11111111○ 11 00000000○ 00 00 01 01 01010101○ 11111111○ 11 00000000○ 10 10 10101010○ 0 0 1 0 处在总态（11，11）输入由11变为01时，存在非临界竞争；当处在总态（11，01）输入由11 变为10时，存在临界竞争。 khdaw_pdf 第六章 第六章1