硬件工程师

模拟电路 1、基尔霍夫定理的 内容 财务内部控制制度的内容财务内部控制制度的内容人员招聘与配置的内容项目成本控制的内容消防安全演练内容 是什么？    基尔霍夫定律包括电流定律和电压定律    电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。    电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。    反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。    反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。    负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。    电压负反馈的特点：电路的输出电压趋向于维持恒定。    电流负反馈的特点：电路的输出电流趋向于维持恒定。 3、有源滤波器和无源滤波器的区别    无源滤波器：这种电路主要有无源元件R、L和C组成    有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。    集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。    数字电路 1、同步电路和异步电路的区别是什么？    同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。    异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？    将两个门电路的输出端并联以实现与逻辑的功能成为线与。    在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。    由于不用OC门可能使灌电流过大，而烧坏逻辑门。 3、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA2003.11.06上海笔试试题）    Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。    保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。    建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）    在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。    产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。    解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 5、名词：SRAM、SSRAM、SDRAM    SRAM：静态RAM    DRAM：动态RAM    SSRAM：Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。      SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。    SDRAM：Synchronous DRAM同步动态随机存储器 6、FPGA和ASIC的概念，他们的区别。（未知）    答案：FPGA是可编程ASIC。      ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。 7、什么叫做OTP片、掩膜片，两者的区别何在？    OTP means one time program，一次性编程    MTP means multi time program，多次性编程    OTP（One Time Program）是MCU的一种存储器类型    MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。    MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；    FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；    OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。 8、单片机上电后没有运转，首先要检查什么？    首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。    接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。    然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的IO口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。    另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用外部扩ROM的了），一定要将EA引脚拉高，否则会出现程序乱跑的情况。有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一）。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF的。遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。 模拟电路   1、基尔霍夫定理的内容是什么？（仕兰微电子）   2、平板电容公式(C=εS/4πkd)。（未知）   3、最基本的如三极管曲线特性。（未知）   4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）   5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）   6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）   7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）   8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）   9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知）   10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）   11、画差放的两个输入管。（凹凸）   12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子）   13、用运算放大器组成一个10倍的放大器。（未知）   14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的  rise/fall时间。(Infineon笔试试题)   15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC<q,还有 clock的delay,写出决   定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）   18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题）   19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA    2003.11.06 上海笔试试题）   20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，   使得输出依赖于关键路径。（未知）   21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优   点），全加器等等。（未知）   22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题）   23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）   24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-   well process.Plot its transfer curve (Vout-Vin) And also explain the    operation region of PMOS and NMOS for each segment of the transfer curve? （威   盛笔试题circuit design-beijing-03.11.09）   25、To design a CMOS invertor with balance rise and fall time,please define    the ration of channel width of PMOS and NMOS and explain?   26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）   27、用mos管搭出一个二输入与非门。（扬智电子笔试）   28、please draw the transistor level schematic of a cmos 2 input AND gate and    explain which input has faster response for output rising edge.(less delay    time)。（威盛笔试题circuit design-beijing-03.11.09）   29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔   试）    30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题）   31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）   32、画出Y=A*B+C的cmos电路图。（科广试题）   33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试）   34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）   35、利用4选1实现F(x,y,z)=xz+yz’。（未知）   36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化   简）。   37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。   （Infineon笔试）   38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什   么？1）INV   2）AND   3）OR   4）NAND   5）NOR   6）XOR  答案：NAND（未知）   39、用与非门等设计全加法器。（华为）   40、给出两个门电路让你分析异同。（华为）   41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）   42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0   多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）   43、用波形表示D触发器的功能。（扬智电子笔试）   44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）   45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题）   46、画出DFF的结构图,用verilog实现之。（威盛）   47、画出一种CMOS的D锁存器的电路图和版图。（未知）   48、D触发器和D锁存器的区别。（新太硬件面试）   49、简述latch和filp-flop的异同。（未知）   50、LATCH和DFF的概念和区别。（未知）   51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。   （南山之桥）   52、用D触发器做个二分颦的电路.又问什么是状态图。（华为）   53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）   54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）   55、How many flip-flop circuits are needed to divide by 16?  (Intel) 16分频？   56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出   carryout和next-stage. （未知）   57、用D触发器做个4进制的计数。（华为）   58、实现N位Johnson Counter,N=5。（南山之桥）   59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰   微电子）   60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）   61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥）   62、写异步D触发器的verilog module。（扬智电子笔试）   module dff8(clk , reset, d, q);   input        clk;   input        reset;   input  [7:0] d;   output [7:0] q;   reg   [7:0] q;   always @ (posedge clk or posedge reset)      if(reset)        q <= 0;      else        q <= d;   endmodule   63、用D触发器实现2倍分频的Verilog描述？（汉王笔试）   module divide2( clk , clk_o, reset);      input     clk , reset;      output   clk_o;      wire in;    reg out ;      always @ ( posedge clk or posedge reset)        if ( reset)          out <= 0;            else              out <= in;          assign in = ~out;          assign clk_o = out;        endmodule   64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器   件有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）   PAL，PLD，CPLD，FPGA。   module dff8(clk , reset, d, q);   input        clk;   input        reset;   input   d;   output  q;   reg q;   always @ (posedge clk or posedge reset)      if(reset)        q <= 0;      else        q <= d;   endmodule   65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）   66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）   67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）   68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解   的）。（威盛VIA 2003.11.06 上海笔试试题）   69、描述一个交通信号灯的设计。（仕兰微电子）   70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）   71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱   数。       （1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计   的要求。（未知）   72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）   画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计   工程中可使用的工具及设计大致过程。（未知）   73、画出可以检测10010串的状态图,并verilog实现之。（威盛）   74、用FSM实现101101的序列检测模块。（南山之桥）   a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。   例如a： 0001100110110100100110          b： 0000000000100100000000       请画出state machine；请用RTL描述其state machine。（未知）   75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦－大唐   笔试）   76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）   77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x   为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假   设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微   电子）   78、sram，falsh memory，及dram的区别？（新太硬件面试）   79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9   －14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温   度，增大电容存储容量）（Infineon笔试）   80、Please draw schematic of a common SRAM cell with 6 transistors,point out    which nodes can store data and which node is word line control? （威盛笔试题   circuit design-beijing-03.11.09）   81、名词:sram,ssram,sdram   名词IRQ,BIOS,USB,VHDL,SDR   IRQ:   Interrupt ReQuest   BIOS:  Basic Input Output System   USB:  Universal Serial Bus   VHDL: VHIC Hardware De******ion Language   SDR:  Single Data Rate   　　压控振荡器的英文缩写(VCO)。   　　动态随机存储器的英文缩写(DRAM)。   名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline、   IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散   傅立叶变换)或者是中文的，比如：a.量化误差  b.直方图  c.白平衡  IC设计基础（流程、 工艺 钢结构制作工艺流程车尿素生产工艺流程自动玻璃钢生产工艺2工艺纪律检查制度q345焊接工艺规程 、版图、器件）   1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路   相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA   等的概念）。（仕兰微面试题目）   2、FPGA和ASIC的概念，他们的区别。（未知）   答案：FPGA是可编程ASIC。   ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一   个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与   门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计   制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点   3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）   4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）   5、描述你对集成电路设计流程的认识。（仕兰微面试题目）   6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目）   7、IC设计前端到后端的流程和eda工具。（未知）   8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未知）   9、Asic的design flow。（威盛VIA 2003.11.06 上海笔试试题）   10、写出asic前期设计的流程和相应的工具。（威盛）   11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）   先介绍下IC开发流程：   1.）代码输入（design input)   用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码   语言输入工具：SUMMIT   VISUALHDL               MENTOR   RENIOR   图形输入:    composer(cadence);                viewlogic (viewdraw)   2.）电路仿真（circuit simulation)   将vhd代码进行先前逻辑仿真，验证功能描述是否正确   数字电路仿真工具：       Verolog：  CADENCE     Verolig-XL                  SYNOPSYS    VCS                  MENTOR      Modle-sim        VHDL :    CADENCE     NC-vhdl                  SYNOPSYS    VSS                  MENTOR      Modle-sim   模拟电路仿真工具：                  ***ANTI HSpice pspice，spectre micro microwave:    eesoft : hp   3.）逻辑综合（synthesis tools)   逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真 中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。   12、请简述一下设计后端的整个流程？（仕兰微面试题目）   13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？（仕兰微面试题目）   14、描述你对集成电路工艺的认识。（仕兰微面试题目）   15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？（仕兰微面试题目）   16、请描述一下国内的工艺现状。（仕兰微面试题目）   17、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目）   18、描述CMOS电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目）   19、解释latch-up现象和Antenna effect和其预防措施.（未知）   20、什么叫Latchup?（科广试题）   21、什么叫窄沟效应? （科广试题）   22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差   别？（仕兰微面试题目）   23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？（仕兰微   面试题目）   24、画出CMOS晶体管的CROSS-OVER图（应该是纵剖面图），给出所有可能的传输特性和转   移特性。（Infineon笔试试题）   25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。（科广试题）   26、Please explain how we describe the resistance in semiconductor. Compare    the resistance of a metal,poly and diffusion in tranditional CMOS process.（威   盛笔试题circuit design-beijing-03.11.09）   27、说明mos一半工作在什么区。（凹凸的题目和面试）   28、画p-bulk 的nmos截面图。（凹凸的题目和面试）   29、写schematic note（？），越多越好。（凹凸的题目和面试）   30、寄生效应在ic设计中怎样加以克服和利用。（未知）   31、太底层的MOS管物理特***觉一般不大会作为笔试面试题，因为全是微电子物理，公   式推导太罗索，除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cadence,    Synopsys, Avant，UNIX当然也要大概会操作。   32、unix 命令cp -r, rm,uname。（扬智电子笔试）   DSP、嵌入式、软件等   1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，   也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。（仕兰微面试题   目）   2、数字滤波器的分类和结构特点。（仕兰微面试题目）   3、IIR，FIR滤波器的异同。（新太硬件面题）   4、拉氏变换与Z变换公式等类似东西，随便翻翻 书 关于书的成语关于读书的排比句社区图书漂流公约怎么写关于读书的小报汉书pdf 把如.h(n)=-a*h(n-1)+b*δ(n)  a.求h   (n)的z变换；b.问该系统是否为稳定系统；c.写出FIR数字滤波器的差分方程；（未知）   5、DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图。（信威   dsp软件面试题）   6、说说定点DSP和浮点DSP的定义（或者说出他们的区别）（信威dsp软件面试题）   7、说说你对循环寻址和位反序寻址的理解.（信威dsp软件面试题）   8、请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－0.5.（信威   dsp软件面试题）   9、DSP的结构（哈佛结构）；（未知）   10、嵌入式处理器类型(如ARM)，操作系统种类（Vxworks,ucos,winCE,linux），操作系   统方面偏CS方向了，在CS篇里面讲了；（未知）   11、有一个LDO芯片将用于对手机供电，需要你对他进行评估，你将如何设计你的测试项   目？   12、某程序在一个嵌入式系统（200M CPU，50M SDRAM）中已经最优化了，换到零一个系   统（300M CPU，50M SDRAM）中是否还需要优化？（Intel）    13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。（仕兰微面试题目）   14、说出OSI七层网络协议中的四层（任意四层）。（仕兰微面试题目）   15、A）  （仕兰微面试题目）   　　＃i nclude     　　void testf(int*p)     　　{     　　*p+=1;     　　}     　　main()     　　{     　　int *n,m[2];     　　n=m;     　　m[0]=1;     　　m[1]=8;     　　testf(n);     　　printf("Data value is %d ",*n);     　　}     　　------------------------------     　　B)     　　＃i nclude     　　void testf(int**p)     　　{     　　*p+=1;     　　}     　　main()     　　{int *n,m[2];     　　n=m;     　　m[0]=1;     　　m[1]=8;     　　testf(&n);     　　printf(Data value is %d",*n);     　　}     　　下面的结果是程序A还是程序B的？     　　Data value is 8     　　那么另一段程序的结果是什么？     16、那种排序方法最快? （华为面试题）   17、写出两个排序算法,问哪个好？（威盛）   18、编一个简单的求n!的程序。（Infineon笔试试题）   19、用一种编程语言写n!的算法。（威盛VIA 2003.11.06 上海笔试试题）   20、用C语言写一个递归算法求N！；（华为面试题）    21、给一个C的函数，关于字符串和数组，找出错误；（华为面试题）    22、防火墙是怎么实现的？（华为面试题）   23、你对哪方面编程熟悉？（华为面试题）   24、冒泡排序的原理。（新太硬件面题）   25、操作系统的功能。（新太硬件面题）   26、学过的计算机语言及开发的系统。（新太硬件面题）   27、一个农夫发现围成正方形的围栏比长方形的节省4个木桩但是面积一样.羊的数目和正方形围栏的桩子的个数一样但是小于36，问有多少羊？（威盛）   28、C语言实现统计某个cell在某.v文件调用的次数(这个题目真bt) （威盛VIA    2003.11.06 上海笔试试题）   29、用C语言写一段控制手机中马达振子的驱动程序。(威胜)   30、用perl或TCL/Tk实现一段字符串识别和比较的程序。（未知）   31、给出一个堆栈的结构，求中断后显示结果，主要是考堆栈压入返回地址存放在低端地址还是高端。（未知）   32、一些DOS命令，如显示文件，拷贝，删除。（未知）   33、设计一个类，使得该类任何形式的派生类无论怎么定义和实现，都无法产生任何对象实例。（IBM）   34、What is pre-emption? (Intel)   35、What is the state of a process if a resource is not available? (Intel)   36、三个 float a,b,c;问值（a+b）+c==(b+a)+c， (a+b)+c==(a+c)+b。(Intel)     37、把一个链表反向填空。  (lucent)   38、x^4+a*x^3+x^2+c*x+d 最少需要做几次乘法？ (Dephi)     1.写出下列常用电子工程术语的中文名称： a) PCB: b) SMT: c) FPGA: d) CPLD: e) ASIC: f) DSP: g) SRAM: h) WDT: i) CMRR: j) PWM: 2.硬件电路设置看门狗定时器的目的是：___________________________ 3.中断向量表中存储的内容是：___________________________________ 4.中断服务程序的开头一般进行的操作是：_________________________ 中断服务程序结束前一般进行的操作是：_________________________ 5.列举你知道的几种电容：比如铝电解电容、 、 、 、 6.74L373被称为透明锁存器，“透明”一词的含义是指：_____________ 7.Flash存储器的写寿命大约在______万次左右。 8.C语言中，do{ }while()和while() {......}语法的区别是：________ 9.C语言中，如果申明char p[3][]={"Basic","Fortran","Pascal"};则 p[2][2]=____________ 10.C语言中，全局变量、Static局部变量和非Static局部变量的存储空间 占用是有区别的，前两者在普通数据存储区中生成，而非Static局部变 量在__________________________中生成。 汉王笔试 下面是一些基本的数字电路知识问题，请简要回答之。 a) 什么是Setup 和Holdup时间？ b) 什么是竞争与冒险现象？怎样判断？如何消除？ c) 请画出用D触发器实现2倍分频的逻辑电路？ d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ e) 什么是同步逻辑和异步逻辑？ f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。 g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？ 2、 可编程逻辑器件在现代电子设计中越来越重要，请问： a) 你所知道的可编程逻辑器件有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。 3、 设想你将设计完成一个电子电路 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 。请简述用EDA软件（如PROTEL）进行设计（包 括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？ 飞利浦－大唐笔试归来 1，用逻辑们和cmos电路实现ab+cd 2. 用一个二选一mux和一个inv实现异或 3. 给了reg的setup,hold时间，求中间组合逻辑的delay范围。 Setup/hold time 是测试芯片对输入信号和时钟信号之间的 时间要求。建立时间是指触发器的时钟信号上升沿到来以前， 数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿 有效）T时间到达芯片，这个T就是建立时间-Setup time.如不 满足setup time,这个数据就不能被这一时钟打入触发器，只 有在下一个时钟上升沿，数据才能被打入触发器。保持时间是 指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。 时hold time不够，数据同样不能被打入触发器。 4. 如何解决亚稳态 5. 用verilog/vhdl写一个fifo控制器 6. 用verilog/vddl检测stream中的特定字符串 信威dsp软件面试题～ )DSP和通用处理器在结构上有什么不同，请简要画出你熟悉 的一种DSP结构图 2)说说定点DSP和浮点DSP的定义（或者说出他们的区别） 3）说说你对循环寻址和位反序寻址的理解 4）请写出【－8，7】的二进制补码，和二进制偏置码。 用Q15表示出0.5和－0.5 扬智电子笔试 第一题：用mos管搭出一个二输入与非门。 第二题：集成电路前段设计流程，写出相关的工具。 第三题：名词IRQ,BIOS,USB,VHDL,SDR 第四题：unix 命令cp -r, rm,uname 第五题：用波形表示D触发器的功能 第六题：写异步D触发器的verilog module 第七题：What is PC Chipset? 第八题：用传输门和倒向器搭一个边沿触发器 第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。 华为面题 (硬件) 全都是几本模电数电信号单片机题目 1.用与非门等设计全加法器 2.给出两个门电路让你分析异同 3.名词:sram,ssram,sdram 4.信号与系统:在时域与频域关系 5.信号与系统:和4题差不多 6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期.. ..) 7.串行通信与同步通信异同,特点,比较 8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) 9.延时问题,判错 10.史密斯特电路,求回差电压 11.VCO是什么,什么参数(压控振荡器?) 12. 用D触发器做个二分颦的电路.又问什么是状态图 13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号 14. 用D触发器做个4进制的计数 15.那种排序方法最快? 一、 研发（软件） 用C语言写一个递归算法求N！； 给一个C的函数，关于字符串和数组，找出错误； 防火墙是怎么实现的？ 你对哪方面编程熟悉？ 新太硬件面题 接着就是专业题目啦 （1）d触发器和d锁存器的区别 （2）有源滤波器和无源滤波器的原理及区别 （3）sram，falsh memory，及dram的区别？ （4）iir，fir滤波器的异同 1.从性能上进行比较  从性能上来说，IIR滤波器传输函数的极点可位于单位园内的任何地方，因此可用较低的阶数获得高的选择性，所用的存贮单元少，所以经济而效率高。但是这个高效率是以相位的非线性为代价的。选择性越好，则相位非线性越严重。相反，FIR滤波器却可以得到严格的线性相位，然而由于FIR滤波器传输函数的极点固定在原点，所以只能用较高的阶数达到高的选择性；对于同样的滤波器设计指标，FIR滤波器所要求的阶数可以比IIR滤波器高5~10倍，结果，成本较高，信号延时也较大；如果按相同的选择性和相同的线性要求来说，则IIR滤波器就必须加全通网络进行相位较正，同样要大增加滤波器的节数和复杂性。 2.从结构上看 IIR滤波器必须采用递归结构，极点位置必须在单位圆内，否则系统将不稳定。另外，在这种结构中，由于运算过程中对序列的舍入处理，这种有限字长效应有时会引入寄生振荡。相反，FIR滤波器主要采用非递归结构，不论在理论上还是在实际的有限精度运算中都不存在稳定性问题，运算误差也较小。此外，FIR滤波器可以采用快速付里叶变换算法，在相同阶数的条件下，运算速度可以快得多。 从性能上来说，IIR滤波器传递函数包括零点和极点两组可调因素，对极点的惟一限制是在单位圆内。因此可用较低的阶数获得高的选择性，所用的存储单元少，计算量小，效率高。但是这个高效率是以相位的非线性为代价的。选择性越好，则相位非线性越严重。FIR滤波器传递函数的极点固定在原点，是不能动的，它只能靠改变零点位置来改变它的性能。所以要达到高的选择性，必须用较高的阶数；对于同样的滤波器设计指标，FIR滤波器所要求的阶数可能比IIR滤波器高5-10倍，结果，成本较高，信号延时也较大；如果按线性相位要求来说，则IIR滤波器就必须加全通网络进行相位校正，同样要大大增加滤波器的阶数和复杂性。而FIR滤波器却可以得到严格的线性相位。       从结构上看，IIR滤波器必须采用递归结构来配置极点，并保证极点位置在单位圆内。由于有限字长效应，运算过程中将对系数进行舍入处理，引起极点的偏移。这种情况有时会造成稳定性问题，甚至产生寄生振荡。相反，FIR滤波器只要采用非递归结构，不论在理论上还是在实际的有限精度运算中都不存在稳定性问题，因此造成的频率特性误差也较小。此外FIR滤波器可以采用快速傅里叶变换算法，在相同阶数的条件下，运算速度可以快得多。       另外，也应看到，IIR滤波器虽然设计简单，但主要是用于设计具有分段常数特性的滤波器，如低通、高通、带通及带阻等，往往脱离不了模拟滤波器的格局。而FIR滤波器则要灵活得多，尤其是他易于适应某些特殊应用，如构成数字微分器或希尔波特变换器等，因而有更大的适应性和广阔的应用领域。      从上面的简单比较可以看到IIR与FIR滤波器各有所长，所以在实际应用时应该从多方面考虑来加以选择。从使用要求上来看，在对相位要求不敏感的场合，如语言通信等，选用IIR较为合适，这样可以充分发挥其经济高效的特点；对于图像信号处理，数据传输等以波形携带信息的系统，则对线性相位要求较高。如果有条件，采用FIR滤波器较好。当然，在实际应用中可能还要考虑更多方面的因素。 （5）冒泡排序的原理 冒泡排序（BubbleSort）的基本概念是：依次比较相邻的两个数，将小数放在前面，大数放在后面。即首先比较第1个和第2个数，将小数放前，大数放后。然后比较第2个数和第3个数，将小数放前，大数放后，如此继续，直至比较最后两个数，将小数放前，大数放后。重复以上过程，仍从第一对数开始比较（因为可能由于第2个数和第3个数的交换，使得第1个数不再小于第2个数），将小数放前，大数放后，一直比较到最大数前的一对相邻数，将小数放前，大数放后，第二趟结束，在倒数第二个数中得到一个新的最大数。如此下去，直至最终完成排序。 由于在排序过程