首页 latch_up —ESD保护— 天线效应详解

latch_up —ESD保护— 天线效应详解

latch_up —ESD保护— 天线效应详解 Latch up • Latch up 的定义 • Latch up 的原理分析 • 产生 Latch up 的具体原因 • 防止 Latch up 的方法 Latch up 的定义 Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路 Latch up 是指cmos晶片中, 在电源power VDD和地线 GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和 GND之间产生大电流随着IC制造工艺的发展...

Latch up • Latch up 的定义 • Latch up 的原理分析 • 产生 Latch up 的具体原因 • 防止 Latch up 的方法 Latch up 的定义 Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路 Latch up 是指cmos晶片中, 在电源power VDD和地线 GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和 GND之间产生大电流随着IC制造工艺的发展, 封装密度和集成度越来越高, 产生Latch up的可能性会越来越大 Latch up 产生的过度电流量可能会使芯片产生永久性的破坏, Latch up 的防范是IC Layout 的最重要措施之一 Latch up 的原理分析(一) CMOS INV与其寄生的BJT截面图寄生BJT形成SCR的电路模型 N+ P+ P+ N+ N+ P+ nwell Rwell P+ substrate In Out P- epi Q1 Q2 Q1 OUT OUT Q2 Rwell Rsub nwell P substrate N+ source P+ substrate cont P+ source Latch up 的原理分析(二) Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到集电极(collector)的增益可达数百倍；Q2是一侧面式的 NPN BJT，基极为P substrate，到集电极的增益可达数十倍；Rwell是nwell的寄生电阻；Rsub是substrate电阻。以上四元件构成可控硅（SCR）电路，当无外界干扰未引起触发时，两个BJT处于截止状态，集电极电流是C-B的反向漏电流构成，电流增益非常小，此时 Latch up不会产生。当其中一个BJT的集电极电流受外部干扰突然增加到一定值时，会反馈至另一个BJT，从而使两个BJT因触发而导通，VDD至GND（VSS）间形成低抗通路，Latch up由此而产生。产生 Latch up 的具体原因 • 芯片一开始工作时VDD变化导致nwell和P substrate间寄生电容中产生足够的电流，当VDD变化率大到一定地步，将会引起Latch up。 • 当I/O的信号变化超出VDD-GND（VSS）的范围时，有大电流在芯片中产生，也会导致SCR的触发。 • ESD静电加压，可能会从保护电路中引入少量带电载子到well或substrate中，也会引起SCR的触发。 • 当很多的驱动器同时动作，负载过大使power和gnd突然变化，也有可能打开SCR的一个BJT。 • Well 侧面漏电流过大。防止 Latch up 的方法 • 在基体（substrate)上改变金属的掺杂，降低BJT的增益 • 避免source和drain的正向偏压 • 增加一个轻掺杂的layer在重掺杂的基体上，阻止侧面电流从垂直 BJT到低阻基体上的通路 • 使用Guard ring: P+ ring环绕nmos并接GND；N+ ring环绕pmos并接VDD，一方面可以降低Rwell和Rsub的阻值，另一方面可阻止栽子到达BJT的基极。如果可能，可再增加两圈ring。 • Substrate contact和well contact应尽量靠近source,以降低Rwell和 Rsub的阻值。 • 使nmos尽量靠近GND，pmos尽量靠近VDD,保持足够的距离在 pmos和nmos之间以降低引发SCR的可能 • 除在I/O处需采取防Latch up的措施外，凡接I/O的内部mos也应圈 guard ring。 • I/O处尽量不使用pmos(nwell) 静电放电（ESD）保护 • ESD产生的途径和模型 • ESD的破坏效应 • ESD保护电路的基本原理 • 典型的ESD保护电路 • 如何选择不同的ESD保护电路 ESD产生的途径和模型 • ESD即静电放电效应，是芯片制造和使用过程中最易造成芯片损坏的因素之一。它的产生主要有三个途径： • 人体接触带静电的人手触摸芯片 • 机器接触制造过程中，与机器接触 • 自产生电荷已封装芯片在组合或运输过程中产生电荷 C1 150pF R1 1.5k Vesd C1 200pF Pad Pad 人体模型（HBM） Human-body model 机器模型（MM） Machine model 实验模型 ESD的破坏效应 • 人体在某种环境中可以存有 1.5KV~2KV的静电压，（即 1.5KV~2KV HBM)，这样高的电压可产生1.3A的峰值电流，如果施以未保护的芯片 PAD上，将有可能击穿MOS 通道，或将多晶硅gate烧融（ESD的破坏形式见右图）。 • 常规的IC一般要求可以承受 2KV的静电压，某些特殊IC 要求承受20KV HBM的静电压。典型的ESD破坏形式金属融丝 N+ N+ 多晶硅多晶硅融丝 Contact P substrate ESD保护电路的基本原理 • ESD保护电路通常由电阻的等效二极管组成，右图为其电路模型。 • R为限流电阻，阻值在1~3K之间，可以控制输入电流在几十mA以内。此电阻和其扩散电容、二极管结合在一起，可以将进入PAD的静电压箝位在安全范围。但RC值应适当控制，以免增加电路延迟，影响芯片的速度。 • 经ESD保护电路后，PAD的输入电压，理论上应被箝位在： -0.7v < V 题，所以不需要加ESD保护电路。天线效应（The Antenna Effect) • 天线效应产生的原因 • 消除天线效应的方法天线效应产生的原因 • 干蚀刻（etch）需要使用很强的电场驱动离子原浆，在蚀刻gate poly和氧化层边的时候，电荷可能积累在gate poly上，并产生电压足以使电流穿过gate的氧化层，虽然这种状况通常不会破坏gate氧化层，但会降低其绝缘程度。这种降低程度于gate氧化层面积内通过的电荷数成正比。每一poly区积累的正电荷与它的面积成正比，如果一块很小的gate氧化层连接到一块很大的poly图形时，就可能造成超出比例的破坏，因为大块的poly区就像一个天线一样收集电荷，所以这种效应称为天线效应，天线效应也会发生在source/drain的离子植入时。 • 天线效应与poly和gate氧化层的面积之比成正比（对于 pmos和nmos,要分开计算gate氧化层的面积，因为它们的击穿电压不同）。当这个比值达到数百倍时，就可能破坏氧化层。大多数的layout中都可能有少数这样大比值的poly图形。 • 右图为一个可能产生天线效应的例子：mos M1的gate由 poly连接至M2，当M1和M2距离够长造成poly和M1 gate氧化层面积之比太大，从而可能破坏M1的gate氧化层。 poly metal M1 M2 Gate 氧化层 M1 消除天线效应的方法 • 消除天线效应的方法主要是设法降低接到gate的 poly面积。见右图，在poly接至gate增加一个metal 跳线，即减小了接至gate的poly与gate氧化层的面积之比，起到消除天线效应的作用。 • 天线效应产生的静电破坏也会发生在metal蚀刻时。如果metal接到diffusion时，极少会产生静电破坏，因为diffsion可以卸掉静电，所以top metal 一般不用考虑天线效应的问题（基本上每条top metal都会接到diffusion上）。对于下层metal则不然，没有接到diffusion的下层metal当其接至gate 时，如面积过大，就极易产生天线效应。解决方法：在下层metal上加一个top metal的跳线，如无法加top metal跳线，可以连接一个最小size的 Nmoat/P-epi或Pmoat/nwell的二极管，原则上这个二极管不可以影响线路的正常工作。 Nmoat P-epi metal poly metal M1 M2 Gate 氧化层 Metal jumper P substrate

                    本文档为【latch_up —ESD保护— 天线效应详解】，请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑，
                    图片更改请在作品中右键图片并更换，文字修改请直接点击文字进行修改，也可以新增和删除文档中的内容。 
 该文档来自用户分享，如有侵权行为请发邮件ishare@vip.sina.com联系网站客服，我们会及时删除。

                    [版权声明] 本站所有资料为用户分享产生，若发现您的权利被侵害，请联系客服邮件isharekefu@iask.cn，我们尽快处理。

                    本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权，请谨慎使用。

                    网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传，仅限个人学习分享使用，禁止用于任何广告和商用目的。
                

下载需要：免费已有0 人下载

立即下载

latch_up —ESD保护— 天线效应详解

你可能还喜欢