数字电路实验讲义

数字 电路 模拟电路李宁答案12数字电路仿真实验电路与电子学第1章单片机复位电路图组合逻辑电路课后答案 实验讲义 2008年5月 目 录 实验1 TTL集成逻辑门功能测试    1 实验2 组合逻辑电路    6 实验3 加法器    9 实验4  触发器逻辑功能测试    13 实验5 译码器及数据选择器的应用    17 实验6  同步计数器    23 实验7  集成单元异步计数器    27 实验8  移位寄存器的功能测试及应用    33 实验9  555 集成定时器的应用    36 实验1 TTL集成逻辑门功能测试 一、实验目的 1．掌握TTL与非门、或非门、异或门的逻辑功能。了解三态门的主要特性及使用方法。 2．掌握TTL门电路电压传输特性的测试方法。 二、实验仪器 1．数字电路实验箱一台 2．万用 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 一块 3．集成芯片 74LS00    四2输入与非门 74LS55    4输入与或非门 74LS86    四2输入异或门 74LS125    四2输入三态门 三、实验原理 TTL与非门的电压传输特性：电压传输特性表示与非门的输出电压U0与输入电压Ui之间的关系，由该曲线可以得到以下参数：U0H（输出高电平）；U0L（输出低电平）；阈值电压UTH（转折区中点对应的输入电压）。 三态门的特点：三态门的输出除0态和1态外，还可以呈现高阻状态，或称为开路状态。利用三态门可以实现总线结构，还可以实现数据的双向传输。 四、实验 内容 财务内部控制制度的内容财务内部控制制度的内容人员招聘与配置的内容项目成本控制的内容消防安全演练内容 及步骤 1. 测试TTL与非门（74LS00）的逻辑功能 1）集成电路的管脚见图1所示，管脚标“VCC”接电源 +5V，管脚标“GND”接电源“地”，集成电路才能正常工作。门电路的输入端接入高电平（逻辑1态）或低电平（逻辑0态），可由实验箱逻辑电平开关K提供，门电路的输入端接逻辑电平指示灯L，由L灯的亮或灭来判断输出电平的高、低。   74LS00  二输入与非门                            74LS55  与或非门 74LS86  二输入异或门                         74LS125    四路三态缓冲门                           图1  集成电路管脚图     2）实验线路如图2所示，与非门的输入端A、B分别接实验箱中逻辑电平开关K1、K2，扳动开关即可输入0态或者1态。输出F接实验箱中逻辑指示灯L1，当L1亮时，输出为1态，不亮时则输出为0态。 3）用数字表逻辑挡检测TTL门电路的好坏：先将集成电路电源管脚“VCC”和“GND”接通电源，其它管脚悬空，数字表的黑表笔接电源“地”，红表笔测门电路的输入端，数字                                                                                                                                                        表逻辑显示应为1态，如显示为0态则说明TTL与非门输入端内部已被击穿，门电路坏了，此门电路不能再使用；红表笔测门电路的输入端，输出应符合逻辑门的逻辑关系。例如：与非门（74LS00），表测量两输入端悬空都为逻辑1，输出应符合逻辑与非门的关系，测量应 为逻辑0态，如果逻辑关系不对，可判断门电路坏了。                                              & （K1）A      1                                                                                                                                                                                                  3    F（L1）                                            （K1）B      2  2                                                                                                                                                                                                                                                      图2  TTL与非门                  4）将测试结果填入表1中，并写出输出F的逻辑表达式： F=                                                       表1    与非门真值表 输      入 输      出 A      B F 0      0 0      1 1      0 1      1                             表 2  TTL与或非门 输        入 输  出 A B C D F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 2. 测试TTL与或非门（74LS55）的逻辑功能 1）测试接线图如3所示，测试方法与和步骤与上面基本相同，输入端A、B、C、D分别接四个逻辑开关，输出接电平指示灯。                            2）将测试结果填入真值表2中，并写出输出F的逻表达式：F=                     & ≥1 （K1）A                                                                                                                                    （K2）B                              F（L1）                              （K3）C                                                                                                                                                                                        （K4）D                                                      图3 TTL与或非门                          3．测试TTL异或门（74LS86）的逻辑功能 测试接线如图4所示。测试方法同“与或非”门相同。将测试结果填入真值表3中。并写出输出F的逻辑表达式：                          F=                                                                     表  3  异或门值表                    输  入 输 出 A B F 0 0 0 1 1 0 1 1 =1           A                                                          F                              B                                                                                图4  TTL异或门                                                                                                                                                                                                                                                                                                                                                                    4．测试TTL与非门电压传输特性 1）选用与非门（74LS00），测试接线图如图5所示，Ui直流信号源提供0 ~ +5V 可调的直流电压信号（注：TTL门电路输入电压值应在0 ~ +5V）。用万用表分别测量Ui与U0的对应值，并将测试结果填入表4中。 2） 根据表4所列的数据点，在图6上画出电压传输特性曲线，并由做图法 近似地找出阈值电压Uth=       。                                                                                                                                                                                            5 &     +5V                                4                                                                U0            3                            Ui                                2                                                                1                                Ui（V）                                         0  0.2  0.4  0.6  0.8  1  1.2  1.4  1.6  1.8  2                                            图  5  TTL与非门                      图  6  电压传输特性曲线                                                                                        表4  输入电压Ui与输出电压U0对应关系 Ui（V） 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 U0（V） 5. 三态门应用 1）选用与非门（74LS00）和三态门（74LS125），测试接线图如图7所示。 2）A端输入1HZ的方波信号，用指示灯观察输出端F1、F2，并将结果填入表5中。 １                 Ａ                Ｆ１（Ｌ１）                   （Ｌ输入１ＨＺ方波）   ＥＮ１          　                                                                           　                                                           Ｆ１（Ｌ１）                                                           　 ＥＮ２          　                             　                                                   Ｂ（Ｋ１）                                      图7 测试线路                      表5  三态门功能表 B 控  制 输  入 输  出 1 EN1=0 A F1 = EN2=1 A F2 = 0 EN1=１ A F1 = EN2=0 A F2 = 五、实验 报告 软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载 分析提示 整理测试结果，填写真值表及逻辑表达式，绘制与非门的电压传输特征性曲线。 六、思考题 1． 如何用与非门(74LS00)实现非门功能? 2. 怎样判断三态门输入是0还是高阻态。 实验2 组合逻辑电路 一、实验目的 1．掌握用与非门组成的简单电路，并测试其逻辑功能。 2．掌握用基本逻辑门设计组合电路的方法。 二、实验仪器 数字实验箱一台，集成芯片74LS00一块、74LS20三块，导线若干。 三、实验原理 数字电路按逻辑功能和电路结构的不同特点，可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路是根据给定的逻辑问题，设计出能实现逻辑功能的电路。用小规模集成电路实现组合逻辑电路，要求是使用的芯片最少，连线最少。一般设计步骤如下： 1．首先根据实际情况确定输入变量、输出变量的个数，列出逻辑真值表。 2．根据真值表，一般采用卡诺图进行化简，得出逻辑表达式。 3．如果已对器件类型有所规定或限制，则应将函数表达式变换成与器件类型相适应 的形式。 4．根据化简或变换后的逻辑表达式，画出逻辑电路。 5．根据逻辑电路图，查找所用集成器件的管脚图，将管脚号标在电路图上，再接线 验证。 四、实验内容及步骤 １．用非与门实现异或门的逻辑功能 (1) 用集成电路74LS00和74LS20（74LS20管脚见图1所示），按图2连接电路（自己设计接线脚标），A、B接输入逻辑，F接输出逻辑显示，检查无误，然后开启电源。                     图1  74LS20集成电路管脚图 (2) 按表1的要求进行测量，将输出端F的逻辑状态填入表内. &                                                       表1 输出真值表 输 入 输 出 A B F 0 0 0 1 1 0 1 1                                             图 2-电路接线图                                                                                                                                                                                             (3) 由逻辑真值表，写出该电路的逻辑表达式 Ｆ＝                         2. 用与非门组成“三路表决器” (1) 用74LS00和74LS20组成三路表决器，按图3连接电路（自己设计接线脚标），A，B，C接输入逻辑，F接输出逻辑显示，检查无误，然后开启电源。 (2) 按表2的要求进行测量，将输出端F的逻辑状态填入表内。 F A                                                        表 2输出真值表                      输    入 输 出 A B Ｃ Ｆ ０ ０ ０ ０ ０ １ ０ １ ０ ０ １ １ １ ０ ０ １ ０ １ １ １ ０ １ １ １                                                                                                                                                                                                                               图 3 电路接线图                        3. 设计一个“四路表决器”逻辑电路并测试     设计一个四变量的多路表决器。当输入变量A、B、C、D有三个或三个以上为1时，输出F为1；否则输出F为0。 (1）根据设计要求列出表3四人表决器真值表。 (2)用卡诺图化简逻辑函数，写出逻辑表达，F=                             。 (3）用74LS20与非门实现“四人表决器”，画出实验电路，标出接线脚并测试，验证所列真值表。 表3  四人表决器真值表 输    入 输  出 A B C D F                             五 、实验报告分析提示 1．完成“四路表决器”的逻辑电路设计。 2． 记录 混凝土 养护记录下载土方回填监理旁站记录免费下载集备记录下载集备记录下载集备记录下载 实验中出现的问题，并加以总结。 六、思考题 1. 为什么能够用与非门实现以上组合电路？ 2. 当需要的或非门没有时，可否用与非门代替？ 实验3 加法器 一、实验目的 1．掌握用基本逻辑门组成半加器、全加器的方法，并学会对74LS283四位二进制全加 器的使用方法 2．用实验验证所设计电路的逻辑功能. 二、实验仪器 数字实验箱一台，集成芯片74LS00、74LS55、74LS283、74LS86各一块，导线若干。 三、实验原理 计算机完成各种复杂运算的基础是算术加法运算，完成加法运算的电路是加法器。仅完成两个一位二进制数相加的运算称为半加，实现半加的电路称为半加器。当半加器的被加数为A，加数为B，本位的和为S，进位为C，根据真值表可得                   S = A⊕B    C = AB 逻辑电路如图1所示。全加器除了被加数A1和加数B1之外，还加上来自相邻低位的进位C0，本位的和为S1，进位为C1，根据真值表可得               S1 = A1⊕B1⊕C0    C = A1B1 + C0（A1⊕B1） 逻辑电路如图2所示。                四、实验内容及步骤 1．测量半加器的逻辑功能 1） 用集成芯片74LS00和74LS86半加器，按图1连接电路，A，B接输入逻辑， S，C接输出逻辑显示，检查无误，然后开启电源。 2）按表1的要求进行测量，将输出端S和C的逻辑状态填入表内。             & A                                              表1 半加器真值表                            输 入 输 出 A B S C 0 0 0 1 1 0 1 1                                           S                                                                                                                                                                              B                                         C                                                  图1 半加器逻辑电路 2．测量全加器的逻辑功能 1） 用集成芯片74LS00、74LS55和74LS86组成全加器，并按图2连接电路，检 查线路无误后，再开启电源。 2） 按表2的输入要求测量全加器的逻辑功能，将输出端S1和C1的逻辑状态填入 表内。 1     C0                            1/274LS86                                                                 S1                                                                                              A1                                                                                                  B1                      74LS55          1/474LS00                                                                                                                                               C1                                  图2  全加器逻辑电路                                        表2 全加器真值表 输      入 输  出 A1 B1 C0 S1 C1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 3．测量四位二进制全加器的逻辑功能 1）74LS283集成芯片的电路管脚图见图3所示，CO是向高位的进位，CI是低位来的进位。为了减少输入、输出的接线端，选定A1= A3、A2 = A0、B1 = B3、B2 = B0如图4所示，输入端A1/A3、A2/A0、B1/B3、B2/B0分别接四个输入逻辑电平。C0低位进位输入“1”或“0”（接+5V或地），输出S0、、S1、、S2、、S3、、C3分别输出逻辑显示检查线路无误后，然后开启电源。 2） 按表3的输入要求进行测量，将测量结果填入表内。                   图 3  74LS283四位二进制超前进位加法器                         表3  四位二进制全加器真值表 输        入 输              出 CI = 0 CI = 1 A0/A2 B0/B2 A1/A3 B1/B3 C3 S3 S2 S1 S0 C3 S3 S2 S1 S0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 C3    S3          S2          S1            S0          ∑ CI C O                                                                                                                           、                                                                                                                       C0                                                                                                       A1/A3      A0/A2            B1/B3        B0/B2       图4  四位二进制全加器逻辑电路 五、实验报告分析提示 整理测试结果，填写真值表及转换表，对结果进行分析讨论。 六、思考题 1.通过测试74LS283芯片的逻辑功能，说明超前进位加法器的优点。 实验4  触发器逻辑功能测试 一、实验目的 1. 熟悉数字电路实验箱； 2. 熟悉和掌握各种触发器的逻辑功能及测试方法； 3. 熟悉集成触发器的使用方法。 二、实验仪器 1. 数字电路实验箱； 2. 器件： 74LS00  二输入端四与非门    1片 74LS74  双D触发器            1片 74LS76  双JK触发器        1片 三、实验原理 触发器是能够存贮一位二进制数信号的基本逻辑单元电路。根据逻辑功能的不同，可以把触发器分为基本RS触发器、D触发器、JK触发器T和T’触发器等 。在实际工作中，集成触发器因其高速性能和使用灵活方便，不仅作为独立的集成器件而被大量使用，而且还是组成计数器、移位寄存器或其它时序逻辑电路的基本单元电路。 1. D触发器： 74LS74是带置位和清零的双D型触发器，每个触发器都有一个单独清零“1”输入端并且有Q互补输出。数据输入端D的信息只在时钟脉冲的上升沿被传递到Q端输出。 2. J-K触发器： 74LS76是带有置位和清零的双JK触发器，每个触发器都有一个单独清零置“1”输入端，有Q互补输出。为下降沿触发型JK触发器。   四、实验内容 1. 基本RS触发器功能测试： 用两个TTL与非门首尾相接构成的基本RS触发器电路如图4.1所示，按表4.1在输入端加信号，观测并记录触发器的Q端的状态，将结果填入表4.1。,并说明在上述各种输入状态下，触发器执行的是什么功能？ 图4.1  基本RS触发器 表4.1 Sd非 Rd非 Qn+1 Qn+1非 逻辑功能 0 0 0 1 1 0 1 1 2. D触发器功能测试 参看双D型触发器74LS74的逻辑引脚图。Sd、Rd为异步置1端、置0端（或称异步置位、复位端），CP为时钟脉冲端。按表4.2要求进行测试，并记录填表。 表4.2 Sd非 Rd非 CP D Qn+1 Qn+1非 0 1 X X 1 0 X X 0 0 X X 1 1 1 X 1 1 上升沿 0 1 1 上升沿 1 3. J－K触发器功能测试 参看双JK型触发器74LS76的逻辑引脚图。按表4.3要求进行测试，并记录填表。 表4.3 Sd非 Rd非 CP J K Qn+1 Qn+1非 0 1 X X X 1 0 X X X 0 0 X X X 1 1 下降沿 0 0 1 1 下降沿 0 1 1 1 下降沿 1 0 1 1 下降沿 1 1 1 1 1 X X 4. 触发器功能转换 将D触发器和J－K触发器转换成T触发器，列出表达式，画出实验电路图；接入连续脉冲，观察各触发器CP及Q端的波形，比较两者的关系。并按表4.4要求进行测试，记录填表。 表4.4 Sd非 Rd非 CP T Qn+1 Qn+1非 1 1 有边沿 0 1 1 有边沿 1 1 1 1 X 五、实验报告要求 1. 画出各部分实验接线图，整理实验结果，说明基本RS触发器、D触发器、JK触发器的逻辑功能。 2. 叙述各触发器之间的转换方法。 实验5 译码器及数据选择器的应用 一、实验目的 1．掌握译码器（74LS138）的逻辑功能和使用方法。 2．掌握数据选择器（74LS151）的逻辑功能和使用方法。 二、实验仪器及器材  数字实验箱一台，集成芯片74LS00、74LS20、74LS138、74LS151各一块，导线若干。 三、实验原理 译码器和数据选择器都属于中规模集成电路，中规模集成器件多数是专用的功能器件,具有某种特定的逻辑功能,采用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比法。 在一般情况下，使用译码器和附加的门电路实现多输出逻辑函数较方便，而使用数据选择器实现单输出逻辑函数较方便。 1.译码器 一个n变量的译码器的输出包含了n变量的所有最小项.例如,如图5.1.4-1是3线/8线译码器 (74LS138) ，有三个选通端、和，只有当=1、+=0时，译码器才被选通，否则，译码器被禁止，所有的输出端被封锁在高电平。利用选片作用也可以将多片连接起来以扩展译码器的功能。8个输出包含3个变量的全部最小项的译码。表5.1.4-1是3线／8线译码器的功能表。用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路。                         图1  74LS138（3线/8线译码器） 2.数据选择器 一个n个地址端的数据选择器，具有对2 n个数据选择的功能。例如，八选一数据选择器（74LS151），如图2所示，n＝3，可完成八选一的功能，见表2。由真值表可写出： 数据选择器又称多开路开关，其功能是在多路并行传输数据中选通一路送到输出线上。                                                        图2  74LS151（八选一数据选择器）                         表2  74LS151功能表 控  制 输  入 输    出 Y    1 ×  ×  × 0      1 0 0  0  0     0 0  0  1     0 0  1  0     0 0  1  1     0 1  0  0     0 1  0  1     0 1  1  0     0 1  1  1     四、实验内容 1. 三输入变量译码器(74LS138) １）功能测试：地址输入端Ａ2Ａ1Ａ0是一组三位二进制代码，其中Ａ２权最高，Ａ0权最低。按实验电路图3接线，将实现结果填入功能表3中。                                               表 3 输      入 输        出 A2  A1  A0     0  0  0 0  0  1 0  1  0 0  1  1 1  0  0 1  0  1 1  1  0 1  1  1 A2 Y0 A1 Y1 A0 Y2 Y3 Y4 Sa Y5 Sb Y6 Sc Y7                               74LS138         1 图3   电路图 ２）用译码器（74LS138）和与非门（74LS20）实现多输出逻辑函数。 首先进行功能设计并确定实验步骤： （1）  将函数Ｆ1和Ｆ2化为最小项表达式，并进行变换，即：             = m1 + m 2 + m 3 + m 5 =           由3线／８线译码器功能表可知，每一个输出信号只对应一个最小项，即： 则：                  （2）将输入变量Ａ、Ｂ、Ｃ分别加到译码器的地址输入端Ａ2Ａ1Ａ0，用与非门作为 Ｆ1、Ｆ2 的输出门，就可以得到译码器实现Ｆ1、Ｆ2 函数的逻辑电路。 （3）设计完成电路图4，将测试结果填入真值表4中 &                                                                                                               F1               74LS138         1                                                    F2                             图 4    电路图 真值表4 A    B    C F1 F2 0    0    0 0    0    1 0    1    0 0    1    1 1    0    0 1    0    1 1    1    0 1    1    1 2．八选一数据选择器（74LS151） D0 D1 D2 Y D3 D4 74LS151 D5 D6 D7 S A2 A1 A0 1）功能测试：测试电路如图5所示，是片选端，＝0时数据选择器工作，否则被禁止。                                                                                2）验证Ａ2Ａ1Ａ0为000，D0路选通，D0数 据由Ｙ输出：将D0接逻辑电平，当D0的数据输 入为0时，Ｙ应输出0；当D0的数据输入为１时， Ｙ应输出1，这表明Ｙ输出为D0，其他验证于此 类同。                                                                                A  B  C 图 5  电路图                         表5 A    B  C F 0 0    0    0 0 0    0    1 0 0    1    0 0 0    1    1 0 1    0    0 0 1    0    1 0 1    1    0 0 1    1    1 1 ×  ×  × 五、实验报告分析提示 阅读本实验内容，完成实验内容的电路设计。 六、思考题 1．分析74LS138的、、端和74LS151的端的作用。 2．总结用译码器和多路选择器设计组合电路的方法。 实验6  同步计数器 一、实验目的 1. 熟悉数字电路实验箱； 2. 掌握计数器的基本原理； 3. 熟悉集成计数器的应用。 二、实验仪器 1. 数字电路实验箱； 2. 器件： 74LS00  二输入端四与非门    1片 74LS20  四输入端两与非门    1片 74LS161  双JK触发器        2片 三、实验原理 计数器是一种中规模集成电路，其种类有很多。如果按照触发器翻转的次序分类，可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N进制计数器等多种。 4位二进制同步计数器74LS161 图 4－1 74161芯片引脚图 该计数器外加适当的反馈电路可以构成十六进制以内的任意进制计数器。图4－1中是预置数控制端，D、C、B、A是预置数据输入端，是清零端，EP、ET是计数器使能控制端，RCO是进位信号输出端，它的主要功能有：                                ① 异步清零功能                      　    若=0，则输出ＱDＱCＱBＱA=0000，与其它输入信号无关，也不需要CP脉冲的配合，所以称为“异步清零”。 ② 同步并行置数功能 在=1，且=0的条件下，当CP上升沿到来后，触发器ＱDＱCＱBＱA同时接收D、C、B、A输入端的并行数据。由于数据进入计数器需要CP脉冲的作用，所以称为“同步置数”，由于4个触发器同时置入，又称为“并行”。 ③ 进位输出RCO 在=1、=1、EP=1、ET=1的条件下，当计数器计数到1111时RC0=1，其余时候RC0=0。 ④ 保持功能 在=1，=1的条件下，EP、ET两个使能端只要有一个低电平，计数器将处于数据保持状态，与CP及D、C、B、A输入无关，EP、ET区别为ET=0时进位输出RC0＝0，而EP=0时RC0不变。注意保持功能优先级低于置数功能。 ⑤ 计数功能 在=1、=1、EP=1、ET=1的条件下，计数器对CP端输入脉冲进行计数，计数方式为二进制加法，状态变化在ＱDＱCＱBＱA=0000～1111间循环。 四、实验内容 1. 验证74LS161的功能表 表 4－1 74LS161的功能表 清零 预置 使能 时钟 预置数据 输出 EP  ET CP D  C  B  A QD  QC  QB  QA 0 1 1 1 1 × 0 1 1 1 ×  × ×  × 0  × ×  0 1  1 × ↑ × × ↑ ×  ×  ×  × D  C  B  A ×  ×  ×  × ×  ×  ×  × ×  ×  ×  × 0  0  0  0 D  C  B  A 保  持 保  持 计  数 2. 通过对74LS161外加适当的反馈电路构成十六进制以内的各种计数器。用反馈的方法构成其它进制计数器一般有两种形式，即反馈清零法和反馈置数法。以构成十进制计数器为例，十进制计数器计数范围是0000~1001，计数到1001后下一个状态为0000。 1) 反馈清零法是利用清除端构成，即：当QDQCQBQA=1010（十进制数10）时，通过反馈线强制计数器清零，如图4－2(a)所示。由于该电路会出现瞬间1010状态，会引起译码电路的误动作，因此很少被采用。 2) 反馈置数法是利用预置数端构成，把计数器输入端ABCD全部接地，当计数器计到1001（十进制数9）时，利用QDQA反馈使预置端=0，则当第十个CP到来时，计数器输出端等于输入端电平，即：QD=QC=QB=QA=0，这样可以克服反馈清零法的缺点，如图4－2(b)所示。 反馈清零(a)                                反馈置数(b) 图4－2 用74161构成十进制计数器 3. 多片计数器通过级联构成多位计数器。级联可分串行进位和并行进位两种。 二位十进制串行进位计数器的级联电路如图4－3所示，其缺点是速度较慢。 图4－3 串行进位式2位10进制计数器 五、实验报告要求 1. 画出实验电路图，简述原理(重点说明反馈控制)。 2. 根据实验结果，绘制状态图，辅以必要的文字说明。 六、思考题 1. 74 LS161计数器有何特点？ 2. 使用74LS161设计一个十二进制同步计数器。 3. 使用两片74LS161设计一个二位十进制并行进位式计数器。 实验7 集成单元异步计数器 一、实验目的 1、掌握异步计数器的工作原理及方法。 2、熟悉集成单元异步计数器的使用 3、了解计数器的自启动。 二、实验仪器及器件 数字实验箱一台；74LS00、74LS93集成芯片各一块。 三、实验原理 计数器种类很多 , 分类方法也有多种。按计数器中触发器翻转秩序可分为异步计数器和同步计数器 , 按计数器的编码方法可分为二进制计数器、十进制计数器和其他进制计数器 , 按计数过程中计数的增减可分为加法计数器与减法计数器。   当计数器正在计数时，其输出端将循环出现不同的状态，一个循环中计数器总共所具有的状态数，称为计数器的模。74LS93集成芯片是由四个主从JK触发器和附加门所组成，见图1所示。它是四位二进制计数器，其模为16。第一个触发器是独立的二进制块，输入为A，输出为QA。后三个触发器，输入为B ，输出为QB、QC、QD，构成八进制计数器。需要时，可将B端接入QA输出端。 (a) 逻辑框图 (b) 管脚图                  图1  74LS93集成芯片电路图 QD QC QB QA A 74LAS93 B R01 R02 四、实验内容 1．二 — 十六进制计数器           CP接输入逻辑电平             图 2  十六进制计数器电路 1)将74LS93集成芯片插入实验箱内，按图2连接电路，QD、QC、QB、QA分别四路输出显示。R01、、R02分别接输入逻辑开关，B端连接QA构成四位二进制计数器。A端接手动脉冲或秒脉冲，检查线路无误后，然后开启电源。 2)按表1测试R01、、R02端的置零或计数功能。 置  零  输  入 输        出 R01      R02 QD  QC  QB  QA 1        1 0    0    0    0 0      × 计          数 ×      0 计        数 表  1 3)先清零，然后按照表2的要求，输入CP，将QD、QC、QB、QA的逻辑状态填入表内，观察其计数的模。 表2 输入 CP数 输        出 QD QC QB QA 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 2．组成计数模为6、10、14的计数器并测试 参照上述实验方法对以下计数器电路进行测量，并将QD、QC、QB、QA的逻辑状态填 入相应表内。 1）模为6的计数器 QD QC QB QA A 74LAS93 B R01 R02                                                             表3 输入 CP数 输        出 QD QC QB QA 0 1 2 3 4 5                                                                         CP 图 3  六进制计数器电路 2）模为10的计数器                                                           输入 CP数 输        出 QD QC QB QA 0 1 2 3 4 5 6 7 8 9 表4 QD QC QB QA A 74LAS93 B R01 R02 CP 图 4  十进制计数器电路 3）模为14的计数器     表5 输入 CP数 输        出 QD QC QB QA 0 1 2 3 4 5 6 7 8 9 10 11 12 13 QD QC QB QA A 74LAS93 B R01 R02 &     CP & 图5  十四进制计数器电路 3．自己设计模为9的计数器 利用 74LS93集成芯片，画出下面的接线图，并将测试结果填入表内。 1）模为9的计数器                                                         输入 CP数 输        出 QD QC QB QA 0 1 2 3 4 5 6 7 8                                                       表6 QD QC QB QA A 74LAS93 B R01 R02                   图 6 九进制计数器电路 五、思考题 1．集成芯片74LS93是同步、还是异步计数器？是加法、还是减法计数器？ 2．总结将集成芯片74LS93四位二进制计数改变其模的方法。 实验8  移位寄存器的功能测试及应用 一、实验目的 1. 掌握移位寄存器的工作原理及电路组成。 2. 掌握集成电路74LS194四位位寄存器的逻辑功能及应用。 二、实验仪器 1．数字电路实验箱一台 2．74LS00、74LS194各一片 三、实验原理 中规模移位寄存器 (74LS194)逻辑功能见表1，逻辑框图如图1所示， 内部由四个触发器和各自的输入控制电路组成 , 除具有存储代码的功能外, 还具有移位功能。即寄存器里存储的代码能够在移位脉冲的作用下依次左移或右移 , 移位寄存器的工作状态由控制端 S1 和 S2 的状态指定。移位寄存器常用来实现数据的串行 / 并行转换、数值的运算以及数据处理等。 输    入    端 输 出 端 功能 清零 方式 串行 并行 时钟   时钟 0 × × ×   × ×  ×  ×  × X 0    0    0    0 清零 1 1  1 × × a  b  c  d ↑ a    b    c    d 并行置入 1 0  1 × 1 ×  ×  ×  × ↑ 1      1右移 1 0  1 ×   0 ×  ×  ×  × ↑ 0      0右移 1 1  0 1 × ×  ×  ×  × ↑   1 1左移 1 1  0 0  × ×  ×  ×  × ↑   0 0左移 1 0  0 ×  × ×  ×  ×  × ↑ 保持 表 1     A、 b、 c 、d 分别为并行数码输入端、、、的稳定电平；、、、 分别为最近的时钟↑跳变前，、、、的电平；、、、分别为稳态输入条件建立之前，、、、的电平。   图  1  74LS194（四位双向通用移位寄存器）                                                                              四、实验内容及步骤 1．测试74LS194的逻辑功能 1） 将74S194插入实验装置极面上的对应16脚空插座中，插入时应将集成块上的缺口，对准插座缺口。     2）将11脚接手动脉冲；1、2、7、9、10脚分别逻辑输入电平，自拟实验电路图。 3）送数（并行输入）  接通电源，将端置低电平，使寄存器清零，观察QA~QD状态，应为0。清零后将端置高电平。 令S0=1，S1=1，在0000-1111之间任选几个二进数，由输入端D0、D1、D2、D3送入。在CP脉冲作用下，观察输出端QA~QD状态显示是否正确，将结果填入表2中。 表2 序号 输        入 输      出 D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 0 0 0 0 2 0 0 0 1 3 1 0 1 0 4 0 0 1 1 5 1 1 0 0 6 1 1 1 1 4）右移  将Q3接，即将12管脚与2脚连接。再清零。 令S0=1，S1=1，送数D3 D2 D1 D0=0001，然后S0=1，S1=0，连续发出4个CP脉冲。观察Q0——Q3状态显示，并记录表3中。                           表3 输 入 输      出 CP Q0 Q1 Q2 Q3 0 1 0 0 0 1 2 3 4 5）左移 将Q0接（即将脚15与7连接）后，清零 。 令S0=1，S1=1，送数D3 D2 D1 D0  = 1000，然后S0=0，S1=1，连续发出4个CP脉冲。观察Q0——Q3状态显示，并记录表4中。                               表4 输 入 输      出 CP Q0 Q1 Q2 Q3 0 0 0 0 1 1 2 3 4 6）保持 清零后送入一个4位二进制数，例如为D3 D2 D1 D0  = 0101，然后S0=0，S1=0，连接发出4个CP脉冲，观察Q0——Q3状态显示，并记录表5中。                           表5 输 入 输      出 CP Q0 Q1 Q2 Q3 0 1 0 1 0 1 2 3 五、实验报告分析提示 1．整理测试结果，填写表格并分析各种逻辑功能。 2．完成本次实验中的电路设计。 六、思考题 1. 四位双向移位寄存器有哪些工作特点。 实验9  555 集成定时器的应用 一、 实验目的 1． 熟悉 555 定时器的功能, 掌握它的典型应用。 2． 掌握多谐振荡器、单稳态触发器的基本特点及应用。 二、实验仪器 数字电路实验箱            一台 双踪示波器                一台 直流稳压电源              一台 数字万用表                一块 555 时基电路 2 片,100KΩ,0.5W 电位器一个, 电容 0.01μF,0.1μF,10μF,100μF 各一个, 电阻若干(见实验电路),LED 指示灯 1 个, 8Ω 动圈扬声器 1 个 (也可用 LED 代)。 三、实验原理     555定时器是一种多用途的数字模拟混合集成电路，利用它能极方便地构成施密特触发器、单稳态触发器和多谐振荡器。由于使用灵活、方便，所以555定时器在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了应用。 1．多谐振荡器电路见图1, 振荡周期为 。 图1  多谐振振荡 2．单稳态触发器电路见图2 。在负脉冲触发下, 其暂稳态时间由决定。                                 图2  单稳态电路 四、实验内容及步骤 1． 多谐振荡器 1）按图1连接好电路, 取 。 2）改 C 为 0.lμF, 固定电位器 为某值, 用示波器观察波形。 3）针对步骤①或②在固定时, 验证公式的计算结果。 2．单稳态触发器 1）按图2连接好电路, 取 。 2） 扳动开关 S, 即相当于在单稳态触发器的触发端加一个下降沿触发信号, 电路进入暂稳态状态, 这时注意观察 LED 显示, 并用示波器观察输出波形。     3） 改变 C 的取值为 0.1μF, 重复②, 并验证公式计算结果 。 五、实验报告提示分析 1．写出电路原理图中的计算要求。 2．画出各输出点的波形。 3．总结电路的参数对单稳态电路和多谐振荡器输出参数的影响。 六、 思考题 1．复习 555 时基电路工作原理及由 555 时基电路组成多谐振荡器及单稳态电路的工作原理。 2．根据工作原理作出各输出点的波形图。