第6章微机原理与汇编语言

第6章半导体存储器6.1概述6.2随机读写存储器(RAM)6.3只读存储器(ROM)6.4存储器的扩展6.5几种新型存储器简介6.1概述6.1.1存储器的分类存储器是计算机用来存储信息的部件。按存取速度和用途可把存储器分为两大类：内存储器和外存储器。地址总线AB定时电路输入设备输出设备I/O接口ROMRAM数据总线DB控制总线CB微处理器(CPU)图6.1半导体存储器的分类6.1.2半导体存储器(内存)的分类(从应用的角度)SDRDDR双极型存储器与MOS型存储器双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器。MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。SRAM与DRAM的比较大容量系统高慢极间电容DRAM小容量系统低快触发器SRAM应用集成度速度组成单元只读存储器ROM（1）工作时，ROM中的信息只能读出，要用特殊方式写入(固化信息)，失电后可保持信息不丢失。1.掩膜ROM(MROM):不可改写ROM由生产芯片的厂家固化信息。在最后一道工序用掩膜工艺写入信息，用户只可读。2.PROM：可编程ROM用户可进行一次编程。存储单元电路由熔丝相连，当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，不可再次改写。3.EPROM：可光擦除PROM用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息写入。用紫外线照射可驱散浮动栅，原有信息全部擦除，便可再次改写。擦除时间为20分钟左右.4.EEPROM：可电擦除PROM既可全片擦除也可字节擦除，可在线擦除信息，又能失电保存信息，具备RAM、ROM的优点。但写入时间较长。5.FLASH:属于EEPROM类型.目前己大量应用.只读存储器ROM（2）6.1.3半导体存储器的主要技术指标1．存储容量(1)用字数位数表示，以位为单位(位表示法)。以存储器中存储地址总数与存储字位数的乘积表示。如1 K4位，表示该芯片有1 K个单元(1 K=1024)，每个存储单元的长度为4位。(2)用字节数表示容量，以字节为单位(字节表示法)，如128 B，表示该芯片有128个单元，每个存储单元的长度为8位。现代计算机存储容量很大，常用KB、MB、GB和TB为单位表示存储容量的大小2．存取时间存取时间是指从启动一次存储器操作到完成该操作所经历的时间。3．存储周期连续启动两次独立的存储器操作(如连续两次读操作)所需要的最短间隔时间称为存储周期。它是衡量主存储器工作速度的重要指标。一般情况下，存储周期略大于存取时间。4．功耗功耗反映了存储器耗电的多少，同时也反映了其发热的程度。5．可靠性可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能力。6．集成度集成度指在一块存储芯片内能集成多少个基本存储电路，每个基本存储电路存放一位二进制信息，所以集成度常用位/片来表示。7．性能/价格比性能/价格比(简称性价比)是衡量存储器经济性能好坏的综合指标，它关系到存储器的实用价值。其中性能包括前述的各项指标，而价格是指存储单元本身和外围电路的总价格。6.1.4半导体存储器芯片的基本结构图6.2半导体存储器组成框图（1）、一个存储器一般由多个存储芯片组成，一个存储芯片由多个存储单元组成，一个存储单元由多个（1，4，8，通常要通过位扩展成8位）基本存储电路（单元）组成，一个基本存储电路（单元）存放一位的二进制信息。（2）、每个存储单元都有一个或多个地址。（3）、对于容量为2n个存储单元的存储体，需要n条地址线对其编址，若每个单元存放N位信息，则需要N条数据线传送数据，芯片的存储容量就可以表示为2nN位。（4）、一片芯片中存储单元的多少由该芯片的地址线的根数m确定（2m个存储单元）；每个存储单元中基本存储电路（单元）的多少由该芯片的数据线的根数n确定（n位）。1．存储体例题：课本P247-3、43.一存储芯片，其容量为1024×8位，则其地址线和数据线分别为多少根？4.己知某RAM芯片的引脚中有11根地址线,8位数据线,该存储芯片的容量为多少字节?若该芯片所占存储空间的起始地址为2000H,则其结束地址为多少?2．外围电路外围电路主要包括地址译码电路和由三态数据缓冲器、控制逻辑两部分组成的读/写控制电路。1)地址译码电路存储芯片中的地址译码电路对CPU从地址总线发来的n位地址信号进行译码，经译码产生的选择信号可以惟一地选中片内某一存储单元，在读/写控制电路的控制下可对该单元进行读/写操作。2)读/写控制电路不同性质的半导体存储芯片其外围电路部分也各有不同，如在动态RAM中还要有预充、刷新等方面的控制电路，而对于ROM芯片在正常工作状态下只有输出控制逻辑等。图6.3单译码方式3．地址译码方式图6.4双译码方式几种常见存储芯片1.EPROM(27XXX)(1)常用型号2716（2KB×8b)2732（4KB×8b）2764（8KB×8b）27128（16KB×8b）27256（32KB×8b）27512（64KB×8b）27~代表EPROM，16（Kb)=2K×8b地址线的根数决定数据线的根数决定紫外线擦除窗口(20分钟)(2)EPROM扩展电路2716的引脚图A0～A10：11条地址输入线。O0～O7：8位数据线。编程写入时是输入线，正常读出时是输出线。CS：片选信号。当CS＝0时，允许2716读出。PD/PGM：待机/编程控制信号，输入。VPP：编程电源。在编程写入时，VPP＝+25V；正常读出时，VPP＝+5V。VCC：工作电源，为+5V。2.E2PROM(28XXX)(1)常用型号2816（2KB×8b)2832（4KB×8b）2864（8KB×8b）28128（16KB×8b）28256（32KB×8b）28512（64KB×8b）28~代表E2PROM2864A管脚及原理框图(a)管脚；(b)原理框图(2)引脚图E2PROM(电可擦除,+5V),EPROM(紫外线擦除),两者的引脚不同,EPROM有编程脉冲PGM，编程电压VPP，而E2PROM没有，它的引脚几乎同RAM一样，如果说还有不同的话，就是E2PROM有RDY/BUSY（写入是否完成），因为E2PROM的写入速度慢。写入速度：RAM：60-100ns/B;EPROM:40-50ms/B;E2PROM:1ms/B(3).E2PROM2864A的扩展6216（2KB×8b)6232（4KB×8b）6264（8KB×8b）62128（16KB×8b）62256（32KB×8b）262512（64KB×8b）62~代表SRAM3.静态RAM(62XXX)(1)常用型号(2).静态RAM62646264管脚图接CPU的WR接CPU的RD6264的工作方式(3)．Intel2114SRAM芯片引脚逻辑符号地址线：10根（A0~A9）210=1024个存储单元数据线：4根（I/O1~I/O4）4位（即每个存储单元含4个基本单元）写允许信号：WE（低电平时数据写入，高电平时数据读出）片选信号：CS问题：片2114芯片的存储容量是多少？图6.11Intel2164A引脚与逻辑符号(a)引脚；(b)逻辑符号4.Intel2164A动态RAM芯片Intel2164A芯片的存储容量为64 K1位，采用单管动态基本存储电路，每个单元只有一位数据。通常由行列选通信号发生器提供作为CAS、RAS信号。6.4存储器的扩展6.4.1存储芯片的扩展存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。1．位扩展（1）、背景：位扩展是指存储芯片的字(单元)数满足要求而位数不够（一般要求8位），需对每个存储单元的位数进行扩展。（2）、方法：将各芯片的地址线、片选CS、读/写控制线相应并联，数据线分别引出。（3）、特点：存储器的单元数不变，位数增加。图6.17用8 K1位芯片组成8 K8位的存储器例：使用8K1的RAM芯片通过位扩展构成8K8的存储器系统的连线图。2．字扩展（1）、背景：字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。（2）、方法：将各芯片的地址线、控制线（读/写控制线）、数据线相应并联，片选端（CS）分别引出，以实现各芯片占据不同的地址范围。一般地，低位地址线用于片内地址译码；高位地址线用于片间地址译码，产生片选信号。（3）、特点：存储器的单元数增加，位数不变。图6.18有16 K8位芯片组成64 K8位的存储器例：用16K8芯片经字扩展构成一个64K8存储器系统的连接图。表6.6图6.16中各芯片地址空间分配表A15A14A13A12A11…A1A0说明10000000…00111…11最低地址(0000H)最高地址(3FFFH)20101000…00111…11最低地址(4000H)最高地址(7FFFH)31010000…00111…11最低地址(8000H)最高地址(BFFFH)41111000…00111…11最低地址(C000H)最高地址(FFFFH)地址片号3．字位同时扩展（1）、背景：存储芯片的位数和字数都不满足要求，需要对位数和字数同时进行扩展。（2）、方法：先进行位扩展，即组成一个满足位数要求的存储芯片组，再用这个芯片组进行扩展，以构成一个满足位数，又满足字数的存储器。（3）、特点：存储器的单元数增加，位数也增加。（4）、所需数量的计算：若使用lk位存储器芯片构成一个容量为MN位(M>l，N>k)的存储器，那么这个存储器共需要(M/l)(N/k)个存储器芯片。连接时可将这些芯片分成(M/l)个组，每组有(N/k)个芯片，组内采用位扩展法，组间采用字扩展法。常用译码器简介(1)74LS138---3-8译码器常用译码器简介(2)74LS139---二组二-四译码器图6.19字位同时扩展连接图例：用2114(1K4)RAM芯片构成4K8存储器的连接方法。课堂练习课本P247-5（2）6.4.2存储器与CPU的连接1．存储器与控制总线的连接在控制总线中，与存储器相连的信号线为数不多，如8086/8088最小方式下的M/IO(8088为M/IO)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，连接也非常简单，有时这些控制线(如M/IO)也与地址线一同参与地址译码，生成片选信号。2．存储器与数据总线的连接对于不同型号的CPU，数据总线的数目不一定相同，连接时要特别注意。8086CPU的数据总线有16根，其中高8位数据线D15D8接存储器的高位库(奇地址库)，低8位数据线D7D0接存储器的低位库(偶地址库)，根据BHE(选择奇地址库)和A0(选择偶地址库)的不同状态组合决定对存储器做字操作还是字节操作。图6.20给出了由两片6116(2 K8)构成的2 K字(4 K字节)的存储器与8086CPU的连接情况。8位机和8088CPU的数据总线有8根，存储器为单一存储体组织，没有高低位库之分，故数据线连接较简单。图6.206116与8086CPU的连接3．存储器与地址总线的连接地址译码片内地址译码：在芯片内部完成，一般将低位地址线与其地址引脚相连。片间地址译码：通常用高位地址总线由译码电路（门电路、译码器等）用于产生片选信号。线选法部分译码全译码（1）线选法（把一根高位地址线直接连到存储器芯片的片选端）特点：（1）电路连接简单。（优点）（2）各芯片的地址空间之间可能不连续（如上表,3片所用的A13,A12,A11不连续）；（3）不能充分利用CPU的内存空间（3根地址线译码应有8种，但上例中只用到3种）；（4）存在地址重叠现象（某些高位地址线闲置未用）。3000H~37FFH7000H~77FFHB000H~B7FFHF000H~F7FFH（2）局部译码法（除了片内寻址的地址线外，其余的高位线中只有部分参与译码----有地址重叠现象）（3）全译码（将片内寻址的地址线以外的高位地址线，全部输入到译码器进行译码，其输出端作为各存储芯片的片选信号）图6.2174LS138引脚表6.774LS138译码器真值表例:设某系统需装ROM，地址范围安排在0000H~17FFH。请画出使用EPROM芯片2716（2K×8b)构成的连接线路图。(学习指导书P93）解：1、求出地址空间所包含的单元数。（1）、求出结束地址和起始地址之间的差：17FFH-0000H=17FFH（2）、将得到的差值转换成十进制数：1×163+7×162+15×161+15×160=6143（3）、将得到的十进制数加1，再除以1024，即得到给出地址空间所包含的单元数（单位为K）：2、确定所用芯片的片数：3、确定各芯片的地址分配空间2716的容量为2K×8b芯片有11根地址线，即A10~A0用于片内译码，剩下的高位地址线用作片间译码。4、画出相应的线路连接图（核心是片间译码电路）设计题一般设计步骤给出CPU提供的地址、存储器的要求地址范围、所用的存储芯片参数或类型，设计译码电路。把存储器的要求地址范围，分别对最低地址和最高地址按二进制形式展开。根据所用的存储芯片参数或类型，确定其地址引脚的个数n，CPU的地址引脚从A0,A1…An-1作为片内译码，An,An+1,An+2三个引脚作为3-8译码器的输入端(从这里可直接求出所用的存储芯片的片数)，其他剩下的引脚(有时含M/IO)作为3-8译码器的控制引脚。利用3-8译码器和其它的门电路,画出相应的电路图。例题1.设计一个存储器接口电路，其中部分电路给出如下图所示，要求该存储系统的地址范围为7E000H~7FFFFH。（1）．补全下图所示的电路，可增加的器件可以是基本门电路（与门、或门、非门、与非门和或非门）。（10分）（2）．一片2732存储芯片的存储容量是多少？（2分）M/IO（1）、补全电路如下图所示：（10分）A19A18A17A16A15A14A13A12A11A10…A00111111000...00111111111...1（2）、一片2732存储芯片的存储容量是多少？（2分）存储器电路的分析就是根据给出的存储器电路图，通过分析得出存储器或I/O端口的地址范围8255与8086系统总线的连接方法8255与打印机的连接方法并行输入输出接口8255A作业：在一个以8086CPU为中心组织的系统中，要求最高的32KB地址为ROM区（F8000H~FFFFFH），从最低地址起的连续32KB为RAM区（00000H~07FFFH），选用的芯片为i27256EPROM(32K×8b),6264SRAM(8K×8b)，请画出设计的连接图。