ssi协议芯片

编号：_______________本资料为word版本，可以直接编辑和打印，感谢您的下载ssi 协议 离婚协议模板下载合伙人协议 下载渠道分销协议免费下载敬业协议下载授课协议下载 芯片甲方：___________________乙方：___________________日期：___________________说明：本 合同 劳动合同范本免费下载装修合同范本免费下载租赁合同免费下载房屋买卖合同下载劳务合同范本下载 资料适用于约定双方经过谈判、协商而共同承认、共同遵守的责任与义务，同时阐述确定的时间内达成约定的承诺结果。文档可直接下载或修改，使用时请详细阅读内容。ssi协议芯片篇一：ssi接口ssi接口同步串行接口ssi的工作原理ssi（synchronousserialinterface,同步串行接口）是一个全双工的串行接口，允许芯片与多种串行设备通信。它是高精度绝对值角度编码器中一种较常用的接口方式，它采用主机主动式读出方式，即在主控者发出的时钟脉冲的控制下，从最高有效位（msb）开始同步传输数据。ssi模块结构如图1所示。从图中可看出，ssi模块由发送电路、接收电路、串行时钟和帧同步时钟产生电路组成。发送电路和接收电路相互独立，但是共用串行时钟和帧同步时钟。ssi模块引脚信号描述ssiclkin:ssi时钟输入信号。ssi_bclk:ssi串行比特时钟。ssi_mclk:ssi串行主时钟信号，在ssi主模式下，该信号也作为过采样时钟信号。ssi_Fs:ssi串行帧同步信号。ssl_Rxd:ssi串行接收数据信号。ssi_txd:ssi串行发送数据信号。ssi的操作模式ssi有3种基本同步操作模式：普通模式、网络模式和门时钟模式。普通模式是最简单的模式，一帧内只能传输一个字，而且每一帧都需要帧同步信号来控制同步；网络模式主要用于多时隙的情况下，一帧内可以传输2个字到32个字不等；门时钟ssi_bclk模式下，串行比特时钟ssi_bclk指示了发送引脚或接收引脚上的有效数据，所以不需要帧同步信号。除了上述3种基本模式外，针对音频上的应用，ssi还支持两种衍生模式——i2s模式和ac97模式，分别用于传输i2s和ac97音频 格式 pdf格式笔记格式下载页码格式下载公文格式下载简报格式下载 数据。ssi的初始化初始化ssi模块的正确顺序：上电或重启ssi(ssi_cR[ssi_en]=0)，即关闭ssi模块功能。配置ssi模块。涉及的寄存器包括控制寄存器ssi_cR、中断允许寄存器ssi_ieR、发送配置寄存器ssi_tcR、接收配置寄存器ssi_RcR和时钟控制寄存器ssi_ccR。通过ssi_ieR寄存器设置必要的中断或dma设置ssi_cR[ssi_en]=1允许ssi模块功能。设置ssi_cR[te/Re],开始发送/接收数据。ssi的工作过程发送数据单通道时，数据从串行发送数据寄存器ssi_tx0中传到发送移位寄存器txsR中，再通过串行发送引脚ssi_txd发送出去，然后根据用户设置情况决定是否产生发送中断。如果发送缓冲区txFiFoo被允许，贝Ussi_tx0继续从txFiFoo中取数据，直到txFiFoo中的数据全部被发送，再通过用户设置情况决定是否产生发送中断。双通道时，发送移位寄存器txsR交替从ssi_tx0和ssi_txl中取出数据。接收数据单通道时，数据从串行接收引脚ssi_Rxd进来，由接收移位寄存器RxsR传输给接收数据寄存器ssi_Rx0,再根据用户设置情况决定是否产生接收中断。如果接收缓冲区RxFiFoo被允许，则ssi_Rx0将数据写入RxFiFoo,并继续从接收移位寄存器中获取数据。双通道时，接收移位寄存器RxsR交替将数据传输给ssi_Rx0和ssi_Rxl。synchronousserialinterface(ssi)isawidelyusedserialinterfacestandardforindustrialapplicationsbetweenamaster(e.g.controller)andaslave(e.g.sensor).ssiisbasedonRs422[1]standardsandhasahighprotocolefficiencyinadditiontoitsimplementationovervarioushardwareplatforms,makingitverypopularamongsensormanufacturers.ssiwasoriginallydevelopedbymaxstegmanngmbhin1984fortransmittingthepositiondataofabsoluteencoders-forthisreason,someservo/driveequipmentmanufacturersrefertotheirssiportasa"stegmanninterface".itwasformerlycoveredbythegermanpatentde3445617whichexpiredin1990.itisverysuitableforapplicationsdemandingreliabilityandrobustnessinmeasurementsundervaryingindustrialenvironments.introductionssiisasynchronous,pointtopoint,serialcommunicationchannelfordigitaldatatransmission.synchronousdatatransmissionisoneinwhich,thedataistransmittedbysynchronizingthetransmissionatthereceivingandsendingendsusingacommonclocksignal.sincestartandstopbitsarenotpresent,thisallowstheuseoftransmissionbandwidthformoremessagebitsandmakesthewholetransmissionprocesssimplerandeasier.Figure1-ssipointtopointcommunicationingeneral,asmentionedearlieritisapointtopointconnectionfromamaster(e.g.plc,microcontroller)toaslave(e.g.Rotaryencoders).themastercontrolstheclocksequenceandtheslavetransmitsthecurrentdata/valuethroughashiftregister.wheninvokedbythemaster,thedataisclockedoutfromtheshiftregister.themasterandslavearesynchronizedbythecommonclockofthecontroller.theclockanddatasignalsaretransmittedaccordingtoRs-422standards.Rs-422,alsoknownasansi/tia/eia-422-b,isatechnicalstandardthatspecifiestheelectricalcharacteristicsofthebalancedvoltagedigitalinterfacecircuit.dataistransmittedusingbalancedordifferentialsignallingi.e.theclockanddatalinesarebasicallytwistedpaircables.inputscanuseanopto-couplerforgalvanicisolation(Formoredetailssee[1])thatcanbedrivenbyRs-422/485levels.thedataoutputofthesensorisdrivenbyaRs-422/485linedriver.differentialsignallingimprovestheresistancetoelectromagneticinterference(emi),hencemakingitareliablecommunicationchanneloverlongtransmissionlengthsandharshexternalenvironments.ssidesigntheinterfacehasaverysimpledesignasillustratedintheabovefigure.itconsistsof2pairsofwires,onefortransmittingtheclocksignalsfromthemasterandtheotherfortransmittingthedatafromtheslave.theclocksequencesaretriggeredbythemasterwhenneedarises.differentclockfrequenciescanbeusedrangingfrom100khzto2mhzandthenumberofclockpulsesdependsonthenumberofdatabitstobetransmitted.thesimplestssislaveinterfaceusesaretriggerablemonostablemultivibrator(monoflop)tofreezethecurrentvalueofthesensor.thecurrentfrozenvaluesoftheslavearestoredinshiftregisters.thesevaluesareclockedoutsequentiallywheninitiatedbythecontroller.thedesignisbeingrevolutionizedwiththeintegrationofmicrocontrollers,Fpgasandasicsintotheinterface.thedataformatisdesignedinsuchawaytoensurepropercommunicationofdata.theprotocolforthedatatransmissionisbasedonthreedifferentsubsequentparts(leading-”1"->data-bits->trailing-"0").themainsignificanceofthistypeofformatistoensuretheproperworkingoftheinterfaceandhencesecuredatatransmissionfreefromanyhardwareorsoftwareerrors.inidlestatetheclockisonhighlevelandalsothesensoroutputisonhighlevel,sothatitcanbeusedfordetectinganybrokenwirecontacts.thishelpsinobservingtheproperworkingconditionoftheinterface.aftern-clockpulses(risingedges)thedataiscompletelytransmitted.withthenextclockpulse(risingedgen+1)thesensoroutputgoestolowlevelwhichcanbeusedtodetectashortcircuitinthecable.ifitishighevenaftern+1risingedgesthenitmeansthattheinterfacehasashortcircuit.Readingsfrommultipleslaves(upto3)canbeenabledatthesametimebyconnectingthemtoacommonclock.however,toavoidgroundloopsandelectricallyisolatetheslave,completegalvanicisolationbyopto-couplersisneeded.ssitimingandtransmissionthefollowingkeywordswillbeusefulinunderstandingthessidatatransmissionprocedure.'tm'representsthetransfertimeout(monofloptime).itistheminimumtimerequiredbytheslavetorealisethatthedatatransmissioniscomplete.aftertm,thedatalinegoestoidleandtheslavestartsupdatingitsdataintheshiftregister.，tp'representsthepausetime.itisthetimedelaybetweentwoconsecutiveclocksequencesfromthemaster.'tw'representstherepetitiontime.itistheminimumtimeelapsedbetweenretransmissionsofthesamedataandisalwayslessthantm.'t'representsthewidthofeachclockcycle.itisthetimetakenbetweentwofallingortworisingedgesinacontinuousclocksequence.msb:mostsignificantbitlsb:leastsignificantbitsingletransmission篇二：ssi逻辑电路的设计实验准备报告2、编码：1）o型血用00表示；a型血用01表示；b型血用10表示；ab型血用11表示。2）输血者和受血者分别用ab和cd表小O3）输血结果用F表示，其中F=1表示二者能够输血，F=0表示二者不能输血。3、列真值表：表一输血关系真值表第2页共2页4、列卡诺图化简：图二卡诺图FbdacFFbdacbdac5、逻辑电路图：a&c&悬空b&昙空JFd悬空&第3页共3页6、实验电路连接：实验采用741S00芯片实现，逻辑电路图的链接如图三所示：昙空FTV.Iabcd悬空悬空图三逻辑电路图装订线四、实验测试参数表格及步骤（注：图表应认真设计和绘制，不得徒手勾画，图和表加标注，按顺序为图一###、图二####•••、表1###、表2####…，居中，图标标注于图下方，表标注于表上方。）第4页共4页五、实验仪器及器件（注：写明每台仪器对应测试电路的参数）1、数字逻辑电路实验箱。2、数字逻辑电路实验箱扩展板。3、芯片741S00。4、数字万用表。第5页共5页篇三：利用ssi设计组合逻辑电路利用ssi设计组合逻辑电路一、实验目的掌握组合逻辑电路的设计方法；熟悉集成组合电路芯片的逻辑功能及使用方法。二、实验预习要求复习组合逻辑电路的设计方法；根据实验任务与要求，独立设计电路；3.清楚本次实验所用集成门电路的管脚。三、实验原理在数字系统中，按逻辑功能的不同，可将数字电路分为两类，即组合逻辑电路和时序逻辑电路。组合逻辑电路在任何时刻的稳定输出仅取决于该时刻电路的输入，而与电路原来的状态无关用ssi进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变虽和输出逻辑变虽，然后列出真值表；2）利用卡诺图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。掌握组合逻辑电路的设计方法，能让我们具有五彩缤纷的逻辑思维，通过逻辑设计将许多实际问题变为现实。四、实验设备及器件五、设计举例1.用与非门设计一个a、b、c三人表决电路。设：a、b、c为输入变虽，F为输出结果。变虽取值为1表小赞成，取值为0,表小反对。F为1表小通过，为0表示反对。1）列真值表cF图3-1三人表决电路2）输出逻辑函数化简与变换根据真值表，用卡诺图进行化简:F=ab+bc+ca经两次求反，即得两级“与非”表达式F=ab+bc+ca=abbcca3）画逻辑图根据表达式，用与非门组成的逻辑电路如图3-1所示。4）验证电路逻辑功能按图接线，a、b、c分别接相应开关，F接指示灯，观察输入、输出状态。六、实验任务（下列实验内容任取其二）1）用ttl四2输入与非门（74ls00）、二4输入与非门（74ls20）设计数字密码锁控制电路。要求：abcd:密码信号e:控制信号z1:开锁信号z2:报警信号当控制信号：e=1时，如密码正确，则开锁；密码错误，报警e=0时，不开锁，不报警2）用四2输入异或门（74ls86）和四2输入与非门（74ls00）设计一个一位全减器。要求：ai、bi、ci分别为一个被减数、另一个减数、低位向本位的借位；si、ci+1分别为本位差、本位向高位的借位。3）用与非门设计血型配对电路（判断输血者与受血者的血型符合规定的电路）。要求：人类由四种基本血型：a、b、ab、。型。输血都与受血者的血型必须符合下述原则：o型血可以输给任意血型的人，但。型血的人只能接受o型血；ab型血只能输给ab型血的人，但ab血型的人能接受所有血型的血；a型血能给a型与ab型血的人，而a型血的人能接受a型与o型血；b型血能给b型与ab型血的人，而b型血的人能接受b型与o型血。试设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路，如果符合规定，输出高电平（提示：电路只需要四个输入端，它们组成一组二进制数码，每组数码代表一对输血与受血的血型对。）约定：“00”代表“o”型；“01”代表“a”型“10”代表“b”型；“11”代表“ab”型七、实验报告要求1.写出设计步骤与电路工作原理；2.分析实验结果；总结实验过程中出现的故障和排除故障的方法。八、电路功能验证（结论 记录 混凝土 养护记录下载土方回填监理旁站记录免费下载集备记录下载集备记录下载集备记录下载 在实验原记录纸上）⑴数字密码锁（3）血型配对电路九、回答问题在进行组合逻辑电路设计时，什么是最佳 设计方案 关于薪酬设计方案通用技术作品设计方案停车场设计方案多媒体教室设计方案农贸市场设计方案 ？第15页共15页