ictesting开短路测试(openshort)开短路测试(openshort)开短路测试(open_short_test)又叫continuitytest或contacttest,它是一种非常快速发现芯片的各个引脚间的是否有短路，及在芯片封装时是否missingbondwires.通常都会被放测试程序的最前面.它还能发现测试时接触是否良好，探针卡或测试座是否有问题.x-Dtb%}:j-开短路测试的测试原理比较简单，分open_short_to_VDD测试和open_short_to_VSS测试.一般来说芯片的每个引角都有泄放或说保护电路,是两个首尾相接的二极管,一端接VDD,一端接VSS。信号是从两个二极管的接点进来.测试时,先把芯片的VDD引脚接0伏(或接地),再给每个芯片引脚供给一个100uA到500uA从测试机到芯片的电流,电流会经上端二极管流向VDD（0伏），然后测引脚的电压,正常的值应该是一个二极管的偏差电压0.7伏左右,我们一般设上限为1.5伏，下限为0.2伏,大于1.5伏判断为openfail,小于0.2伏判断为shortfail.这就是open_short_to_VDD测试.Mc9g2sx}#eKFv:B,vP4W/o.Jopen_short_to_VSS测试的原理基本相同.同样把先VDD接0伏，然后再给一个芯片到测试的电流,电流由VSS经下端二级管流向测试机.然后测引脚的电压,同样正常的值应该是一个二极管的偏差电压0.7伏左右,只是电压方向相反,上限还是为1.5伏，下限为0.2伏,大于1.5伏判断为openfail,小于0.2伏判断为shortfail.这就是open_short_to_VSS测试.G+{zSZg5uwsVr)^y数字,集成电路,IC,FAQ,Designcompiler,数字信号处理,滤波器,DSP,VCS,NC,coverage,覆盖率,modelsim,unix,c,verilog,hdl,VHDL,IP,STA,vera,验证,primetime,FIFO,SDRAM,SRAM,IIR,FIR,DPLL所以对测试机里的测试器件来说,只要能给电流测电压的器件都能做开短路测试.只是精度有差异,效率有高低.
本文档为【ictesting开短路测试(openshort)】，请使用软件OFFICE或WPS软件打开。作品中的文字与图均可以修改和编辑，
图片更改请在作品中右键图片并更换，文字修改请直接点击文字进行修改，也可以新增和删除文档中的内容。
该文档来自用户分享，如有侵权行为请发邮件ishare@vip.sina.com联系网站客服，我们会及时删除。
[版权声明] 本站所有资料为用户分享产生，若发现您的权利被侵害，请联系客服邮件isharekefu@iask.cn，我们尽快处理。
本作品所展示的图片、画像、字体、音乐的版权可能需版权方额外授权，请谨慎使用。
网站提供的党政主题相关内容(国旗、国徽、党徽..)目的在于配合国家政策宣传，仅限个人学习分享使用，禁止用于任何广告和商用目的。
浙公网安备 33021202002483