晶片组技术资料

應用導向運算放大器之效能提昇(Application-Specific Elevation of OPAMP Performance) 文/圖: 王建中 國家晶片系統設計中心 前言 就多數類比電路而言，運算放大器(operational-amplifier)乃建構並影響整體設計之基本區塊，其效能攸關整體電路之運作速度及動態範圍(dynamic range) ，因此經常成為發展各應用系統電路的桎梏；此外，由於實際運算放大器與理想運算放大器間之差異，故在一般情況下，設計者須針對不同應用規格，選擇適當架構，以設計出符合實際需求之電路，其間所遭遇的效能取捨問題及繁複設計參數，皆使電路設計者難以避免於此過程中，付出龐大的時間成本與心力，著眼於此，歸納出基於最佳化工具NeoCircuit，與運算放大器參考設計之效能提昇 流程 快递问题件怎么处理流程河南自建厂房流程下载关于规范招聘需求审批流程制作流程表下载邮件下载流程设计 。 一、 運算放大器簡介 如圖一所示，理想的運算放大器是一個電壓控制電壓源(voltage-controlled voltage source)，具有無限開迴路增益(open-loop gain)、頻寬、轉動率(slew rate) 、輸入阻抗與零輸出阻抗、雜訊、失真之特性 圖一 理想運算放大器-電壓控制電壓源 ;然實際運算放大器無法臻此，而僅能視實際應用及考量，訂出設計規格，朝上述特性趨近，其在頻域(frequency domain)及時域(time domain)的部份規格分別如圖二及圖三所示，開迴路增益為一(或0dB)時之頻率即為單位增益頻寬，或稱之為增益頻寬乘積，而針對大訊號步階式電壓輸入(step voltage input)，運算放大器輸出電壓訊號所能表現之最大反應速率，則為此運算放大器之轉動率，表一即清楚顯示出理想運算放大器與實際運算放大器(以一般規格之741運算放大器為例)之主要參數值差異。 Parameter Ideal General Purpose 741 Op-Amp Voltage Gain, G ∞ 1 × 105 Output Impedance, RO 0 75 ? Input Resisntance, Rin ∞ 2 M? Offset Current, Iio 0 20 nA Offset Voltage, Vio 0 2 mV Bandwidth, BW ∞ 1 MHz Slew Rate, SR ∞ 0.7V/μs       表一 運算放大器參數值比較 圖二 運算放大器之迴路增益與頻寬 圖三 運算放大器之時域規格 茲分述實際運算放大器之非理想特性如下: (1) 直流(DC)非理想性: (a) 有限增益:當應用需求強調較高之運算放大器增益，有限增益之非理想效應將在整體設計上造成益形顯著之影響。 (b) 有限輸入電阻:倘運算放大器應用於回授系統，其回授電路之電阻值上限，將取決於實際運算放大器輸入電阻大小;此外，某些運算放大器會加入特定保護電路以避免超額電壓，然而，此舉可能影響其輸入參數值。 (c) 非零輸出電阻:對於低電阻負載而言，運算放大器之輸出電阻值相形重要，而功率消耗亦為其主要考量點。 (d) 輸入偏壓電流:此為流入輸入點之微量電流，然其值於在運算放大器之反相輸入點與非反相輸入點並非完全匹配，故形成輸入偏差電流，為低功率電路設計之重要考量。 (e) 輸入偏差電壓:即使輸入兩端為等值電壓，實際運算放大器之輸出電壓亦非零，對於要求準確直流操作之電路而言，就此非理想特性作補償是必須的。 (f) 共模增益:輸出電壓對共模訊號的比值，即為共模增益，理想運算放大器僅放大輸入兩端之電壓差值，而完全阻絕其共模訊號，然由於實際運算放大器之差動輸入級並不完全匹配，故其共模增益不為零，一般針對此非理想特性之標準指標為共模拒斥比(common-mode rejection ratio, CMRR)，其理想值為無限大，在非反相放大器之應用中，共模訊號即為輸入訊號，因此必須考慮共模拒斥比，以提高其準確性。 (2) 交流(AC)非理想性: (a) 有限頻寬:對於使用內部頻率補償，以增加相位餘裕(phase margin)的運算放大器而言，此非理想性益趨顯著。 (b) 輸入電容:為高頻應用之重要考量。 (c) 共模增益:如先前直流非理想性所述。 (3) 非線性之非理想性: (a) 飽和:運算放大器之輸出電壓有其上限(如受限於系統供應電壓或電路架構)，當差動輸入電壓值達某特定準位，即可能造成輸出電壓達其飽和值，繼而導致輸出訊號失真。 (b) 轉動(slewing):運算放大器所能提供之最大輸出電壓變化率，即其轉動率(slew rate)，當轉動機制發生時，輸入訊號所增加之額外電壓將無法於反映於輸出訊號。 (c) 非線性轉移函數:實際運算放大器之輸出電壓與輸入電壓差值間的轉移函數並非線性，但當其應用於負回授電路時，此非線性效應將極其微小。 由於運算放大器之高開迴路增益，除非輸入差動訊號極小，否則將造成運算放大器之飽和，因此，一般多將其應用於負回授組態電路，然回授控制系統對於步階輸入(step input)之響應，將因不同的阻尼因子(damping factor)，而呈現某種程度的過衝(overshoot)或下衝(undershoot)，故對於要求輸出迅速趨穩至精確定值的電路，如類比數位轉換器(analog-to-digital converters)、取樣保持緩衝器(sample-and-hold buffers)等而言，趨穩時間(settling time)為其重要參數；此外，因閉迴路放大器之趨穩時間須視其線性與非線性特性之綜效而定，故雖增加運算放大器之頻寬及轉動率皆有助於縮減趨穩時間，仍無法由運算放大器之頻寬和轉動率等開迴路規格直接預測其趨穩時間。 上述為運算放大器設計之主要考量項目，基於各種應用與系統而有不同規格需求。 二、運算放大器之效能取捨 如同諸多電路設計，運算放大器設計面臨多項規格效能間複雜的取捨問題，如頻寬(bandwidth)與功率消耗、頻寬與相位餘裕(phase margin)等…，由於設計上涉及數個變數間之相互連動關係，因此，若藉由適切的演算法，以得出符合電路規格需求之較佳設計，將可兼顧電路設計的可靠度與效率。圖四上下半部分別顯示負載為3pF運算放大器(100A)其相位餘裕與補償電容及單位增益頻寬之關係。 圖四 相位餘裕與補償電容及單位增益頻寬之關係 圖五 補償電容之最佳值 因此，相位餘裕與單位增益頻寬之乘積，可作為尋求其較佳解答之指標，如圖五所示，其X軸為補償電容值，而Y軸則是其指標值，在此例之電流設定及負載電容條件下，圖中曲線之頂點即較佳解答，其補償電容之數值約為1pF。因多數取捨問題 變數繁多，故藉由數學演算法針對特定架構、製程與元件參數等限制下，尋求在n次空間中符合規格需求之區域較佳解，為兼顧可靠度與效率之法。 在此，基於幾種典型運算放大器架構(topology)之初始參考設計(reference design)，並經由最佳化工具軟體NeoCircuit之特定成本函數及演算法，以求進一步提昇電路效能並達成規格。 三、 基於參考設計之運算放大器設計流程 由於先天上之架構差異性與限制，電路設計者可根據不同應用與規格，選擇適切之運算放大器架構。基於此項考量，我們以不同架構之運算放大器初始設計(已達一般運算放大器之典型規格)，針對不同應用需求之更高規格作效能提昇，並比較其間之效能取捨問題。 歸納整理出以NeoCircuit為輔如圖六之設計流程，茲分述如下: 圖六 基於初始設計之運算放大器效能提昇流程 (一)選擇運算放大器架構(topology): 根據不同應用選擇適當的運算放大器架構，如下所述: (1) 高頻ac運算放大器需要最佳之增益頻寬乘積(gain-bandwidth product)，對 於電流或電壓之偏移量之要求較寬鬆。 (2) 低功率消耗的應用要求低電壓與低電流之電路設計。 (3) 高精確度儀器放大器對於低雜訊與低輸入偏移量之需求殷切，但可能犧牲速度且付出較高成本。 在此，針對兩種典型運算放大器，摺疊疊接式(folded-cascode)與兩級串接式(two-stage)運算放大器之架構作比較: (a)摺疊疊接式運算放大器(如圖七): 圖七 摺疊疊接式運算放大器 摺疊疊接式運算放大器因具有較高的非主極點(non-dominant pole)，故可提供較高速效能，但由於其疊接架構，其輸出訊號振幅(output signal swing)較低，且相對於兩級串接式運算放大器而言，具有較高之雜訊水平。 (b)兩級串接式運算放大器(如圖八): 兩級串接式放大器相對於摺疊疊接式運算放大器具有較低的非主極點，因此於高速應用上，其第二級放大器將需要高電流，以將非主極點移往高頻，此舉將顯著增加其功率消耗，此外，較差之PSRR(Power Supply Rejection Ratio)亦為其架構上所造成之缺點。 圖八  兩級串接式運算放大器 (二)變數定義與條件限制 NeoCircuit提供三種定義與限制變數範圍的方法:使用者可由ADE介面、電路(Schematic)自動產生或手動輸入定義變數名稱、數值或範圍等等，而變數範圍之設定涉及整體電路最佳化所需時間，故為提昇效率，變數之中對於效能影響有限者，可設為定值或縮小其範圍，而牽動層面較廣(如非影響單一規格之變數)者其範圍相對較大，而變數之上下限及變動級距，應以製程與怖局規範之合理值為依歸。 (三)載入初始設計至NeoCircuit環境 在NeoCircuit環境下自”Run”選單中選擇”Submit Schematic Point”功能，此時，在電路中之初始設計參數值將被載入，並執行模擬與計算，而此載入點即為NeoCircuit執行最佳化的初始參考點，其參數值亦成為變數初始值。 (四)規格中各單項目標值設定 根據電路規格需求，設定各單項效能目標值，如DC增益值:80dB，單位增益頻寬:300MHz…等等。 (五)目標型式(goal type)設定 根據各單項規格需求情形，自NeoCircuit所提供之五種目標型式(open-ended, closed-ended, range, tolerance, display)，選取適切的種類，如DC增益值>80dB、60°<相位餘裕<80°、最小化功率(minimize)消耗…等等。 (六)區域性最佳化(locally optimize)或廣域性最佳化(globally optimize) 當初始參考設計之效能已接近規格目標值(10%以內)時，基於最佳化時耗考量，可採區域性最佳化，以限縮其最佳化過程所搜尋之空間(design space)，倘未達目標值，則以逐次增加層級(effort level)之廣域性最佳化尋求解答。 (七)目標權值設定 倘若有特別重要的規格項目，或尚未達到目標值者，可藉NeoCircuit之權值設定功能以改變其搜尋設計空間(design space)之方式，並加乘權值於特定目標之成本函數，以達改善此規格項目之效能，但此舉可能得付出犧牲他項規格效能，故使用者得視各項規格之需求緩急，調整其個別權值，以得出符合規格之較佳解。 (八)架構置換、變更製程、或重新檢視計算規格 一般而言，經由上述步驟即可得出符合規格之解，然不同電路架構存在本質上之差異，亦將使電路效能在特定製程下侷限於不同範疇與應用，因此若尚有規格項目未達需求時，可考慮置換更適切之電路架構與製程，或重新評估計算規格可行性。 基於上述流程之設計範例如下所示(TSMC 0.35μm CMOS製程model): (一)以電路頻寬需求度較高之應用為例，摺疊疊接式運算放大器為可考慮之選擇，圖九與圖十分別為摺疊疊接式運算放大器及其測試電路。 圖九 摺疊疊接式運算放大器及其偏壓電路 圖十 摺疊疊接式運算放大器測試電路 (二)變數設定:基於如圖十一之初始設計，電路元件與設計參數將可自其中載入NeoCircuit環境，並定義變數範圍如圖十二所示。 圖十一 元件參數載入與變數定義 (三)初始設計之載入:如圖十二所示，初始設計之參數值可透過NeoCircuit之Submit Schematic Point選項載入，而成為後續最佳化之設計參考點，並基於此點，針對特定規格項目進行改善或最佳化(此例為針對DC gain)。 圖十二 初始設計載入 (四)重設DC gain之目標值，並將其目標型式變更為最佳化(maximize)之型態，如圖十三所示。 圖十三 目標值重設與目標型式變更 (五)圖十四、十五、十六、十七為基於參考設計點，針對DC gain所作之不同層次最佳化結果(local, global low-effort level, recommended-effort level, high-effort level)。 圖十四 區域性最佳化(local optimization) 圖十五 低階廣域性最佳化(global optimization with low-effort level) 圖十六 中階廣域性最佳化(global optimization with recommended-effort level) 圖十七 高階廣域性最佳化(global optimization with high-effort level) (六)提高DC gain之權值比重(如圖十八所示): 圖十八 調整直流增益(DC gain)目標權值 至此，將摺疊疊接式運算放大器之 DC gain提昇至目標值，依循相同步驟，亦可針對兩級串接式運算放大器(圖十九)之特定規格項目(以單位增益頻寬為例)，作性能改善(圖二十至圖二十三): 圖十九 兩級串接式運算放大器 圖二十 初始設計載入 圖二十一 目標值重設與目標型式變更 圖二十二 低階廣域性最佳化(global optimization with low-effort level) 圖二十三 中階廣域性最佳化(global optimization with recommended-effort level) 四、 結論 運算放大器存在數個設計參數，常須反覆調整其數值以求兼顧各規格項目，故在此藉最佳化工具NeoCircuit之助，冀有效減少時耗;此外基於適當起始點，將可有效提昇於廣大設計空間中求解之效率，因此歸納參考流程，針對不同應用，選擇適切架構，以具典型效能之初始電路設計，作為NeoCircuit尋求設計者理想解答之起始點。未來將提昇製程與電路架構之多元性，以期符合更廣域之應用與規格需求。 五、 參考文獻 [1] P. E. Allen and D. R. Holberg, “CMOS Analog Circuit Design”, Second Edition, Oxford University Press, Inc., 2002. [2] ”NeoCircuit User’s Guide”, Product Version 3.3, October 2005. [3] J. Yuan, N. Farhat, and J. V. Spiegel “ GBOPCAD: A Synthesis Tool for High-Performance Gain-Boosted Opamp Design”, IEEE Transactions on Circuits and Systems-I: Regular Papers , vol.52, no.8, pp. 1535-1544, Aug. 2005.