计算机组成原理-期末总复习练习

计算机组成原理-期末总复习 练习 飞向蓝天的恐龙练习非连续性文本练习把字句和被字句的转换练习呼风唤雨的世纪练习呼风唤雨的世纪课后练习 一、选择题（ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。A．计算机可以存储大量信息B．计算机能代替人的脑力劳动C．计算机是一种信息处理机D．计算机可实现高速运算（ c ）2、计算机硬件能直接执行的只能是下面哪项。A．符号语言B．汇编语言C．机器语言D．机器语言和汇编语言（ c ）3、运算器的核心部件是下面哪项。A．数据总线B．数据选择器C．算术逻辑运算部件D．累加寄存器（ c ）4、对于存储器主要作用，下面哪项说法正确。A．存放程序B．存放数据C．存放程序和数据D．存放微程序（ c ）5、至今为止，计算机中所含所有信息仍以二进制方式 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示，其原因是下面哪项。A．节约元件B．运算速度快C．物理器件性能决定D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。A．地址寄存器B．程序计数器C．数据寄存器D．指令寄存器（ d？ ）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。A．地址寄存器B．程序计数器C．指令寄存器D．数据寄存器（ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。A．地址寄存器B．数据寄存器C．程序计数器D．指令寄存器（ c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。A．CPU已执行的指令B．CPU将要执行的指令C．算术逻辑部件上次的运算结果D．累加器中的数据（ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。A．总线缓冲器B．时钟发生器C．总线控制器D．操作命令发生器（ c ）11、下列各种数制的数中最小的数是下面哪项。A．(101001)2B．(52)8C．（101001）BCDD．(233)H（ d ）12、下列各种数制的数中最大的数是下面哪项。A．(1001011)2B．75C．(112)8D．(4F)H（ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。A．01101110B．01101111C．01111111D．11111111（ a ）14、能发现两位错误并能纠正一位错的编码是下面哪种编码。A．海明码B．CRC码C．偶校验码D．奇校验码（）15、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是下面哪项。A．11001011B．11010110C．11000001D．11001001（ c ）16、下列存储器中，速度最慢的是下面哪项。A．半导体存储器B．光盘存储器C．磁带存储器D．硬盘存储器（ c ）17、某一SRAM芯片，容量为16K×1位，则其地址线条数下面哪项正确。A．18根B．16K根C．14根D．22根（ b ）18、下列部件（设备）中，存取速度最快的是下面哪项。A．光盘存储器B．CPU的寄存器C．软盘存储器D．硬盘存储器（ a ）19、在主存和CPU之间增加Cache的目的是下面哪项。A．解决CPU和主存之间的速度匹配B．增加CPU中通用寄存器的数量C．代替CPU中的寄存器工作D．扩大主存的容量（ d ）20、计算机的存储器采用分级存储体系的目的是下面哪项。A．便于读写数据B．减小机箱的体积C．便于系统升级D．解决存储容量、价格与存取速度间的矛盾（ a ）21、某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目下面哪项正确。A．20B．24C．50D．30（ a）22、常用的虚拟存储器由两级存储器组成，下面哪项说法正确。A．主存—辅存B．快存—主存C．快存—辅存D．通用寄存器—主存（ b）23、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，下面哪项符合这种特点。A．直接映射B．全相联映射C．组相联映射D．混合映射（ b）24、指令系统中采用不同寻址方式的目的主要是下面哪项。A.实现程序控制和快速查找存储器地址B.缩短指令长度，扩大寻址空间，提高编程灵活性C.可以直接访问主存和外存D.降低指令译码难度（ d ）25、CPU组成中不包括下面哪项。A．指令寄存器B．地址寄存器C．指令译码器D．地址译码器（ c ）26、程序计数器PC在下面哪项部件中。A．运算器B．存储器C．控制器D．I/O接口（ b）27、CPU内通用寄存器的位数取决于下面哪项。A．存储器容量B．机器字长C．指令的长度D．CPU的管脚数（ b ）28、以硬件逻辑电路方式构成的控制器又称为下面哪个名称。A．存储逻辑型控制器B．组合逻辑型控制器C．微程序控制器D．运算器（ c ）29、直接转移指令的功能是将指令中的地址代码送入下面哪个部件中。A．累加器B．地址寄存器C．PC寄存器D．存储器（ b ）30、状态寄存器用来存放下面哪些内容。A．算术运算结果B．算术、逻辑运算及测试指令的结果状态C．运算类型D．逻辑运算结果（ d ）31、微程序放在下面哪个部件中。A．指令寄存器B．RAMC．内存D．控制存储器（ b ）32、微程序控制器中,机器指令与微指令的关系下面哪项说法正确。A.每一条机器指令由一条微指令执行B．一段机器指令组成的程序可由一条微指令来执行C.每一条机器指令由一段用微指令编成的微程序来解释执行D.一条微指令由若干条机器指令组成（ b ）33、异步控制常作为下面哪项的主要控制方式。A.微型机的CPU控制中B.单总线计算机结构计算机中访问主存和外部设备时C．组合逻辑的CPU控制中D.微程序控制器中（ d ）34、在显示器的技术指标中，数据640×480，1024×768等表示下面哪项特征。A．显示器屏幕的大小B．显示器显示字符的最大行数和列数C．显示器的颜色指标D．显示器的分辩率（ b ）35、主机、外设不能并行工作的方式是下面哪项。A．中断方式B．程序查询方式C．通道方式D．DMA方式（ b ）36、在I/O单独（独立）编址下，下面的说法哪项正确。A．一个具体地址只能对应输入输出设备B．一个具体地址既可对应输入输出设备，也可对应内存单元C．一个具体地址只能对应内存单元D．只对应内存单元或只对应I/O设备（ d ）37、禁止中断的功能可由下面哪项来完成。A．中断触发器B．中断禁止触发器C．中断屏蔽触发器D．中断允许触发器（ c ）38、在微机系统中，主机与高速硬盘进行数据交换一般用下面哪种方式。A．程序中断控制B．程序直接控制C．DMA方式D．通道方式（ c ）39、常用于大型计算机的控制方式是下面哪项。A．程序中断控制B．程序直接控制C．通道方式D．DMA方式（ c ）40、有关中断的论述不正确的是下面哪项。A．可实现多道程序、分时操作、实时操作B．对硬盘采用中断可能引起数据丢失C．CPU和I/O设备可并行工作，但设备间不可并行工作D．计算机的中断源可来自主机，也可来自外设（ c ）41、DMA方式数据的传送是以下面哪项为单位进行的。A．字节B．字C．数据块D．位（ a）42、DMA方式在哪两个设备之间建立的直接数据通路。A．主存与外设B．CPU与外设C．外设与外设D．CPU与主存（ b ）43、信息只用一条传输线，且采用脉冲传输的方式是下面哪种传输方式。A．并行传输B．串行传输C．并串行传输D．分时传输（ b）44、在哪种总线结构的计算机系统中，外设地址可以主存储器单元统一编址。A．三总线B．单总线C．双总线D．以上三种都可以（ d ）45、系统总线中地址线的功能，下面哪项说法正确。A．用于选择主存单元地址B．用于选择进行信息传输的设备C．用于选择外存地址D．用于指定主存和I/O设备接口电路的地址（a）46、有一个CRT的分辨率是1024×768像素，颜色数为256色，则刷新存储器的容量是下面哪项。A．768KBB．512KBC．256KBD．2MB（a）47、十进制数5的单精度浮点数IEEE754代码是下面哪项。A．01000000101000000000000000000000B．11000000101000000000000000000000C．01100000101000000000000000000000D．11000000101000000000000000000000例3:求十进制数-5的单精度浮点数IEEE754代码。解:-5=-101B=-1.01×22,阶码E=127+2=129=10000001BIEEE754代码是11000000101000000000000000000000例4:求十进制数0.15625的单精度浮点数IEEE754代码。解:-0.15625=-1.01×2-3,阶码E=127-3=124=01111100BIEEE754代码是10111110001000000000000000000000（a）48、在微机系统中，外设通过下面哪项与主板的系统总线相连接。A．适配器B．设备控制器C．计数器D．寄存器二、填空题1、计算机的硬件包括运算器、控制器、存储器、输入设备和输出设备五部分。2、总线一般可分为三类，它们分别是地址总线、数据总线和控制总线。3、将二进制数01100100转换成十进制数是100，转换成八进制数是144，转换成十六进制数是64H。4、在一个8位的机器系统中，补码表示数的范围从-128到+127。5、CPU能直接访问主存和Cache，但不能访问外存和I/O设备。6、Cache的映射方式有直接映像、全相联映像和组相联映像三种。其中组相联映像方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。7、磁盘的寻址信息 格式 pdf格式笔记格式下载页码格式下载公文格式下载简报格式下载 由驱动器号、盘面号、磁道号、扇区号四部分组成。8、目前的CPU包括运算器，控制器和CACHE（一级）。9、在程序执行过程中，控制器控制计算机的运行总是处于取指令、 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 指令和执行指令的循环之中。10、微程序入口地址是译码器根据指令的操作码产生的。11、微程序控制器的核心部件是控制存储器，它一般用只读存储器构成。12、微指令执行时，产生后继微地址的方法主要有计数器方式、断定方式等。13、一条机器指令的执行可与一段微指令构成的微程序相对应，微指令可由一系列微命令组成。14、保存当前栈顶地址的寄存器叫栈顶指针SP。15、实现输入输出数据传送方式分成三种：DMA方式、中断方式和程序控制方式。16、计算机中各功能部件是通过总线连接的，它是各部件间进行信息传输的公共通路。17、计算机中总线的两个主要特征是分时和共享。18、计数制中使用的数据个数被称为基。19、在用补码表示的机器数中，零的编码是唯一的。20、信息的数字化编码是指用0或1的二进制编码，并选用一定的组合规则来表示信息。21、一个定点数由符号位和数值域两部分组成。根据小数点位置不同，定点数据有和纯小数和纯整数两种表示方法。22、移码常用来表示浮点数的阶码部分，移码和补码比较，它们除符号位外，其他各位都相同。23、码距的定义是编码系统中任两个合法码之间的最少二进制位数的差异。24、8421码用二进制求和时，当和超过9时，需要做加6调整修正。25、有二进制数D4D3D2D1，奇偶校验值用P表示，则奇校验为P=D4+D3+D2+D1，偶校验为P=D4+D3+D2+D1，奇偶校验只能检测奇数个错，无法检测偶数个错。26、在浮点加减法运算中，当运算结果的尾数的绝对值大于1时，需要对结果进行向右规格化，其操作是尾数右移一位，右边补一个0，阶码减1，直到尾数绝对值>=0.5。27、闪速存储器能提供高性能、低功耗、高可靠性以及瞬时启动能力，为现有的存储器体系结构带来巨大变化，因此作为固态盘用于便携式电脑中。28、一个完整的磁盘存储器由三部分组成，其中磁盘驱动器又称磁盘机或磁盘子系统，是独立于主机的一个完整的设备，磁盘控制器是磁盘机与主机的接口部件，磁记录介质用于保存信息。29、CPU中保存当前正在执行的指令的寄存器为指令寄存器IR，保存下一条指令地址的寄存器为程序计数器PC。30、沿磁盘半径方向单位长度上的磁道数称为__道密度，而磁道单位长度上能记录的二进制代码位数称为__位密度_。三、简答题1、试述浮点数规格化的目的和方法。答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。2、简述循环冗余码（CRC）的纠错原理。答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以用余数作为判断出错位置的依据而纠正出错的数据位。3、DRAM存储器为什么要刷新？有几种刷新方式?DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器刷新一遍。4、CPU中有哪些主要寄存器？简述这些寄存器的功能。（1）指令寄存器（IR）：用来保存当前正在执行的一条指令。（2）程序计数器（PC）：用来确定下一条指令的地址。（3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。（4）缓冲寄存器（DR）：<1>作为CPU和内存、外部设备之间信息传送的中转站。                    <2>补偿CPU和内存、外围设备之间在操作速度上的差别。                  <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。（5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。（6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。5、中断处理过程包括哪些操作步骤？关闭中断标识,重要数据入栈,处理中断服务功能,数据出栈,恢复中断标识,开中断.6、DMA方式和程序中断方式比较有什么不同？DMA：采用内在和外设直接数据交换的方式，只有当有一段数据传送时才会请求CPU中断，减少了CPU的负担。程序中断：只适用于简单的少量外设的计算机系统，会耗费大量的CPU时间，当有大量中断时容易导致数据的丢失。7、按照冯．诺依曼原理，现代计算机应具备哪些功能？答：按照冯．诺依曼原理，现代计算机应具备以下5个功能：⑴输入输出功能：能把原始数据和解题步骤及中间结果接收下来（输入），把计算结果与计算过程中出现的情况告诉（输出）给用户。⑵记忆功能：应能“记住”原始数据、解题步骤及中间结果。⑶计算功能：应能进行一些最基本的运算。这些基本运算能组成人们所需要的复杂运算。⑷判断功能：计算机在进行一步操作后，应能从预先无法确定的几种 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 中选择一种操作方案。⑸自我控制功能：计算机应能保证程序执行的正确性和各部件间的协调性。8、用二进制数表示一个四位十进制的整数最少需要几位（不含符号位）。解：2X＝104，N＝4×1/㏒2＝14位。9、某机器字长16位，浮点表示时，其中含1位阶符、5位阶码、1位尾符、9位尾数，请写出它能表示的最大浮点数和最小浮点数。解：最大浮点数＝2+21×（1－2-9）最小浮点数＝－2+31×（1－2-9）。10、字符“F”的ASCII码为46H，请写出它的奇校验码和偶校验码（假定校验位加在最高位）。解：字符“F”的ASCII码为46H，奇校验码为10110110（B6H），偶校验码为00110110（36H）。11、试比较定点带符号数在计算机内的四种表示方法。答：带符号数在计算机内部的表示方法有原码、反码、补码和移码。原码表示方法简单易懂，实现乘、除运算简单，但用它实现加、减运算比较复杂。补码的特点是加、减法运算规则简单，正负数的处理方法一致。反码通常只用来计算补码，由于用反码运算不方便，在计算机中没得到实际应用。移码由于保持了数据原有的大小顺序，便于进行比较操作，常用于浮点数中的阶码，使用比较方便。12、在检错码中，奇偶校验法能否定位发生错误的信息位？是否具有纠错功能？答：⑴不能。⑵没有。13、简述CPU的主要功能。CPU：包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工。14、一个较完善的指令系统应包括哪几类？数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、字符串指令、特权指令等。15、指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。1. 指令和数据分开存放2. 设置程序计数器PC，存放当前指令所在的存储单元。16、外围设备的I/O控制方式分哪几类？各具什么特点？（1）程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单（2）程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。（3）直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。（4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。17、请说明指令周期、机器周期、时钟周期之间的关系。时钟周期是最基本的时间单位一般是10ns机器周期是读一条指令最少的时间一般是12倍的时钟周期指令周期是读出指令并且执行指令的时间一般是几个机器周期18、CPU响应中断应具备哪些条件？※允许中断触发器为“1”状态；※CPU结束了一条指令的执行过程；※新请求的中断优先级较高；19、比较水平微指令与垂直微指令的优缺点。(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。　　(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。　　(3)由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点。垂直型微指令则相反。　　(4)水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。四、综合应用题1、设有一个具有24位地址和8位字长的存储器，求：（1）该存储器能存储多少字节的信息？（2）若存储器由4M×1位的RAM芯片组成，需要多少片？（3）需要哪种译码器实现芯片选择？解：⑴存储单元数为224＝16M＝16777216，故能存储16M字节的信息。⑵由于存储容量为16MB（8位字长），每4M字节需要4片（位并联方式），故需芯片数为16/4×8＝32片。⑶若用32片组成一个16M（8位字长），地址总线的低22位可直接连到芯片的A0-A21管脚，而地址总线的高2位（A22，A23）需要通过2：4线译码器进行芯片选择。存储器组成方案为位并联和地址串联相结合的方式。存储器24位地址（A23-A0），而单个芯片22位地址（A21-A0），32片，8个芯片一组，共4组。所以采用2：4译码器。组成方案为：地址串联，位并联。2、下图表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8个存储单元，求：页号该页在主存中的起始地址3342000253800079600066000044000015800005500003070000（1）当CPU按虚拟地址1去访问主存时，主存的实地码是多少？（2）当CPU按虚拟地址2去访问主存时，主存的实地码是多少？（3）当CPU按虚拟地址3去访问主存时，主存的实地码是多少？解：⑴用虚拟地址为1的页号15作为页表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。⑵同理，主存实地址码＝96000＋0128＝96128。⑶虚拟地址为3的页号为48，查页表时，发现此页面没在页表中，此时操作系统暂停用户作业程序的执行，转去查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不在主存中，则操作系统要将该页面从外存调入主存，然后将页号及其主存中的起始地址写入页表。3、某磁盘组有4个盘片，5个记录面，每个记录面的内磁道直径为22cm，外磁道直径为33cm，最大位密度为1600b/cm，道密度为80道/cm，转速7200转速/分。⑴磁盘的总存储容量（非格式化）？最内圈磁道的容量=22*3.14*1600字节/道磁道数=（33-22）/2*80字节每面⑵最大数据传输率是多少？解：⑴总容量＝每面容量×记录面数每面容量＝某一磁道容量×磁道数某磁道容量＝磁道长×本道位密度所以，最内圈磁道的容量＝1600×22×3.14＝110528字节/道磁道数＝存储器域长×道密度＝（33—22）/2×80＝253616000字节⑵最大数据传输率＝转速×某磁道容量＝7200/60×110528＝13263360字节/秒4、某磁盘存储器的转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288B,最小磁道直径为230mm,共有275道.问：(1) 磁盘存储器的存储容量是多少？(2) 最大位密度，最小位密度是多少？(3) 磁盘数据传输率是多少？(4) 平均等待时间是多少？解：⑴磁盘存储器的存储容量=4×275×12288=13516800字节⑵因为最小半径R1=230/2=115，最小磁道长度为2πR1=2×3.14159×115=722.57mm所以最高位密度=12288/722.57=17字节又因为最大半径R2=R1+275/5=115+55=170最大磁道长度为2πR2=2×3.14159×170=1068所以最低位密度=12288/1068=11.5字节⑶磁盘数据传输率c=r×Nr=3000/60=50转/秒；N=12288字节/道所以c=50×12288=614400字节。⑷平均等待时间=旋转一圈时间的一半=1/（2×r）=1/(2×50)=10ms5、有一个16K×16位的存储器，由1K×4位的DRAM芯片构成（芯片是64×64结构）问：（1）共需要多少RAM芯片？（2）画出存储体的组成框图。（3）采用异步刷新方式，如单元刷新间隔不超过２ms，则刷新信号周期是多少？解：（1）存储器的总容量为16K×16位=256K位，用DRAM芯片为1K×4位=4K位，故芯片总数为：256K位/4K位=64片（2）由于存储单元数为16K，故地址长度为14位（设A13~A0）。芯片单元数为1K则占用地址长度为10位（A9~A0）。每一组16位（4片），共16组，组与组间译码采用4：16译码。组成框图如图所示。(3)采用异步刷方式，在2ms时间内分散地把芯片64行刷新一遍，故刷新信号的时间间隔为2ms/64=31.25μs，即可取刷新信号周期为30μs。7、CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，问：（1）cache/主存系统的效率是多少；（2）平均访问时间是多少；解：h=Nc/(Nc+Nm)=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3%ta=tc/e=50ns/0.833=60ns8、某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求：（1）Cache的命中率是多少？（2）CPU访问内存的平均访问时间是多少？（3）Cache/主存系统的效率是多少？解：⑴命中率H＝（4500－340）/4500＝0.92。⑵CPU访存的平均时间T＝0.92×45＋(1－0.92)×200＝57.4ns⑶cache-主存系统的效率e＝45/57.4=78℅9、已知cache/主存系统效率为85%，平均访问时间为60ns，cache比主存快4倍，求主存存储器周期是多少？cache命中率是多少？因为Ta=Tc/e   所以Tc=Ta×e=60×0.85=51ns(cache存取周期)；r=4, Tm=Tc×r=510×4=204ns(主存存取周期)；因为e=1/[r+(1-r)H]   所以H=2.4/2.55=0.94；15、已知cache命中率Ｈ＝0.98，主存比cache慢４倍，已知主存存取周期为200ns，求cahce／主存系统的效率和平均访问时间。∵r=tm/tc=4    ∴tc=tm/4=50nse=1/[r+(1-r)h]=1/[4+(1-4)×0.98]ta=tc/e=tc×[4-3×0.98]=50×1.06=53ns。10、用异步方式传送ASCII码，数据格式为：数据位8位、奇校验位1位、停止位1位。当波特率为4800b/s时，每个字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率又是多少？解：每个字符包含10位，因此字符传送速率为：4800÷10＝480字符/s每个数据位长度T＝1÷4800≈0.208ms数据位传输速率为8×480＝3840位/秒。11、假定某外设向CPU传送信息最高频率为40K次/秒，而相应中断处理程序的执行时间为40μS，问该外设能否用中断方式工作？解：外设传送一个数据的时间＝1/40×＝25μS，所以请求中断的周期为25μS，而相应中断处理程序的执行时间为40μS，这样会丢失数据，故不能采用中断方式。12、在一个16位的总线中，若时钟频率为100MHz，总线数据周期为5个时钟周期传输一个字。试计算总线的数据传输率。解：时钟频率为100MHz，所以5个时钟周期＝5×10ns＝50ns数据传输率＝16bit/0.5ns＝40×106字节/秒13、⑴某总线在一个总线周期中并行传送4个字节的数据，若一个总线周期等于一个时钟周期，总线频率为33MHz，问总线带宽是多少？⑵若一个总线周期中并行传送64位数据，总线时钟提高为66MHz，问总线带宽是多少？⑶分析影响带宽的有哪些因素？解：⑴设带宽用Dr表示，总线时钟周期用T＝1/f表示，一个总线周期传送的数据量用D表示，根据定义可得Dr＝D/T＝D×f＝4B×33×106/S＝132MB/S⑵因为64位＝8B，所以Dr＝D/T＝D×f＝8B×66×106/S＝528MB/S⑶总线带宽是总线能提供的数据传送速率，通常用每秒传送信息的字节数（或位数）来表示。影响总线带宽的主要因素有：总线宽度、传送距离、总线发送和接收电路工作频率限制及数据传送形式。14、在异步串行传输系统中，若每秒可传输20个数据帧，一个数据帧包含1个起始位、7个数据位、一个奇校验位和1个结束位。试计算其波特率和比特率。解：波特率＝（1+7+1+1）×20＝200b/s，比特率＝20×7＝140b/s。16、设有两个十进制数：x=-0.875×21，y=0.625×22。（1） 将x，y的尾数转换为二进制补码形式。（2） 设阶码2位，阶符1位，数符1位，尾数3位。通过补码运算规则求出z=x-y的二进制浮点规格化结果。答:(1)设S1为X的尾数,S2为Y的尾数,则S1=(-0.875)10=(-0.111)2,[S1]补=1.001,S2=(0.625)10=(+0.101)2,[S2]补=0.101.(2)对阶:设X的阶码为JX,Y的阶码为JY,JX=(+01)2,JY=(+10)2,JX-JY=(-01)2,小阶的尾数S1右移一位S1=(-0.0111)2,JX阶码加1,则JX=(10)2=JY,S1经舍入后,S1=(-0.100)2,对阶完毕.X的补码浮点格式:0101100,Y的补码浮点格式:0100101.尾数相减:[S1]补=11.100,[-S2]补=11.011,[S1-S2]补=[S1]补+[-S2]补=10.111,尾数求和绝对值大于1,尾数右移一位,最低有效位舍掉,阶码加1,则[S1-S2]补=11.011(规格化数),JZ=11规格化结果:011101117、设机器字长16位，主存容量128K字节，指令字长度16位或32位，共78条指令，设计计算机指令格式，要求有直接，立即数，相对，变址四种寻址方式。参考此例：某计算机字长为16位，主存容量为64K字，采用单字长单地址指令，共有40条指令。试采用直接、立即、变址、相对四种寻址方式设计指令格式。答：根据题意，40种指令至少需6位OP；四种寻址方式至少需用2位表示；主存为640K，则地址需要20位，而机器字长为16位，所以只能用分段方式来实现，设段寄存器为16位，作为段内地址的位移量可以在指令指定的寄存器中，可设计如下格式：15109870OPX(2)D(8)X=00直接寻址方式E=DX=01立即寻址方式X=10变址寻址方式E=（R）+DX=11相对寻址方式E=（PC）+D18、有一台磁盘机，其平均寻道时间为30ms,平均旋转等待时间为10ms,数据传输率为500B/ms,磁盘机口存放着1000件，每件3000B的数据，现欲把一件件数据取走，更新后再放回原地，假设一次取出或写入所需时间为：平均寻道时间+平均等待时间+数据传送时间，另外使用CPU更新信息所需的时间为4ms,并且更新时间因输入输出操作不相重叠，试问：（1） 更新磁盘上全部数据需多少时间？（2） 若磁盘机旋转速度和数据传输率都提高一倍，更新全部数据需多少时间？参考此例：14．有一台磁盘机，其平均寻道时间为了30ms,平均旋转等待时间为120ms，数据传输速率为500B/ms，磁盘机上存放着1000件每件3000B的数据。现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：　　　　　平均寻道时间+平均等待时间+数据传送时间　另外，使用CPU更新信息所需时间为4ms,并且更新时间同输入输出操作不相重叠。　试问：　（1）盘上全部数据需要多少时间？　（2）若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？解：（1）磁盘上总数据量=1000×3000B=3000000B　　　　读出全部数据所需时间为3000000B÷500B/ms=6000ms　　　　重新写入全部数据所需时间=6000ms　　　　所以，更新磁盘上全部数据所需的时间为：　　　　　　　2×（平均找道时间+平均等待时间+数据传送时间）+CPU更新时间　　=2（30+120+6000）ms+4ms=12304ms　　(2)磁盘机旋转速度提高一倍后，平均等待时间为60ms；　　　　数据传输率提高一倍后，数据传送时间变为：　　　　　　　3000000B÷1000B/ms=3000ms　　　　更新全部数据所需时间为：　　　　　　2×（30+60+3000）ms+4ms=6184ms19、现有一64K×2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。设地址线x根，数据线y根，则2x·y=64K×2若y=1x=17y=2x=16y=4x=15y=8x=14因此，当数据线为1或2时，引脚之和为18故：共有2种解答一、基本概念指令周期，CPU周期（机器周期），存储周期，刷新周期，流水线周期，流水线加速比，相联存储器，cache存储器，cache的三种映射方式，控制存储器，虚拟存贮器，存储器三级结构，动态SRAM特点，静态SRAM特点，微程序控制器及组成，硬布线控制器，微指令格式，微指令的编码方式，指令流水线，算术流水线，并行处理技术，流水线中的主要问题，输入/输出的信息交换方式，程序中断，补码运算的溢出判断（双符号法与单符号法），n位机器数（原码、反码、补码、移码）表示的范围，先行进位，串行进位，矩阵乘法器、矩阵除法器、规格化小数标准，浮点数的表示方法，指令寻址方式，操作数寻址方式，总线的特性。二、选择题练习1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。A.阶符与数符相同为规格化数B.阶符与数符相异为规格化数C.数符与尾数小数点后第一位数字相异为规格化数D.数符与尾数小数点后第一位数字相同为规格化数2、16位字长的定点数，采用2的补码形式表示时,所能表示的整数范围是______。A.-215~+（215-1）B.-（215–1）~+（215–1）C.-（215+1）~+215D.-215~+2153、 容量是128M*32的内存，若以字节编址，至少需要______根地址线。A.16B.29C.27D.324、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是____。A、0~64KB、0~32KC、0~64KBD、0~32KB5、主存贮器和CPU之间增加cache的目的是______。A.扩大主存贮器的容量B.解决CPU和主存之间的速度匹配问题C.扩大CPU中通用寄存器的数量D.既扩大主存的容量，又扩大CPU通用寄存器的数量6、以某个寄存器的内容为操作数地址的寻址方式称为______寻址。A.直接B.间接C.寄存器直接D.寄存器间接7、 在cache的映射方式中不需要替换策略的是______。A.全相联映射方式B.直接映射方式C.组相联映射方式8、 在CPU中跟踪指令后继地址的寄存器是______。A主存地址寄存器B程序计数器C指令寄存器D状态条件寄存器9、.微程序控制器中，机器指令与微指令的关系是______。A.每一条机器指令由一条微指令来执行B.每一条机器指令由一段微程序来解释执行C.每一段机器指令组成的程序可由一条微指令来执行D.每一条微指令由机器指令来解释执行10、微程序控制存储器容量为128X36位，测试条件有4个，微指令采用水平格式，则对应的3个字段长度分配是。A.控制字段29位，测试字段2位，微地址字段5位B.控制字段26位，测试字段4位，微地址字段6位C.控制字段25位，测试字段4位，微地址字段7位D.控制字段26位，测试字段2位，微地址字段8位11、 SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。A64，16B16，64C64，8D16，16。12、四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。A.行波进位B.组内先行进位，组间先行进位C.组内先行进位，组间行波进位D.组内行波进位，组间先行进位13、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是______。A.DRAMB.SRAMC.闪速存储器D.EPROM14、相联存储器是按______进行寻址的存储器。A．地址指定方式B．堆栈存取方式C．内容指定方式D。地址指定与堆栈存取方式结合15、操作控制器的功能是______。A.产生时序信号B.从主存取出一条指令C.完成指令操作的译码D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令16、 以下四种类型指令中，执行时间最长的是______。A.RR型指令B.RS型指令CSS型指令D.程序控制指令17、在多级存储体系中，“cache—主存”结构的作用是解决______的问题。A.主存容量不足B.主存与辅存速度不匹配C.辅存与CPU速度不匹配D.主存与CPU速度不匹配18、采用虚拟存贮器的主要目的是______。A. 提高主存贮器的存取速度B. 扩大主存贮器的存贮空间，并能进行自动管理和调度C. 提高外存贮器的存取速度D. 扩大外存贮器的存贮空间19、程序控制类指令的功能是______。A.进行算术运算和逻辑运算B.进行主存与CPU之间的数据传送C.进行CPU和I/O设备之间的数据传送D.改变程序执行的顺序20 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用______来规定。A.主存中读取一个指令字的最短时间B.主存中读取一个数据字的最长时间C.主存中写入一个数据字的平均时间D.主存中取一个数据字的平均时间21、某机字长32位，其中1位符号位，31位表示尾数。若用定点整数表示，则最大正整数是______。A.+（231-1）B.+（230-1）C.+231D.+23222、在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______来实现。A.译码电路与非门B.编码电路或非门C.溢出判断电路异或门D.移位电路与或非门23、双端口存储器所以能高速进行读写，是因为采用______。A.高速芯片B.两套相互独立的读写电路C.流水技术D.新型器件24、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。A.0-1MB.0-4MBC.0-4MD.0-1MB25、寄存器间接寻址方式中，操作数处在______。A.通用寄存器B.主存单元C.程序计数器D.堆栈26、存贮单元是指______。A.存放一个二进制信息位的存贮元B.存放一个机器字的所有存贮元集合C.存放一个字节的所有存贮元集合D.存放两个字节的所有存贮元集合27、 计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是______。A.0~64KB.0~32KC.0~64KBD.0~32KB28、 对于对某个寄存器中操作数的寻址方式称为______寻址。A.直接B.间接C.寄存器直接D.寄存器间接29、 没有外存贮器的计算机监控程序可以存放在______。ARAMBROMCRAM和ROMDCPU30、 定点二进制运算其中，减法运算一般通过______来实现A原码运算的二进制减法器B补码运算的二进制减法器C补码运算的十进制加法器D补码运算的二进制加法器31、 在虚拟存贮器中，当程序正在执行时，由______完成地址映射。A程序员B编译器C装入程序D操作系统32、 指令系统中采用不同寻址方式的目的主要是______。A实现存贮程序和程序控制B缩短指令长度，扩大寻址空间，提高编程灵活性C可以直接访问外存D提供扩展操作码的可能并降低指令译码难度33、 用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是______。A.0≤│N│≤1-2-（16+1）B.0≤│N│≤1-2-16C.0≤│N│≤1-2-（16-1）D.0≤│N│≤134、 运算器虽有许多部件组成，但核心部件是______。A.数据总线B.算术逻辑运算单元C.多路开关D.累加寄存器35、为确定下一条微指令的地址，通常采用断定方式，其基本思想是______。A.用程序计数器PC来产生后继微指令地址B.用微程序计数器μPC来产生后继微指令地址C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址36、 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用______。A.堆栈寻址方式B.立即寻址方式C.隐含寻址方式D.间接寻址方式37、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为______。A8，512B512，8C18，8D19，838、在机器数______中，零的表示是唯一的。A原码B补码C移码D反码39、微程序控制器中，机器指令与微指令的关系是______。A每一条机器指令由一条微指令来执行；B每一条机器指令由一段用微指令编成的微程序来解释执行；C一段机器指令组成的程序可由一条微指令来执行；D一条微指令由若干条机器指令组成；40、32位字长（其中1位符号位）表示定点小数是，所能表示的数值范围是______。A[0，1–2-32]B[0，1–2-31]C[0，1–2-30]D[0，1]41、CPU中跟踪指令后继地址的寄存器是______。A主存地址寄存器B程序计数器C指令寄存器D状态条件寄存器三、填空题练习　1、真值为—1011011则它的原码为，反码为，补码为，移码为。2、 微程序控制器主要由__，__和_____三大部分组成。3、 流水线CPU存在的主要问题是相关冲突，主要包括、、和4、Cache的地址映射方式有、和映射方式。5、128K*8的DRAM芯片内部采用行列相等的双译码结构，则共有行和列，若单元刷新间隔不超过2mm，采用异步刷新方式，则刷新信号的间隔是μS。6、虚拟存贮器通常由主存和两级存贮系统组成。为了在一台特定的机器上执行程序，必须把映射到这台机器主存贮器的空间上，这个过程称为地址映射。7、并行处理技术已经成为计算机技术发展的主流。从原理上概括，主要有三种形式：并行、空间并行和。8、操作控制器依据信号、信号和信号来产生控制命令信号的。9、指令的寻指方式有寻指和寻指两种。10、为了兼顾速度、容量和价格的要求，计算机存储体系一般由、和组成三级存储系统。11、硬布线控制器的基本思想是:某一微操作控制信号是______译码输出,__信号和信号的逻辑函数.12、 CPU周期也称为______；一个CPU周期包含若干个______。任何一条指令的指令周期至少需要______个CPU周期。13、移码表示法主要用于表示.______数的阶码，以利于比较两个______的大小和.______操作。14、微程序设计技术是利用______方法设计______的一门技术。具有规整性、可维护性、______等一系列优点。15、广泛使用的______和______都是半导体随机读写存储器。前者的速度比后者快，但______不如后者高。16、形成指令地址的方式，称为______方式，有______寻址和______寻址。17、CPU从______取出一条指令并执行这条指令的时间和称为______。由于各种指令的操作功能不同，各种指令的指令周期是______。18 、个定点数由______和______两部分组成。根据小数点位置不同，定点数有______和纯整数之分。19、总线是构成计算机系统的______，是多个______部件之间进行数据传送的______通道20、主存与cache的地址映射有______、______、______三种方式。其中组相连方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。21、并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式______并行；______并行；______并行。22、Cache是一种______存储器，是为了解决CPU和主存之间______不匹配而采用的一项重要硬件技术。现发展为多级cache体系，______分设体系。23、设D为指令中的形式地址，I为基址寄存器，PC为程序计数器。若有效地址E=（PC）+D，则为______寻址方式；若E=（I）+D，则为______；若为相对间接寻址方式，则有效地址为______。24、在进行浮点加减法运算时，需要完成______、尾数求和、______、合入处理和______等步骤。25、动态半导体存贮器的刷新一般有.______、______和______三种方式。26、CPU中至少有如下六类寄存器______寄存器，______计数器，______寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。27、CPU从______取出一条指令并执行这条指令的时间和称为______。由于各种指令的操作功能不同，各种指令的时间和是不同的，但在流水线CPU中要力求做到______。28、在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还有______方式，______方式，和______方式。29、微程序控制器主要由______、______、______三大部分组成。30、CPU中，保存当前正在执行的指令的寄存器为______，保存当前正在执行的指令的地址的寄存器为______，保存CPU访存地址的寄存器为______。31、{（26）16∨（63）16}⊕（135）8的值是______。32、正数补码算术移位时，符号位不变，空位补_____。负数补码算术左移时，符号位不变，低位补______。负数补码算术右移时，符号位不变，高位补______，低位舍去。33、行处理技术已经成为计算机技术发展的主流。从原理上概括，主要有三种形式：______并行，______并行，______并行。四、计算练习[1]已知一个数的真值，原码，反码或补码，写出其余的值及补码的奇校验位。真值原码反码补码补码的奇校验位（一位）0.110011.011101.1110197/1281000000[2]已知一个数的真值，原码，反码，补码或移码，写出其余的值及补码的偶校验位。真值原码反码移码补码补码的偶校验位（一位）10111110011101116310101[3]用补码阵列乘法计算X×Y[4]设阶码为4位，尾数为8位，均包括一位符号位，阶码和尾数都采用补码表示；按机器浮点运算方法计算1）x-y的浮点数的值。2）计算x+y的浮点数的值五、存储器设计[1]有一个1024K×32位的存储器，由128K×8位的DRAM芯片组成。问：（1） 总共需要多少DRAM芯片？（2）此存储体组成框图。（3）采用异步刷新方式，如果单元刷新间隔不超过8mS，则刷新周期（一行）是