计算机组成原理习题课1

1．计算机使用总线结构便于增减外设，同时_____。A．减少了信息传输量B．提高了信息的传输速度C．减少了信息传输线的条数D.加重了CPU的工作量 答案 八年级地理上册填图题岩土工程勘察试题省略号的作用及举例应急救援安全知识车间5s试题及答案 ：C2．总线中地址线的作用是_____。A.只用于选择存储器 单元 初级会计实务单元训练题天津单元检测卷六年级下册数学单元教学设计框架单元教学设计的基本步骤主题单元教学设计 B.由设备向主机提供地址C．用于选择指定存储器单元和I/O设备接口电路的地址答案：C3.在三种集中式总线控制中，____方式响应时间最快。A．链式查询B．计数器定时查询C．独立请求答案：C第三章系统总线4．在三种集中式总线控制中．独立请求方式响应时间最快，是以____代价的。A．增加仲裁器的开销B．增加控制线数C．增加仲裁器的开销和增加控制线数D.增加总线占用时间答案：B6.三种集中式总线控制中，_____方式对电路故障最敏感A.链式查询B．计数器定时查询C．独立请求答案：A7．在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则____。A．设备号小的优先级高B．每个设备使用总线的机会相等C．设备号大的优先级高答案：B8．在计数器定时查询方式下，若计数从0开始，则_____。A．设备号小的优先级高B．每个设备使用总线的机会相等C．设备号大的优先级高答案：A9．在独立请求方式下，若有N个设备，则_____。A．有一个总线请求信号和一个总线响应信号B．有N个总线请求信号和N个总线响应信号C．有一个总线请求信号和N个总线响应信号答案：B10．在链式查询方式下，若有N个设备，则A．有N条总线请求线B．无法确定有几条总线请求线C．只有一条总线请求线答案：C16．总线通信中的同步控制是_____。A．只适合于CPU控制的方式B．由统一时序控制的方式C．只适合于外围设备控制的方式D.所有指令执行时间都相同的方式答案：B23．总线的异步通信方式______。A．不采用时钟信号，只采用握手信号B．既采用时钟信号，又采用握手信号C．既不采用时钟信号，又不采用握手信号答案：A24.信息只用一条传输线，且采用脉冲传输的方式称为____。A.串行传输B.并行传输C.并串行传输D.分时传输答案：A25.信息可以在两个方向上同时传输的总线属于____。A.单工总线B.半双工总线C.全双工总线D.单向总线答案：C28.异步串行通信的主要特点是_____。A.通信双方不需要同步B.传送的每个字符是独立发送的C.字符之间的间隔时间应相同D.传送的数据中不含控制信息答案：B29.在____计算机系统中，外设可以和主存储器单元统一编址。A.单总线B.双总线C.三总线D.以上三种都可以答案：A30.在采用____对设备编址时，不需要专门的I/O指令组。A.统一编址法B.单独编址法C.两者都是D.两者都不是答案：A31.在微型机系统中，外围设备通过_____与主板的系统总线相连接。A.适配器B.设备控制器C.计数器D.寄存器答案：A3.14假设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。若在一个总线传输周期可并行传送16位的数据，求该总线的带宽。解：数据传输率（总线带宽）：每秒传输的最大字节数（MBps）1个总线周期=1个时钟周期=1/8=0.125s1个总线周期传送16位=2B（字节）故总线出输率为：2B*（1/0.125s）=16MBps或求：2B*8=16MBps3.15在一个32位的总线系统中，总线时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高传输率，可采取什么措施？解：数据传输率（总线带宽）：每秒传输的最大字节数（MBps）1个总线周期=4个时钟周期=4*1/66=0.06s1个总线周期传送32位=4B（字节）故总线出输率为：4B*（1/0.06s）=66MBps或求：4B*（66MHz/4）=66MBps提高数据传输率措施：(1)提高数据线宽度(2)提高总线时钟频率(3)缩短总线传输周期3.16在异步串行传输系统中，字符格式为：1个起始位、8个数据位、1个校验位，2个终止位。若要求每秒传输120个数据帧，计算数据传送的波特率和比特率。解：波特率（数据传输速率）单位时间内传送的二进制数据的位数bps（1+8+1+2）×120=1440bps比特率：单位时间内传送的二进制有效数据位数bps1440*(8/12)=960bps第四章存储器3．一个16K×32位的存储器，其地址线和数据线的总和是A48B．46C．36答案：B4．一个512KB的存储器，其地址线和数据线的总和是A．17B．19C．27答案：C5．某计算机字长是16位，它的存储容量是64KB，按字编址，它的寻址范围是___。A．64KB．32KBC.32K答案：C8．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____。A．128KB．64KC.64KB答案：B12．若主存每个存储单元为16位，则A．其地址线为16根B．其地址线数与16无关C．其地址线数与16有关答案：B29．一个四体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，在下述说法中____是正确的。A．在200ns内，存储器能向CPU提供256位二进制信息B．在200ns内，存储器能向CPU提供128位二进制信息C.在50ns内，每个模块能向CPU提供32位二进制信息答案：B28交叉编址的存储器实质是一种___存储器，它能___执行___独立的读／写操作。A.模块式，并行，多个B．模块式，串行，多个C.整体式，并行，一个答案：A51．下列说法中正确的是____。A．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分B．主存储器只由易失性的随机读／写存储器构成C.单体多字存储器主要解决访存速度的问题答案：C52．Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作_____。A．直接映像B．全相联映像c．组相联映像答案：B54．下列器件中存取速度最快的是____。A．CacheB．主存c．寄存器答案：C1.如果一个高速缓存系统中，主存容量为12MB，Cache容量为400KB，则该存储系统总容量为:A.12MB+400KBB.12MBC.400KBD.12MB-400KB答案：B4.7一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位解：地址线和数据线的总和=14+32=46根；需要的片数为：1K×4：16K×32/1K×4=16×8=128片2K×8：16K×32/2K×8=8×4=32片4K×4：16K×32/4K×4=4×8=32片16K×1：16K×32/16K×1=32片4K×8：16K×32/4K×8=4×4=16片8K×8：16K×32/8K×8=2×4=8片例2．一个1K×4位的动态RAM芯片，若其内部结构排列成64×64形式，已知存取周期为0.1s，(1)若采用分散刷新和集中刷新相结合的方式，刷新信号周期应该取多少?(2)若采用集中刷新，则对该存储芯片刷新一遍需多少时间?死时间率是多少？解：(1)分散式和集中式相结合的方式即为异步式，刷新信号的时间间隔为：2ms／64=31.25s，故取刷新信号周期为31.25s(2)刷新周期为2ms，故刷新周期内有2ms/0.1s=4000个读写周期，其中有64个读写周期用来刷新，故将存储器刷新一遍用时为：64*0.1s=6.4s死时间率为：6.4s/2ms=0.32%4.14某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：  （1）该机所允许的最大主存空间是多少？  （2）若每个模块板为32K×8位，共需几个模块板？  （3）每个模块板内共有几片RAM芯片？  （4）共有多少片RAM？  （5）CPU如何选择各模块板？  解：（1）218=256K，则该机所允许的最大主存空间是256K×8位（或256KB）； （2）模块板总数=256K×8/32K×8=8块； （3）板内片数=32K×8位/4K×4位=8×2=16片； （4）总片数=16片×8=128片；（5）最高三位通过3：8译码器选模块板次高三位通过3：8译码器选模块板内芯片组剩余地址线接芯片地址引脚。或反过来，最低三位选模块板（多模块交叉存储器）4.15设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，R/W作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求如下：  （1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；  （2）指出选用的存储芯片类型及数量；  （3）详细画出片选逻辑。解：  （1）地址空间分配图：  （2）选片：ROM：4K×4位：2片；         RAM：4K×8位：3片；  （3）CPU和存储器连接逻辑图及片选逻辑：(1)地址空间分配图A15A11A7A3A00000，0000，0000，00000000，1111，1111，11110001，0000，0000，00000001，1111，1111，11110010，0000，0000，00000010，1111，1111，11110011，0000，0000，00000011，1111，1111，11114KROM*20~FFFH4KRAM1000~1FFFH4KRAM2000~2FFFH4KRAM3000~3FFFH(2)选芯片方法：最好选用容量一样的存储器芯片（组）。这样容易画图。本题可以选用2片4K*4ROM芯片组成4K*8ROM，3片4K*8RAM（建议使用）也可选用2片2K*8ROM芯片组成4K*8ROM,3片4K*8RAM还可选用2片2K*8ROM，6片2K*8RAM（3）CPU和存储器连接逻辑图及片选逻辑：例．设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号(低电平有效)，WR作为读／写控制信号(高电平为读，低电平为写)。现有芯片及各种门电路(门电路自定)，如图所示。画出CPU与存储器的连接图，要求：(1)存储芯片地址空间分配为：0—2047为系统程序区；2048—8191为用户程序区。(2)指出选用的存储芯片类型及数量。(3)详细画出片选逻辑。解：(1)确定主存地址分配：0~2047D=0~7FFH2048—8191D=800~1FFFHA15A11A7A3A00000，0000，0000，00000000，0111，1111，11110000，1000，0000，00000001，1111，1111，1111(2)选片：1片2K×8位ROM3片2K×8位RAM(3)片选及地址分配：ROM，RAM片内地址A10~A0片选地址：A15~A11分别接到3-8译码器的各端，其中A15~A14恒为0。ROM2K*8RAM6K*8(1)确定主存地址分配：0~2047D=0~7FFH2048—8191D=800~1FFFHA15A11A7A3A00000，0000，0000，00000000，0111，1111，11110000，1000，0000，00000000，1111，1111，11110001，0000，0000，00000001，0111，1111，11110001，1000，0000，00000001，1111，1111，11112KROM0~7FFH2KRAM800~FFFH2KRAM1000~17FFH2KRAM1800~1FFFH解：(1)Cache地址格式Cache中可装入512块数据(2)直接映射(3)四路组相连映射(4)全相连映射4.28设主存容量为256K字，Cache容量为2K字，块长为4。(1)设计Cache地址格式，Cache中可装入多少块数据？(2)在直接映射方式下，设计主存地址格式。(3)在四路组相连映射方式下，设计主存地址格式。(4)在全映射方式下，设计主存地址格式。(5)若存储字长为32位，存储器按字节寻址，写出上述三种方式下主存地址格式。直接映射四路组相连映射全相连映射(5)按字节寻址：字块内地址改变，其余不变。总地址变长。4.32设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射（即Cache每组内共有4个字块）的Cache组织，要求：（1）画出主存地址字段中各段的位数；（2）设Cache的初态为空，CPU依次从主存第0、1、2……89号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍？解：(1)由于容量是按字节表示的，则主存地址字段格式划分如下 Cache16KB/(8*4B)=512（块）Cache组数512/4=128（组）未命中次数90/8≈12命中率h=(90*8-12)/90*8=98.3%(3)没有Cache的访问时间为6t*720，有Cache的访问时间为t*(720-12)+6t*12，则有Cache和没有Cache相比，速度提高倍数:或；ta=h×tc+(1－h)×tm=0.983t+(1-0.983)6t=1.0905t6t/1.0905t-1=4.541.Cache的命中率CPU欲访问的信息在Cache中的比率3.Cache–主存系统的效率e2.Cache–主存系统平均访问时间：访问主存的时间为tm，Cache命中率为h，访问Cache的时间为tcta=h×tc+(1－h)×tm例．设果计算机采用直接映像Cache，巳知主存容量为4MB，Cache容量4096B，字块长度为8个字(32位／字)。(1)画出反映主存与Cache映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数。(2)设Cache初态为空、若CPU依次从主存第0，1，…，99号单元读出100个字(主存一次读出一个字)。并重复按此次序读10次，问命中率为多少?(3)如果Cachc的存取时间是50ns，主存的存取时间是500ns，根据(2)求出的命中率，求平均存取时间。(4)计算Cachc一主存系统的效率。解:(1)Cache块：（4096/4）/8=128（块）——7位地址主存块：（4MB/4）/8=128K（块）——17位地址块内地址：按字节（因主存按字节编址）32字节——5位地址(2)由于Cache初态为空，且块长为8，因此CPU第一次读100个字时，共有13次末被命中，即读第0、8、16、…、96号单元时末命中)，以后9次重复读这100个字时均命中，故命中率为[(100*10-13)／100*10]*100％＝98.7％(3)平均访问时间：0.987*50ns+(1-0.987)*500ns＝55.85ns(4)cacke一主存系统的效率为(50ns／55.85ns)×100％＝89.5％例.有一主存——Cache层次的存储器，其主存容量1MB，Cache容量64KB，每块8KB，若采用直接映象方式，求：（1）主存的地址格式？（2）主存地址为25301H，问它在主存的哪一块？解:(1)Cache:64KB/8KB=8(块)主存：1MB/8KB=128(块)解：八体存储器连续读出8个字的总信息量为32b×8＝256b顺序存储存储器连续读出8个字的时间是：400ns×8=3200ns=32×10-7s交叉存储存储器连续读出8个字的时间是：400ns+(8-1)×50ns=7.5×10-7s高位交叉存储器的带宽是256／(32×10-7)=8×107bps。低位交叉存储器的带宽是256／(7.5×10-7)=34×107bps。例5设有8个模块组成的八体存储器结构，每个模块的存取周期为400ns，存储字长为32位。数据总线宽度为32位，总线传输周期50ns，试求顺序存储(高位交叉)和交义存储(低位交叉)的存储器带宽。2.微型机系统中，主机和高速硬盘进行数据交换一般采用__方式。A.程序查询B．程序中断C．DMA答案：C5.主机与设备传送数据时,采用___，主机与设备是串行工作的。A．程序查询方式B．中断方式C．DMA方式答案：A6．主机与I/O设备传送数据时，采用_____，CPU的效率最高。A.程序查询方式B．中断方式C．DMA方式答案：C8．中断发生时，程序计数器内容的保护和更新，是由____完成的A．硬件自动B．进栈指令和转移指令C.访存指令答案：A9.中断向量地址是_____。A．子程序入口地址B．中断服务程序入口地址C．中断服务程序入口地址的地址答案：C第五章输入输出系统10.在中断响应周期，置“0”允许中断触发器是由_____完成的。A.硬件自动B.程序员在编制中断服务程序时设置的C.关中断指令答案：A11．采用DMA方式传送数据时，每传送一个数据要占用____的时间。A．一个指令周期B．一个机器周期C．一个存储周期答案：C12．周期挪用(窃取)方式常用于_____中。A．直接存储器存取方式的输入输出B．直接程序传送方式的输入输出C．程序中断方式的输入输出答案：A13．DMA方式_____。A.既然能用于高速外围设备的信息传送，也就能代替中断方式B.不能取代中断方式C.也能向CPU请求中断处理数据传送答案：B14．DMA方式中，周期窃取是窃取一个A.存取周期B．指令周期C．CPU周期D．总线周期答案：A15.当采用_____输入操作情况下，除非计算机等待，否则无法传送数据给计算机。A．程序查问方式B．中断方式C．DMA方式答案：A16、I/O编址方式通常可分统一编址和不统一编址，_______。A.统一编址就是将I/O地址看作是存储器地址的一部分，可用专门的I/O指令对设备进行访问B.不统一编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令C.统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问答案：B22．某计算机的I/O设备采用异步串行传送方式传送字符信息，字符信息的格式为：一位起始位、七位数据位、一位检验位、一位停止位。若要求每秒钟传送480个字符，那么该I/O设备的数据传送速率应为____bps(位／秒)。A．1200B．4800C．9600答案：B23．以串行接口对ASCII码进行传送，带一位奇校验位和两位停止位，当波特率为9600波特时，字符传送率为____字符/秒A．960B．1371C.480答案：A25．I/O与主机交换信息的方式中，中断方式的特点是____。A．CPU与设备串行工作，传送与主程序串行工作B．CPU与设备并行工作，传送与主程序串行工作C．CPU与设备并行工作，传送与主程序并行工作答案：B26．I/O与主机交换信息的方式中，DMA方式的特点是_____。A.CPU与设备串行工作，传送与主程序串行工作B.CPU与设备并行工作，传送与主程序串行工作C.CPU与设备并行工作，传送与主程序并行工作答案：C38．中断服务程序的最后一条指令是_____。A．转移指令B.出栈指令C.中断返回指令答案：C39.DMA方式的接口电路中有程序中断部件，其作用是____。A.实现数据传送B.向CPU提出总线使用权C.向CPU提出传输结束答案：C1.假设某设备向CPU传送信息的最高频率是40KHz，而相应的中断处理程序其执行时间为40s，试问该外设是否可用程序中断方式与主机交换信息，为什么?解：该设备每1/40KHz=25s向CPU传送一个数据，CPU中断处理程序需40s可造成数据丢失，故不能可用程序中断方式与主机交换信息。2.设磁盘存储器转速为3000转/分，分8个扇区，每扇区存储1KB，主存与磁盘存储器传送的宽度为16b。假设一条指令最长执行时间是25s，是否可采用一条指令执行结束时响应DMA请求的 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 ，为什么?若不行，应采取什么方案？解：磁盘的转速为3000／60＝50r／s则磁盘每秒可传送1KB×8×50＝400KB信息若采用DMA方式，每秒需有：(400KB／2B)=200K次DMA请求，即：(1／200K)=5s有一次DMA请求。故，不能采用一条指令执行结束时响应DMA请求的方案。可以按每个存取周期结束响应DMA请求的方案（本来就是如此）10.一个DMA接口可采用周期窃取方式把字符传送到存储器，它支持的最大批量为400个字节。若存取周期为0.2s，每处理一次中断需5s，现有的字符设备的传输率为9600bps。假设字符之间的传输是无间隙的，试问DMA方式每秒因数据传输占用处理器多少时间，如果完全采用中断方式，又需占处理器多少时间?(忽略预处理所需的时间)。解：根据字符设备的传输率为9600bps，得每秒能传输9600／8＝1200B，即1200个字符若采用DMA方式，传送l200个字符共需1200个存取周期，考虑到每传400个字符需中断处理一次，因此DMA方式每秒因数据传输占用处理器的时间是：0.2s×1200+5s×(1200／400)＝255s若采用中断方式，每秒因数据传输占用处理器的时间是5s×1200＝6000s